脉冲成形滤波器的设计

分类号论文选题类型

U D C 编号

本科毕业论文（设计）

题目脉冲成形滤波器的设计

院（系）物理科学与技术学院

专业电子信息科学技术

年级2007级

学生姓名张力

学号2007213154

指导教师楚育军

二○一一年五月

华中师范大学

学位论文原创性声明

本人郑重声明：所呈交的学位论文是本人在导师指导下独立进行研究工作所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。本人完全意识到本声明的法律后果由本人承担。

学位论文作者签名：日期：年月日

学位论文版权使用授权书

本学位论文作者完全了解学校有关保障、使用学位论文的规定，同意学校保留并向有关学位论文管理部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权省级优秀学士学位论文评选机构将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。

本学位论文属于

1、保密□，在_____年解密后适用本授权书。

2、不保密□。

（请在以上相应方框内打“√”）

学位论文作者签名：日期：年月日

导师签名：日期：年月日

目录

内容摘要 (1)

关键词 (1)

Abstract (1)

Key Words (1)

1．引言 (2)

2．基带脉冲成形滤波的基本原理和设计方法 (3)

2.1基本原理 (3)

2.2 Matlab设计与仿真 (5)

3．基带脉冲成形滤波器的FPGA实现方法 (8)

3.1查表法基本原理 (8)

3.2实现结构 (8)

3.3 quartus仿真结果 (10)

4．结论 (11)

参考文献 (11)

致谢 (12)

内容摘要：基带成形滤波器是全数字调制器的重要组成部分之一。成形滤波运算是调制过程中运算量较大的部分，高效的实现成形滤波对提升调制器的性能有着重要的意义。本文首先介绍基带脉冲成形滤波器的基本原理，然后介绍采用Matlab设计成形滤波器的方法和仿真结果，最后给出使用查找表在FPGA上实现基带脉冲成形滤波器的设计方法。

关键词：脉冲成形滤波器；Matlab；查表法；FPGA；信号处理

Abstract：Baseband pulse forming digital filter is one of the important component of the modulator. Forming filtering operation is a process of complicated computation, the highly effective realization forming part of the performance of the filter ascend modulator has an important significance. This paper first introduces the basic principle of baseband pulse forming filter, and then introduces the design method of forming filter by Matlab and gives the simulation results, finally introduces the realization method based on FPGA

look-up table .

Key words：Pulse forming filter ；Matlab；Look-up Table；FPGA；Signal processing

1 引言

在数字通信系统中，基带信号进入调制器前，波形是矩形脉冲，突变的上升沿和下降沿包含高频成分较丰富，信号的频谱一般比较宽，通过带限信道时，单个符号的脉冲将延伸到相邻符号的码元内，产生码间串扰，增大了接收机在接受一个码元时发生错误的概率。因此在信道带宽有限的条件下，要降低误码率、提高信道频带利用率，需在信号传递前，对其进行脉冲成形处理，改善其频谱特性，产生适合信道传输的波形。

数字系统中常用的的波形成形滤波器有两种。 有限冲激响应滤波器(FIR)和无 限冲激响应滤波器(IIR)。、IIR 数字滤波器方便简单，但它相位的非线性，要求采用全通网络进行相位校正，且稳定性难以保障。FIR 滤波器具有很好的线性相位特性，而且FIR 滤波器的单位抽样响应是有限长的，因而滤波器性能稳定，所以它越来越受到广泛的重视。

FIR 数字滤波器是一个线性时不变系统（LTI ），N 阶因果有限冲激响应滤波器可以用传输函数H （z ）来描述，

0()()N k

k H z h k z -==∑

在时域中，上述有限冲激响应滤波器的输入输出关系如下：

0[][][][][]N k y n x n h n x k h n k ==*=-∑

(0.1)

其中，x[n]和y[n]分别是输入和输出序列。

对于N 阶有限冲激响应滤波器（FIR ）而言，直接结构实现的FIR 滤波器共需要N 级数据移位寄存器，N 个乘法器和N －1个加法器。直接结构的FIR 滤波器如下图所示：

通常采用窗函数设计FIR 滤波器。窗函数设计法就是选取某一种合适的理想频率

x(n)

h(N-1) h(N)

1-y(n) 1-1z -

选择型滤波器，并将它的脉冲响应截断以得到一个线性相位和因果的FIR 滤波器。

任何数字滤波器的频率响应()jw H e 都是jw 的同期函数，他的傅里叶级数展开式

为： ()()j w

j w n H e h n e +∞

-∞=∑ 其中：

1sin 2()12c L w n h n L n π⎧-⎫⎛⎫-⎨⎬ ⎪⎝⎭⎩⎭=-⎛⎫- ⎪⎝

⎭ 窗函数法就是用窗函数的有限加权系列{w(n)}来修正上式的傅里叶级数，以求得所要求的有限冲击响应序列 ()d h n ，即：

()()()

d h n h n w n = w(n)为有限长序列，当n>N －1或n<0时，w(n)=0。

高斯滤波器等，实现方法有卷积法和查表法。卷积法的原理，是用一系列乘法和加法对信号进行流水线运算，需要消耗大量的乘法器和加法器，设计较复杂，并有一定的延时。文献[12]提出了一种分布式算法的设计结构，将传统的乘法运算和累加运算加以改进，转变为移位、累加运算，降低了硬件消耗，当运算数据的字宽较小时，极大的降低了硬件电路的复杂度，提高了响应速度；但当运算数据的字长较长时，则需要更多的移位迭代运算而不适合高速处理的需求。文献[10]提出了采用滤波器的多相结构与改进DA 算法相结合的一种设计方法，当考虑ISI 码元数目较多时，需要的ROM 表个数就会增多，访问ROM 所需的地址产生电路就会变得复杂。文献[5]采用了存储器分割技术，可以降低ROM 单元的数量，但是以增加系统的复杂性与响应时延、信号毛刺为代价的。文献[10,11]在滤波器设计时采用了CSD 编码，虽然减少了乘法运算，