第3章组合逻辑电路习题答案
【数电】组合逻辑电路习题(含答案)
《组合逻辑电路》练习题及答案[3.1]分析图P3.1电路的逻辑功能，写出Y1、、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
[解]、Z=0A、1时A3.3所示。
P3.4所示。
M S单独工点时M L和要求电路真值表中的C A 、C B A 、C B A 、C AB 为约束项，利用卡诺图图A3.4(a)化简后得到：C B A M S +=， B M L =（M S 、M L的1状态表示工作，0状态表示停止）。
逻辑图如图A3.4(b)。
[3.5] 设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。
可以采用各种逻辑功能的门电路来实现。
[解] 题3.5的真值表如表A3.5所示。
D 4、D 3与足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。
74LS148的逻辑图如图P3.7所示，其功能表如表P3.7所示。
表 P3.7 74LS148的功能表A 、B 、C 、L 1、0为0000～2）工作，P3.10输 入21O 123用外加与非门实现之，如图A3.10所示。
[3.11] 画出用4线-16线译码器74LS154（参见题3.9）和门电路产生如下多输出逻辑函数的逻辑图。
[解]电路图如图A3.11所示。
[3.12] 用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。
输入为被减数、减数和来自低位的借位；输出为两数之差及向高位的借位信号。
[解] 设a i 为被减数，b i 为减数，c i-1为来自低位的借位，首先列出全减器真值表，然后将Di ，Ci 表达式写成非-与非形式。
最后外加与非门[3.13] 74LS153[解] [3.14]如表P3.14 [解][3.15][解] [3.16] [解] 与4选1[3.17][解] 则 D =41507632 如图A3.17所示。
[3.18] 用8选1数据选择器CC4512（参见题3.14）产生逻辑函数[解] 将Y 变换成最小项之和形式。
组合逻辑电路习题解答
复习思考题3-1 组合逻辑电路的特点 从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2 什么是半加什么是全加区别是什么若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3 编码器与译码器的工作特点 编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5 什么是竞争-冒险产生竞争-冒险的原因是什么如何消除竞争-冒险在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习 题3-1试分析图所示各组合逻辑电路的逻辑功能。
解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕=(2) 化简与变换：令DC Y B A Y ⊕=⊕=21则 21Y Y Y ⊕=(3)由表达式列出真值表，见表。
输入 中间变量 中间变量 输出 A B C D Y 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 10 0 0 0 1 1 1 1 1 1 1 1 0 0 0 00 1 1 0 0 1 1 0 0 1 1 0 0 1 1 00 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
第3章习题答案
思考题：题3.1.1 组合逻辑电路在结构上不存在输出到输入的 ，因此 状态不影响 状态。
答：反馈回路、输出、输入。
题3.1.2 组合逻辑电路分析是根据给定的逻辑电路图，而确定 。
组合逻辑电路设计是根据给定组合电路的文字描述，设计最简单或者最合理的 。
答：逻辑功能、逻辑电路。
题3.2.1 一组合电路输入信号的变化顺序有以下三种情况，当 时，将可能出现竞争冒险。
（A ）00→01→11→10 （B ）00→01→10→11 （C ）00→10→11→01 答：B题3.2.2 清除竞争冒险的常用方法有（1）电路输出端加 ；（2）输入加 ；（3）增加 。
答：电容，选通脉冲，冗余项。
题3.2.3 门电路的延时时间是产生组合逻辑电路竞争与冒险的唯一原因。
（ ） 答：×题3.2.4 根据毛刺产生的方向，组合逻辑的冒险可分为 冒险和 冒险。
答：1型、0型。
题3.2.5 传统的判别方法可采用 和 法来判断组合电路是否存在冒险。
答：代数法、卡诺图。
题3.3.1 进程行为之间执行顺序为 ，进程行为内部执行顺序为 。
答：同时、依次。
题3.3.2 行为描述的基本单元是 ，结构描述的基本单元是 。
答：进程、调用元件语句。
题3.3.3 结构体中的每条VHDL 语句的执行顺序与排列顺序 。
答：无关题3.4.1串行加法器进位信号采用 传递，而并行加法器的进位信号采用 传递。
（A ）超前，逐位 （B ）逐位，超前 （C ）逐位，逐位 （D ）超前，超前 答：B题3.4.2 一个有使能端的译码器作数据分配器时，将数据输入端信号连接在 。
答：使能端题 3.4.3 优先编码器输入为70I I -（0I 优先级别最高），输出为2F 、1F 、0F （2F 为高位）。
当使能输入00,651====I I I S 时，输出012F F F 应为 。
答：110题3.4.4 用4位二进制比较器7485实现20位二进制数并行比较，需要 片。
习题3 组合逻辑电路分析与设计 数字电子技术 含答案
1习 题 3组合逻辑电路分析与设计数字电子技术[题3.1] 分析图题3.1所示电路，列出真值表，写出输出函数表达式，并说明电路的逻辑功能。
解：由电路图得真值表如下所示：所以：AB 时，11Y = A B 时，31Y = A B =时，21Y =电路实现比较器的功能。
A ，B 是输入；Y 1，Y 2，Y 3分别是A<B ，A=B ，A>B 时的输出。
[题3.2] 分析图题3.2所示电路，说明电路的逻辑功能。
2解：电路的逻辑函数表达式为：(10Y S EN A S EN B EN Y EN ⎧=⋅⋅+⋅⋅=⎪⎨=⎪⎩时）；输出高阻态（时）电路的逻辑功能是：在使能条件EN=1且S=0时，输出A ；在使能条件EN=1且S=1时，输出B ；使能条件EN=0时，输出高阻态。
电路实现数据选择器的功能。
[题3.3] 图题3.3是一个密码锁控制电路。
开锁条件是必须将开锁开关闭合，且要拨对密码。
如果以上两个条件都得到满足，开锁信号为1，报警信号为0，即锁打开而不报警。
否则，开锁信号为0，报警信号为1。
试分析该电路的密码是多少。
解：1Y S ABCD =⋅2Y S ABCD =⋅分析电路可知：电路的密码是1001。
[题3.4] 图题3.4所示电路由4位二进制比较器7485和4位二选一数据选择器74157组成。
其中74157控制端B A /的控制作用为：B A /=0时，Y i =A i ,否则，Y i =B i 。
试分析图示电路的逻辑功能。
3解：当A B ≤时，输出A ；当A B 时，输出B ；所以电路的功能是输出A ，B 中较小的数。
[题3.5] 某建筑物的自动电梯系统有五个电梯，其中三个是主电梯（设为A 、B 、C ），两个备用电梯。
当上下人员拥挤，主电梯全被占用时，才允许使用备用电梯。
现需设计一个监控主电梯的逻辑电路，当任何两个主电梯运行时，产生一个信号（Y 1）,通知备用电梯准备运行；当三个主电梯都在运行时，则产生另一个信号（Y 2），使备用电梯主电源接通，处于可运行状态。
(完整)3组合逻辑电路习题解答
(完整)3组合逻辑电路习题解答自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ,与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 .4．3线—8线译码器74HC138处于译码状态时,当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器,输入信号为两个要比较的一位二进制数,用A 、B 表示，输出信号为比较结果：Y (A ＞B )、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B ）的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
(√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？ A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的基本电路结构形式。
第3章--作业解答
（3）C1C2=10时， F A B
（4）C1C2=11时， F AB
试设计符合上述要求旳逻辑电路（器件不限）。
解：题目中要求控制信号对不同功能进行选择， 故选用数据选择器实现，分析设计要求，得到 逻辑体现式：
F C1C 2( A B ) C C1 2( AB ) C1C 2( A B ) C1C2( AB )
1
0
1
1
0
1
0
0
0
1
1
1
1
0
0
0
0
0
1
1
1
10
0
1
1
习题3.19 用8选1数据选择器设计一种组合逻
辑电路。该电路有3个输入逻辑变量A、B、C 和1个工作状态控制变量M。当M=0时电路实 现“意见一致”功能（A、B、C状态一致时输出 为1，不然输出为0），而M=1时电路实现“多 数表决”功能，即输出与A、B、C中多数旳状
B1B0 A1A0
00
01
11
10
00 1 0 0
0
B1 B0
01 1
10
0
A B0 1 11 1
1
11
10 1 1 0 1
A1 B1
A1 A0
A1 B0
F1 A1 B1 B1 B0 A1 A0 A1B0 A0 B1
（3）卡诺图化简函数，得到最简与或式
F1 A1 B1 B1 B0 A1 A0 A1B0 A0 B1
outp(0)<='1' WHEN inp="000" ELSE '0'; outp(1)<='1' WHEN inp="001" ELSE '0'; outp(2)<='1' WHEN inp="010" ELSE '0'; outp(3)<='1' WHEN inp="011" ELSE '0'; outp(4)<='1' WHEN inp="100" ELSE '0'; outp(5)<='1' WHEN inp="101" ELSE '0'; outp(6)<='1' WHEN inp="110" ELSE '0'; outp(7)<='1' WHEN inp="111" ELSE '0'; END behave;
数电第3章习题及解答
第3章习题及解答3.1分析图P3.1所示电路的逻辑功能，写出输出逻辑表达式，列出真值表，说明电路完成何种逻辑功能。
F图P3.1题3.1 解：根据题意可写出输出逻辑表达式，并列写真值表为：B A AB F +=该电路完成同或功能3.2 分析图P3.3所示电路的逻辑功能，写出输出1F 和2F 的逻辑表达式，列出真值表，说明电路完成什么逻辑功能。
A B CF F 12图P3.3题3.3 解：根据题意可写出输出逻辑表达式为：=+AC⊕=F+⊕ABBCFCBA12列写真值表为：该电路构成了一个全加器。
3.5 写出图P3.5所示电路的逻辑函数表达式，其中以S3、S2、S1、S0作为控制信号，A，B作为数据输入，列表说明输出Y在S3～S0作用下与A、B的关系。
图P3.5题3.5 解：由逻辑图可写出Y的逻辑表达式为：AS+⊕=+ABY+SSBBSAB321图中的S3、S2、S1、S0作为控制信号，用以选通待传送数据A、B，两类信号作用不同，分析中应区别开来，否则得不出正确结果。
由于S3、S2、S1、S0共有16种取值组合，因此输出Y和A、B之间应有16种函数关系。
列表如下：3.7 设计一个含三台设备工作的故障显示器。
要求如下：三台设备都正常工作时，绿灯亮；仅一台设备发生故障时，黄灯亮；两台或两台以上设备同时发生故障时，红灯亮。
题3.7 解：设三台设备为A 、B 、C ，正常工作时为1，出现故障时为0； F 1为绿灯、F 2为黄灯、F 3为红灯，灯亮为1，灯灭为0。
根据题意可列写真值表为：求得F 1、F 2、F 3的逻辑表达式分别为：C A C B B A F C AB C B A BC A F ABC F ++=++==321;;根据逻辑表达式可画出电路图（图略）。
3.9 设计一个组合逻辑电路，该电路有三个输入信号ABC ，三个输出信号XYZ,输入和输出信号均代表一个三位的二进制数。
电路完成如下功能：当输入信号的数值为0，1，2，3时，输出是一个比输入大1的数值；当输入信号的数值为4，5，6，7时，输出是一个比输入小1的数值。
数字设计原理与实践第四版课后习题答案
数字设计原理与实践 (第四版 )_课后习题答案数字设计原理与实践 (第四版) 是一本广泛使用于电子工程、计算机科学等领域的教材，它介绍了数字电路的基础知识和设计方法。
课后习题是巩固学习内容、提高理解能力的重要部分。
下面是一些课后习题的答案，供参考。
第一章绪论1. 什么是数字电路？数字电路是一种使用二进制数表示信息并通过逻辑门实现逻辑功能的电路。
2. 简述数字系统的设计过程。
数字系统的设计过程包括需求分析、系统规格说明、逻辑设计、电路设计、测试和验证等步骤。
3. 简述数字电路的分类。
数字电路可以分为组合逻辑电路和时序逻辑电路两类。
组合逻辑电路的输出只取决于当前输入，时序逻辑电路的输出还受到过去输入的影响。
4. 什么是门电路？门电路是由逻辑门组成的电路，逻辑门是实现逻辑运算的基本模块。
第二章组合逻辑电路设计基础1. 简述一下布尔代数的基本概念。
布尔代数是一种用于描述逻辑运算的数学系统。
它包括逻辑变量、逻辑表达式、逻辑运算等概念。
2. 简述编码器和译码器的功能和应用。
编码器用于将多个输入信号转换为较少的输出信号，译码器则将少量输入信号转换为多个输出信号。
它们常用于数据压缩、信号传输和地址译码等应用中。
3. 简述多路选择器的功能和应用。
多路选择器根据选择信号选择其中一个输入信号并输出，它可以实现多个输入信号的复用和选择。
它常用于数据选择、信号传输和地址译码等应用中。
第三章组合逻辑电路设计1. 简述组合逻辑电路的设计方法。
组合逻辑电路的设计方法包括确定逻辑功能、编写逻辑表达式、绘制逻辑图和验证电路正确性等步骤。
2. 请设计一个3位二进制加法器。
一个3位二进制加法器可以通过将两个2位二进制加法器和一个与门连接而成。
3. 简述半加器和全加器的功能和应用。
半加器用于实现两个二进制位的相加，它的输出包括和位和进位位。
全加器则用于实现三个二进制位的相加，它的输出包括和位和进位位。
它们常用于二进制加法器的设计。
第四章时序逻辑电路设计基础1. 简述触发器的功能和应用。
第3章习题解答
思考题与习题与题解3-1 填空题1.若要实现逻辑函数BC AB F +=，可以用一个 1 与或 门；或者用 三 个与非门；或者用 四 个或非门。
2.半加器有 2 个输入端， 2 个输出端；全加器有 3 个输入端， 2 个输出端。
3. 半导体数码显示器的内部接法有两种形式：共 阴极 接法和共 阳极 接法。
4. 对于共阳接法的发光二极管数码显示器，应采用 低 电平驱动的七段显示译码器。
3-2 单项选择题1.组合逻辑电路的输出取决于（ A ）。
A ．输入信号的现态B ．输出信号的现态C ．输入信号的现态和输出信号变化前的状态 2.编码器译码器电路中，（ A ）电路的输出是二进制代码。
A ．编码 B ．译码 C ．编码和译码 3.全加器是指（ C ）。
A ．两个同位的二进制数相加B ．不带进位的两个同位的二进制数相加C ．两个不同位的二进制数及来自低位的进位三者相加 4.二-十进制的编码器是指（ B ）。
A ．将二进制代码转换成0~9十个数字B ．将0~9十个数字转换成二进制代码电路C ．二进制和十进制电路 5.二进制译码器指（ A ）。
A ．将二进制代码转换成某个特定的控制信息B ．将某个特定的控制信息转换成二进制数C ．具有以上两种功能6. 组合电路的竞争冒险是指（ B ）。
A ．输入信号有干扰时，在输出端产生了干扰脉冲B ．输入信号改变状态时，输出端可能出现的虚假信号C ．输入信号不变时，输出端可能出现的虚假信号3-3 组合电路如图图3.45所示，分析该电路的逻辑功能。
图3.45 题3-3图图(a) C B A ABC C B A ABC ABC C ABC B ABC A L +=++=++=)( 图(b)[][][][][][]))(())(()()()()(D C D C B A AB D C CD B A B A D C D C B A B A D C B A Y +++++=+⊕+=⊕⊕⊕=（2）由表达式列出真值表，见表3-1 (a)、(b)。
(完整版)组合逻辑电路习题及答案.
1.组合电路如图所示，分析该电路的逻辑功能。
解：(1)由逻辑图逐级写出逻辑表达式ABC P =CP BP AP L ++=ABC C ABC B ABC A ++= (2)化简与变换CB A ABC C B A ABC C B A ABC L +=+++=++=)((3)由表达式列出真值表(4)分析逻辑功能由真值表可知，当A 、B 、C 三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。
2.由3线-8线译码74LS138（输出低电平有效）和4选1数据选择器（74LS153）组成如图所示的电路，B 1、B 2和C 1、C 2为二组二进制数，试列出真值表，并说明功能。
真值表A B CL解： 输出表达式： 212101122321F D C C D C C D C C D C C =+++021*********Y C C Y C C Y C C Y C C =⋅+⋅+⋅+⋅21021210212102121021A A A C C A A A C C A A A C C A A A C C =⋅+⋅+⋅+⋅2121212121212121B BC C B B C C B B C C B B C C =⋅+⋅+⋅+⋅功能说明：由地址码C 2C 1选择B 2B 1的最小项的反变量输出3.设计一个监视交通信号灯工作状态的逻辑电路。
正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。
要求：（1）用门电路实现（2）用3-8线译码器实现（3）用4选1数据选择器实现。
解：(1)用门电路实现真值表B 2C 1C 0 00 11 01 1F21B B 21B B 21B 21B B①逻辑抽象输入变量：R 、A 、G ，红、黄、绿灯；灯亮为1，不亮为0。
输出变量：Z--故障信号，正常工作Z 为0，发生故障Z 为1。
列出真值表②写出函数式并化简 Z R A G RAG RA G RAG RAG =++++ 经卡诺图化简得： Z R A G RA RG AG =+++ ③画出电路图(2)用3-8线译码器实现①标准与或式 03567 Z R A G RAG RA G RAG RAG m m m m m =++++=++++ ②化成与非-与非式 0356703567Z m m m m m m m m m m =++++=⋅⋅⋅⋅ ③设R =A 2、A =A 1、G =A 0 则03567Z Y Y Y Y Y =⋅⋅⋅⋅ ④画连线图(3)用4选1数据选择器实现①标准与或式 Z R A G RAG RA G RAG RAG =++++S =1时 4选1 010*********Y D A A D A A D A A D A A =+++ ②确定输入变量和地址码的对应关系令A =A 1，G = A 0 ( )()()1Z R A G R AG R AG AG =+++⋅ 则：0D R = 12D D R == 31D =4.分别用74LS153(4选1数据选择器)和74LS152(8选1)实现函数F=AB+BC+AC 。
组合逻辑电路练习题及答案
1 / 5组合逻辑电路练习题及答案一. 填空题(10)1．任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式 不是 唯一的，而其标准表达式 是 唯一的。
2．任意两个最小项之积为 0 ，任意两个最大项之和为 1 。
3．对于逻辑函数BC C A AB F ++=，为了化简，利用逻辑代数的基本定理，可表示为C A AB F +=，但这可能引起 0 型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为A A +。
4．当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII 码，这个ASCII 码的值为 39 。
5．在3.3V 供电的数字系统里，所谓的高电平并不是一定是3.3V ，而是有一个电压范围，我们把这个电压范围称为 高电平 容限；同样所谓的低电平并不是一定是0V ，而也是有一个电压范围，我们把这个电压范围称为 低电平 容限。
二. 选择题(10)1．在下列程序存储器的种类中，可在线改写的有 b d 。
a. PROM ； b. E 2PROM ； c. EPROM ； d. FLASH_M2．为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是 d 。
a. 机械式； b.电磁式； c. 分立元件式； d. 集成电路3．在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。
下列各项中，为组合逻辑电路的是 befgi ，为时序逻辑电路的是 acdh 。
a. 触发器； b. 译码器； c. 移位寄存器；d. 计数器；e. 加法器； f. 编码器； ｇ. 数值比较器； h. 寄存器； i. 多路选择器4． 卡诺图上变量的取值顺序是采用 b 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。
组合逻辑电路练习题及答案.
第三章 组合逻辑电路练习题及答案[3.1] 分析图P3.1电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。
[解]BCAC AB Y BC AC AB C B A ABC Y ++=+++++=21)(B 、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。
[3.2] 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。
[解]（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。
3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++=（2）COMP=0、Z=0时，Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。
COMP =0、Z=0的真值表从略。
[3.3] 用与非门设计四变量的多数表决电路。
当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。
[解] 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。
ABCD D ABC D C AB CD B A BCD A Y ++++=BCD ACD ABC ABC +++=B C D A C D A B D A B C ⋅⋅⋅=[3.4] 有一水箱由大、小两台泵M L 和M S 供水，如图P3.4所示。
水箱中设置了3个水位检测元件A 、B 、C 。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作。
试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。
[解] 题3.4的真值表如表A3.4所示。
数字电子技术课后习题答案
ABACBC
BC
A
00 01 11 10
00
1
0
1
11
0
1
0
Y ABC
❖ 3.13某医院有一、二、三、四号病室4间，每室设有 呼叫按钮，同时在护士值班室内对应的装有一号、 二号、三号、四号4个指示灯。
❖ 现要求当一号病室的按钮按下时，无论其它病室的 按钮是否按下，只有一号灯亮。当一号病室的按钮 没有按下而二号病室的按钮按下时，无论三、四号 病室的按钮是否按下，只有二号灯亮。当一、二号 病室的按钮都未按下而三号病室的按钮按下时，无 论四号病室的按钮是否按下，只有三号灯亮。只有 在一、二、三号病室的按钮均未按下四号病室的按 钮时，四号灯才亮。试用优先编码器74148和门电路 设计满足上述控制要求的逻辑电路，给出控制四个 指示灯状态的高、低电平信号。
HP RI/BIN
I0
0/ Z1 0 10 ≥1
I1
1/ Z1 1 11
I2
2/ Z1 2 12 18
YS
I3
3/ Z1 3 13
I4
4/ Z1 4 14
YEX
I5
5/ Z1 5 15
I6
6/ Z1 6 16
I7
7/ Z1 7 17
Y0
V18
Y1
ST
E N
Y2
(b)
74148
(a)引脚图;(b)逻辑符号
A
00 01 11 10
00
0
0
1
11
1
0
1
Y AB BC AC
由于存在AC 项，不存在相切的圈，故无冒险。
❖ 4.1在用或非门组成的基本RS触发器中，已知 输入SD 、RD的波形图如下，试画出输出Q, Q
3组合逻辑电路习题解答79304
自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→0113．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的基本电路结构形式。
数电各章复习题及答案.
第1章逻辑代数基础一、选择题（多选题）1．以下代码中为无权码的为。
A. 8421BCD码B. 5421BCD码C. 余三码D. 格雷码2．一位十六进制数可以用位二进制数来表示。
A. １B. ２C. ４D. 163．十进制数25用8421BCD码表示为。
A.10 101B.0010 0101C.100101D.101014．与十进制数（53.5）10等值的数或代码为。
A.(0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)85.与八进制数(47.3)8等值的数为：A. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)26.常用的B C D码有。
A.奇偶校验码B.格雷码C.8421码D.余三码7.与模拟电路相比，数字电路主要的优点有。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强8. 逻辑变量的取值１和０可以表示：。
A.开关的闭合、断开B.电位的高、低C.真与假D.电流的有、无9．求一个逻辑函数F的对偶式，可将F中的。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”E.常数不变10. A+BC= 。
A .A+B B.A+C C.（A+B）（A+C） D.B+C11.在何种输入情况下，“与非”运算的结果是逻辑0。
A．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是112.在何种输入情况下，“或非”运算的结果是逻辑0。
A．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为113.以下表达式中符合逻辑运算法则的是。
A.C·C=C2B.1+1=10C.0<1D.A+1=114. 当逻辑函数有n个变量时，共有个变量取值组合？A. nB. 2nC. n2D. 2n15. 逻辑函数的表示方法中具有唯一性的是。
组合逻辑电路习题答案
第3章 组合逻辑电路试分析图所示组合逻辑电路的逻辑功能，写出逻辑函数式，列出真值表，说明电路完成的逻辑功能。
(b)(c)(a)A B C DL=1=1=1C2L 1L 2L 3图 题图解：由逻辑电路图写出逻辑函数表达式： 图a ：D C B A L ⊕⊕⊕= 图b ：)()(21B A C AB B A C AB L C B A L ⊕+=⊕=⊕⊕=图c ：B A B A L BA AB B A B A L BA B A L =+=+=+++==+=321由逻辑函数表达式列写真值表：ABCDL0 0 0 0 00 0 0 1 10 0 1 0 10 0 1 1 00 1 0 0 10 1 0 1 00 1 1 0 00 1 1 1 11 0 0 0 11 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 0A B CL 1L 20 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1A BL 1L 20 0 0 1 0L 30 1 0 0 11 0 1 0 01 1 0 1 0由真值表可知：图a 为判奇电路，输入奇数个1时输出为1；图b 为全加器L 1为和，L 2为进位；图c 为比较器L 1为1表示A>B ，L 2为1表示A=B, L 3为1表示A<B.设有四种组合逻辑电路，它们的输入波形（A 、B 、C 、D ）如图所示，其对应的输出波形分别为W 、X 、Y 、Z ，试分别写出它们逻辑表达式并化简。
D C BA W X Y Z输入输出图 题图解：BAC A CD B C A C D W +++=AC AC D CBAA CD A B B D X +++=BD AC D CB D B C D Y ++=BC D AB D DBA CA CB D Z +++=D C B A W X Y Z输入输出B C BA C A C D A C D W DCBA +++==∑)13,12,11,10,8,6,5,4,3()( A C D CBA B D A B X DCBA +++==∑)15,13,12,9,8,7,4,2,0()(A C D CB D BCD Y DCBA ++==∑)10,8,7,6,1,0()(CB D DBA A B D CA Z DCBA +++==∑)15,13,12,11,8,7,6,5()(X 、Y 均为四位二进制数，它们分别是一个逻辑电路的输入和输出。
第3章 组合逻辑电路习题解答
复习思考题3-1 组合逻辑电路的特点？ 从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2 什么是半加？什么是全加？区别是什么？若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3 编码器与译码器的工作特点？ 编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题？中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5 什么是竞争-冒险？产生竞争-冒险的原因是什么？如何消除竞争-冒险？在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习 题3-1试分析图3.55所示各组合逻辑电路的逻辑功能。
解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕=(2) 化简与变换：令DC Y B A Y ⊕=⊕=21则 21Y Y Y ⊕=(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
(b)图 (1) 由逻辑图逐级写出表达式：B A B A Y ⊕⊕⊕=(2) 化简与变换：Y=1 由此可见，无论输入是什么状态，输出均为13-2 试分析图3.56所示各组合逻辑电路的逻辑功能，写出函数表达式。
组合逻辑电路练习题和答案
第2章习题一、单选题1.若在编码器中有50个编码对象，则输出二进制代码位数至少需要（ B ）位。
A）5 B）6 C）10 D）502.一个16选1的数据选择器，其选择控制（地址）输入端有（ C ）个，数据输入端有（ D ）个，输出端有（ A ）个。
A）1 B）2 C）4 D）163.一个8选1的数据选择器，当选择控制端S2S1S0的值分别为101时，输出端输出（ D ）的值。
A）1 B）0 C）D4D）D54.一个译码器若有100个译码输出端，则译码输入端至少有（ C ）个。
A）5 B）6 C）7 D）85.能实现并-串转换的是（ C ）。
A）数值比较器B）译码器C）数据选择器D）数据分配器6.能实现1位二进制带进位加法运算的是（ B ）。
A）半加器B）全加器C）加法器D）运算器7.欲设计一个3位无符号数乘法器（即3×3），需要（）位输入及（ D ）位输出信号。
A）3，6 B）6，3 C）3，3 D）6，68.欲设计一个8位数值比较器，需要（）位数据输入及（ B ）位输出信号。
A）8，3 B）16，3 C）8，8 D）16，169. 4位输入的二进制译码器，其输出应有（ A ）位。
A）16 B）8 C）4 D）1二、判断题1. 在二——十进制译码器中，未使用的输入编码应做约束项处理。
（）2. 编码器在任何时刻只能对一个输入信号进行编码。
（）3. 优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效。
（）4. 编码和译码是互逆的过程。
（）5. 共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
（）6. 3位二进制编码器是3位输入、8位输出。
（）7. 组合逻辑电路的特点是：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，与电路原来的状态无关。
（）8. 半加器与全加器的区别在于半加器无进位输出，而全加器有进位输出。
（）9. 串行进位加法器的优点是电路简单、连接方便，而且运算速度快。
组合逻辑电路习题及参考答案
组合逻辑电路习题及参考答案一、填空题：1．组合逻辑电路的输出仅与输入的状态 有关。
2．共阳极的数码管输入信号的有效电平是 低 电平。
二、选择题：1.组合电路的输出取决于（ a ）。
a.输入信号的现态b.输出信号的现态c.输入信号的现态和输出信号变化前的状态2.组合电路的分析是指 （ c ）a.已知逻辑图，求解逻辑表达式的过程b.已知真值表，求解逻辑功能的过程c.已知逻辑图，求解逻辑功能的过程3.电路如图所示，其逻辑功能为 （ b ）a.“与”门，其表达式F=ABCDb.”与或非“门，其表达式c.”与非“门，其表达式4.组合逻辑电路的设计是指 （ a ） a.已知逻辑要求，求解逻辑表达式并画逻辑图的过程b.已知逻辑要求，列真值表的过程c.已知逻辑图，求解逻辑功能的过程5. 组合电路是由 （ a ）a.门电路构成b.触发器构成c. a 和b三、判断正误题：1．组合逻辑电路的输出只取决于输入信号的现态。
（对） 2. 组合逻辑电路中的每一个门实际上都是一个存储单元。
（错）四、分析、化简：1．写出图示逻辑电路的逻辑表达式及真值表。
F AB CD =+F AB CD =*解： (a)（b (a)真值表(b)真值表2．化简下列逻辑函数① ② ③12312312Y A B C Y A B Y Y Y Y B A B C A B B ABC AB BY Y Y B AB B AB B A A B AB ⎫=++⎪⎪=+==++=+++++=++⎬⎪=++⎪⎭=+=+=+（1+）或ABC C B A C AB BC A C B A ++++D C B AB BC A +++()C B AB C A C B A ++++。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第 3 章 组合逻辑电路3.1 试分析图 3.59 所示组合逻辑电路的逻辑功能，写出逻辑函数式，列出真值表，说明电路完成的逻辑功能。
A =1 =1L 1A1 ≥1L 1A =1B BC≥1=1L&&L 2C =1L 2≥1&B1L 3D(a) (b) (c)图 3.59题 3.1图解：由逻辑电路图写出逻辑函数表达式： 图 a ： L A BC D图 b ：L 1A B CL 2( )(A B )ABCA BAB C图 c ： L 1ABABL 2ABABABABL 3ABAB由逻辑函数表达式列写真值表：A B C D L 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 00 1 1 0 0A BC L 1 L 20 1 1 1 10 0 0 0 01 0 0 0 11 0 0 1 0 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 A B L 1 L2 L 31 0 1 1 10110 11 0 0 1 0 0 0 0 1 0 1 1 0 0 01 1 0 1 1 1 0 1 0 1 0 1 0 0 1 11 1 0 1 1 1 0 0 1 1 0 1 0 01111111 11111由真值表可知：图 a 为判奇电路，输入奇数个 1 时输出为 1；图 b 为全加器 L 1 为和，L 2 为进位；图 c 为比较器 L 1 为 1 表示 A>B ， L 2 为 1 表示 A=B, L 3 为 1 表示 A<B.3.3 设有四种组合逻辑电路，它们的输入波形（ A 、 B 、 C 、D ）如图 3.61 所示，其对应的输出波形分别为 W 、 X 、 Y 、 Z ，试分别写出它们逻辑表达式并化简。
输入ABCD输出WXYZ图 3.61题 3.3图解：BACBABABADC ABAD C B 0111100001111000011110DC00DC DC0010011001101111DC A0111CBA0111 DCB CB 1111111111110111DC A1011101DC A D B1W DC A C B DC A CBA X D B B A DC A CBA Y DC B DCB DC A 输入ABCD输出WXYZW( DCBA )(3,4,5,6,8,10,11,12,13) DC A DC A CBA C BBA00011110DC0001111DCB 11111CA DBA 1011DBA Z DCB CA DBA D BAX ( DCBA )(0,2,4,7,8,9,12,13,15) BA DB CBA DC AY(DCBA )(0,1,6,7,8,10) DCB DCB DC AZ (DCBA )(5,6,7,8,11,12,13,15)CA DBA DBA DCB3.4X 、Y 均为四位二进制数，它们分别是一个逻辑电路的输入和输出。
设：当 0≤X≤4 时 , Y=X+1；当5≤X≤9时， Y=X - 1,且 X 不大于 9。
(1)试列出该逻辑电路完整的真值表；(2)用与非门实现该逻辑电路。
解： (1) 按题意要求列真值表如下：x3x 2 x1x0y3 y2y1 y 0 00000001 00010010 00100011 00110100 01000101 01010100 01100101 01110110 10000111 10011000 1010x x x x 1011x x x x 1100x x x x 1101x x x x 1110x x x x 1111x x x xx1x0011110x 1x 0011110 x3 x 200x 3 x2000000101011111 1111101101Y 3X3X0Y2X 2X1 X0X3X0 x1x0x1x 0x 3x 200011110x 3 x200011110 00110011 0110111 1111101101Y 0X 0Y 1X3 X0X2X1X0X2X1X0X3 X2 X1X0(2)把与或表达式转换为与非表达式，以便用与非门实现该逻辑电路。
Y3X3 X0X3 X0Y2X2 X1X0 X3X0X2X1X0X3X0Y1X3X0X2 X1X0X2 X1X0 X3X2X1X0X3X0X2X1X0X2X1X0X3X2X1X0 Y0X 0作图如下：&1y3x31&&y2x21&x1&&y1 1&x01&y03.5设计一交通灯监测电路。
红、绿、黄三只灯正常工作时只能一只灯亮，否则，将会发出检修信号，用两输入与非门设计逻辑电路，并给出所用74 系列的型号。
解 :设 A 、 B 、C 分别表示红、绿、黄三只灯，且亮为1，灭为 0；检修信号用L 表示，L 为 1 表示需要检修。
依据题意列写真值表：A B C L BC0001A011110000010011010001111111100010111101L AB C AB AC BC1111A&BC&&1&L&&11&1&11L ABC AB AC BC ABC AB AC BC3.7试用译码器74LS138 和适当的逻辑门设计一个三位数的奇校验器。
解 :设用 A、 B、 C 表示三位二进制数输入，L表示输出，L=1表示输入有奇数个1。
列写真值表 ,求表达式，作图如下：A B C L 00000011 0101 0110 1001 1010 1100 1111C A0Y0B A1Y1&A A2Y2L74LS138 Y31S1Y4Y5S2YS36Y7L ABC ABC ABC ABC m1 m2m4 m7m1m2m4m7Y1Y2Y4Y73.8试用译码器 74LS138和与非门实现下列逻辑函数：L1AB ABC（1）L2AC A BL3AB AC（2）L m (0, 2, 6, 8)解: 取 ABC=A 2A 1A 0则：L1AB ABC ABC ABC ABCm5m6m7m5 m6 m7Y5Y6Y7L2AC A B C A B ABC m7 Y 7L AB AC A B AC m(0,1,4,5,6,7, ) Y0 Y1 Y4Y5Y6 Y7C A 0Y0&B A 1Y1L3A A 2Y274LS138Y3S1Y41Y5S2Y6S3Y7C A0Y0B A1Y1A A2Y274LS138 Y3S1Y41Y5 D S2YS36Y7&&L1L2LL m(0,2,6,8) ABC D ABC D ABC D ABC D ( ABC ABC ABC ABC ) D 分析可见 D=1 时，L=0; D=0时， L ABC ABC ABC ABC 。
取ABC=A2A1A0，S1=1,S2=D, S 3=0, 则：L ABC ABC ABC ABCm0m1 m3 m4Y0Y1Y3Y4也可利用 2 片 74138 扩展为4－16 线译码器，然后取ABCD= A 3A 2A 1A 0进行设计。
3.10 试用译码器74LS138和适当的逻辑门设计一个 1 位数的全加器。
解：列写真值表，F1表示和， F2表示进位。
A B C F1 F200000 00110 01010 01101 10010 10101 11001 11111C A Y0BA1Y1&A A2Y2F1 74LS138 Y31S Y4&Y51F2 SY62SY73F 1m1 m2 m4m7Y1 Y2Y4 Y7F 2m3 m5 m6m7Y3 Y5Y6 Y73.11试用译码器 74LS138和适当的逻辑门设计一个组合电路。
该电路输入X 与输出L均为三位二进制数。
二者之间的关系如下：当 2≤X≤5时L=X+2当X＜2时L=1当X ＞ 5时L = 0解：按题意列写真值表、求表达式、画图x 2x1x 0L 2L1L 0x0A0Y0 x1A1Y10 000 01x2A2Y2 00100174LS138Y3 010100011101S1Y41001101Y5101111S2Y6110000S3Y7111000L2m2m3 m4m5Y2 Y3 Y4 Y51m4m54Y5L YL0m0m1m3m5Y0 Y1Y3 Y53.12试用三片3— 8 线译码器 74LS138 组成 5—24 线译码器。
解：用 A4A3 控制各个芯片的工作状态，具体分配如下：&&&L 0L 1L 2A0 A1 A2 A3 A 4A 4A3A2A1 A 000第1片工作01第2片工作11第3片工作1A0Y0A1Y 1A2Y274LS138 Y3S1Y4Y5S2Y6S3Y7A Y0A1Y1A2Y274LS138 Y3S1Y4Y5S2Y6S3Y7A0Y 0A1Y1A2Y274LS138 Y3S1Y4Y 5SY62SY73Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y15Y16Y17Y18Y19Y20Y21Y22Y233.14 由数据选择器组成的逻辑电路如图 3.63 所示，试写出电路的输出函数式。
Z1&1W1D0D1 D2D3Y A 1四选一 MUXX A 0Y GL图 3.63题 3.14图解：由图可见A1A 0=YX , D 3= 0,D2=1,D1WZ W Z，D0W，G=0 L Y GD i m i D 0 m0 D 1m1 D 2 m2 D 3 m3WY X (W Z)YX YXWY X WYX ZYX YX化简有：L WX WXY ZXY XY3.15试用四选一数据选择器实现下列逻辑函数：（ 1）L m (0,2,4,5)（ 2）L m (1,3,5,7)（ 3）L m (0,2,5,7,8,10,13,15)（ 4）L m (1,2,3,14,15)解：利用卡诺图法确定D i的连接关系。
(1)BC011110A00011111D 01 D 1A D 2A D 30或者：A BC00011110D0C011D1C111 D 30D 21(2)BC00011110A011B111CD00 D 1 1D1D32LYB A 1四选一 MUXC A 0DD1D2D G311ALYA A 1四选一 MUXBA0D0D1 D2 D3G11CLYA 1四选一 MUXA 0DD1D2D G30101或者：BC 00011110L A11YAA 1四选一 111MUXD GBA 0 D0 D 1 D23D 0CD 1 CDCD CC32(3)CD00 01 11 10AB 00 1101 1 1 11111011L BD BD或者：CD 00 011110AB00 1101 1 1 11 1110 11D 0 D 1 D 3 D 2D 0 D 2BDD 3B1L= BD+ BD(4)LYB A 1 四选一 MUX DA 0D 0 D 1D 2GD 311LY C A 1四选一MUX GDA 0D0 D D 2 D1 3B1LCD01 11 10YAB 00AA 1四选一 MUX00 1 11D 0 C DGBA 0D 0 D 1D 2D 01D 1 031111D 3C>1 0C10D 2D C3.16 试用四选一数据择器设计一判定电路。