硅集成电路工艺基础9
硅集成电路工艺基础
硅集成电路（Silicon Integrated Circuit，简称Si IC）工艺是制造集成电路的关键技术。
下面是硅集成电路工艺的基础知识：
半导体材料：硅是最常用的半导体材料，因其丰富、稳定、可控制的电子特性而被广泛应用于集成电路制造。
显示基片：硅晶圆（Silicon Wafer）是制造硅集成电路的基础材料。
晶圆要求高纯度和平整度，并通过特定的杂质掺入工艺形成P型或N型半导体。
清洁和沉积：在制造过程中，晶圆需要经过清洁工艺以去除杂质和污染物。
然后，在晶圆上进行化学气相沉积（CVD）或物理气相沉积（PVD）等薄膜沉积工艺，将各种功能层沉积在晶圆表面。
光刻：光刻是通过光刻胶（Photoresist）层和光刻机将设计好的图形传输到晶圆上。
光刻胶在曝光后通过显影工艺形成光刻图形，可以作为掩模来制备电路中的电子器件。
电子器件制造：通过沉积、蚀刻、掺杂等工艺步骤，在晶圆上制造各种类型的电子器件，如晶体管、电容器和电阻器等。
这些器件通常由不同的半导体材料和各种金属、氧化物和多层薄膜组成。
金属互连：通过沉积导电金属（如铜、铝等），并通过光刻、蚀刻等工艺形成金属线、连线和接触以连接各个电子器件。
金属互连提供了电子信号和电能传输的路径。
封装测试：晶圆完成器件制造后，它们被切割成单个芯片，然后通过封装工艺将芯片封装在塑料或陶瓷封装中。
最后，通过功能测试和可靠性测试来验证芯片的工作状态和性能。
这些是硅集成电路工艺的基础知识，基于这些基础，可以制造各种类型和规模的集成电路。
还有许多先进的工艺技术和制造方法，如多晶硅、离子注入、深紫外光刻等，用于制造更复杂、更高性能的集成电路。
集成电路工艺基础硅的晶体结构培训
晶体是由原子、分子或离子在三 维空间中以周期性重复排列形成
的固态物质。
晶体具有长程有序的原子排列， 这使得晶体具有各向异性、对称
性和物理性质上的周期性。
晶体的原子排列具有高度的稳定 性，这使得晶体在特定条件下表
现出不同的物理和化学性质。
硅晶体的基本结构
硅晶体属于面心立方晶格结构 ，其原子排列呈现高度的对称 性。
集成电路封装测试流程
01
02
03
04
芯片贴装
将芯片粘贴到基板上，并进行 焊接。
引脚连接
将芯片的引脚与基板的引脚进 行连接。
功能测试
对封装完成的集成电路进行功 能测试和性能评估。
环境测试
对集成电路进行高温、低温、 湿度等环境测试，以确保其可
靠性。
2023
PART 05
硅晶体结构对集成电路性 能的影响
集成电路的应用领域
集成电路广泛应用于通信、计算机、消费电子、工业控制 、军事等领域。
在通信领域，集成电路被用于手机、基站、路由器等设备 中；在计算机领域，集成电路被用于CPU、GPU、内存等 部件中；在消费电子领域，集成电路被用于电视、音响、 相机等产品中。
2023
PART 03
硅晶体在集成电路中的应 用
硅晶体结构对集成电路机械性能的影响
硬度与脆性
热膨胀系数
硅晶体的高硬度和脆性特性，使得集 成电路在受到外力作用时容易发生机 械损伤，如划痕、断裂等。
硅晶体的热膨胀系数较大，使得集成 电路在温度变化时容易发生形变，影 响其性能和可靠性。
弹性模量
硅晶体的弹性模量决定了集成电路在 受到应力作用时的变形程度，影响其 可靠性。
稳定性
硅晶体具有优良的热稳定 性和化学稳定性，能够在 高温和各种化学环境下保 持性能稳定。
硅集成电路专业考试基础知识
1.常用的半导体材料为何选择硅（1）硅的丰裕度。
消耗更低的成本；（2）更高的熔化温度允许更宽的工艺容限。
硅1412℃>锗937℃（3）更宽的工作温度。
增加了半导体的应用围和可靠性；（4）氧化硅的自然生成，高质量、稳定的电绝缘材料si,金刚石110面（线）密度最大，111面（线）密度最小2.缺陷：原生缺陷（生长过程）、有害杂质（加工过程）（1）点缺陷：自间隙原子、空位、肖特基缺陷（原原子跑到表面）、弗伦克尔缺陷（原原子进入间隙）、外来原子（替位式、间隙式）（2）线缺陷：位错（刃位错（位错线垂直滑移方向）、螺位错（位错线平行滑移方向）、扩展位错（T增大，位错迁移））（3）面缺陷：层错（分界面上的缺陷，与原子密堆积结构次序错乱有关）（4）体缺陷：杂质沉积析出（5）有害杂质：1）杂质条纹：电活性杂质的条纹状缺陷，造成晶体电阻率的微区不均匀性2）有害杂质(三类)：非金属、金属和重金属非金属：O,C重金属：铁、铜（引入复合中心，减小载流子寿命；易在位错处沉积）金属:Na,K（引入浅能级中心，参与导电；Al引入对N型材料掺杂起补偿作用）3.对衬底材料要求：通过单晶生长过程中的质量控制和后续处理来提高单晶的质量,使之趋于完美。
减少单晶材料缺陷和有害杂质的后续处理方法通常采用吸除技术。
吸除技术主要有物理吸除、溶解度增强吸除和化学吸除。
1）物理：本征，背面损伤，应力，扩散2）溶解度增强：T增加，固溶度增加，杂质运动能力增加，难以沉积3）化学：含氮气体与硅表金属杂质反应，产生挥发性产物缺陷要求，参数均匀性要求，晶片平整度要求4.将籽晶与多晶棒紧粘在一起,利用分段熔融多晶棒,在熔区由籽晶移向多晶另一端的过程中,使多晶转变成单晶体。
1)水平区熔法（布里吉曼法）---GaAs单晶2)悬浮区熔法(FZ)可制备硅、锗、砷化镓等多种半导体单晶材料5.单晶整形：单晶棒存在细径、放肩部分和尾部。
从晶片等径和电阻率均匀性要求出发,必须去掉这些部分,保留等颈部分。
集成电路工艺复习资料
1.特征尺寸（Critical Dimension,CD）的概念特征尺寸是芯片上的最小物理尺寸，是衡量工艺难度的标志，代表集成电路的工艺水平。
①在CMOS技术中，特征尺寸通常指MOS管的沟道长度，也指多晶硅栅的线宽。
②在双极技术中，特征尺寸通常指接触孔的尺寸。
2.集成电路制造步骤：①Wafer preparation(硅片准备)②Wafer fabrication (硅片制造)③Wafer test/sort (硅片测试和拣选)④Assembly and packaging (装配和封装)⑤Final test(终测)3.单晶硅生长：直拉法（CZ法）和区熔法（FZ法）。
区熔法（FZ法）的特点使用掺杂好的多晶硅棒；优点是纯度高、含氧量低；缺点是硅片直径比直拉的小。
4.不同晶向的硅片，它的化学、电学、和机械性质都不同，这会影响最终的器件性能。
例如迁移率，界面态等。
MOS集成电路通常用（100）晶面或<100>晶向；双极集成电路通常用（111）晶面或<111>晶向。
5.硅热氧化的概念、氧化的工艺目的、氧化方式及其化学反应式。
氧化的概念：硅热氧化是氧分子或水分子在高温下与硅发生化学反应，并在硅片表面生长氧化硅的过程。
氧化的工艺目的：在硅片上生长一层二氧化硅层以保护硅片表面、器件隔离、屏蔽掺杂、形成电介质层等。
氧化方式及其化学反应式：①干氧氧化：Si＋O2 →SiO2②湿氧氧化：Si ＋H2O ＋O2 →SiO2+H2③水汽氧化：Si ＋H2O →SiO2 ＋H2硅的氧化温度：750 ℃～1100℃6.硅热氧化过程的分为两个阶段：第一阶段：反应速度决定氧化速度，主要因为氧分子、水分子充足，硅原子不足。
第二阶段：扩散速度决定氧化速度，主要因为氧分子、水分子不足，硅原子充足7.在实际的SiO2 – Si 系统中，存在四种电荷。
①. 可动电荷：指Na＋、K＋离子，来源于工艺中的化学试剂、器皿和各种沾污等。
硅集成电路工艺基础要点整理
硅工艺简易笔记第二章氧化⏹SiO2作用：掩蔽膜和离子注进屏蔽膜钝化膜c.MOS电容的介质材料d.MOSFET的尽缘栅材料e.电路隔离介质或尽缘介质2.1SiO2的结构与性质⏹Si-O4四面体中氧原子：桥键氧——为两个Si原子共用，是多数；非桥键氧——只与一个Si原子联结，是少数；⏹无定形SiO2网络强度：与桥键氧数目成正比，与非桥键氧数目成反比。
2.2.1杂质在SiO2中的存在形式1.网络形成者：即替位式杂质，取代Si，如B、P、Sb等。
其特点是离子半径与Si接近。
⏹Ⅲ族杂质元素：价电子为3，只与3个O形成共价键，剩余1个O变成非桥键氧，导致网络强度落低。
⏹Ⅴ族杂质元素：价电子为5，与4个O形成共价键，多余1个价电子与四周的非桥键氧形成桥键氧，网络强度增加。
2.网络改变者：即间隙式杂质，如Na、K、Pb、Ca、Ba、Al等。
其特点是离子半径较大，多以氧化物形式掺进；结果使非桥键氧增加，网络强度减少。
2.2.2杂质在SiO2中的扩散系数⏹扩散系数:D SiO2=D0exp(-ΔE/kT)D0-表看扩散系数〔ΔE/kT→0时的扩散系数〕ΔE-杂质在SiO2中的扩散激活能⏹B、P、As的D SiO2比D Si小，Ga、Al的D SiO2比D Si大得多，Na的D SiO2和D Si都大。
2.3.1硅的热氧化⏹定义：在高温下，硅片〔膜〕与氧气或水汽等氧化剂化学反响生成SiO2。
：高温下，氧气与硅片反响生成SiO2⏹特点－速度慢；氧化层致密，掩蔽能力强；均匀性和重复性好；外表与光刻胶的粘附性好，不易浮胶。
：高温下，硅片与高纯水蒸汽反响生成SiO2⏹特点：氧化速度快；氧化层疏松－质量差；外表是极性的硅烷醇--易吸水、易浮胶。
3.湿氧氧化——氧气中携带一定量的水汽⏹特点：氧化速率介于干氧与水汽之间；氧化层质量介于干氧与水汽之间；4.掺氯氧化——在干氧中掺少量的Cl2、HCl、C2HCl3〔TCE〕、C2H3Cl3〔TCA〕掺氯的作用：汲取、提取大多数有害的重金属杂质及Na+，减弱Na+正电荷效应。
硅集成电路工艺期末复习题目答案
一、名词解释1化学气相沉积化学气体或蒸气和晶圆表面的固体产生反应在表面上以薄膜形式产生固态的副产品其它的副产品是挥发性的会从表面离开。
2物理气相沉积“物理气相沉积” 通常指满意下面三个步骤的一类薄膜生长技术: a.所生长的材料以物理的方式由固体转化为气体b.生长材料的蒸汽经过一个低压区域到达衬底c.蒸汽在衬底表面上凝聚形成薄膜3溅射镀膜溅射镀膜是利用电场对辉光放电过程中产生出来的带电离子进行加速使其获得一定的动能后轰击靶电极将靶电极的原子溅射出来沉积到衬底形成薄膜的方法。
4蒸发镀膜加热蒸发源使原子或分子从蒸发源表面逸出形成蒸汽流并入射到硅片衬底表面凝结形成固态薄膜。
5替位式扩散占据晶格位置的外来原子称为替位杂质。
只有当替位杂质的近邻晶格上出现空位替位杂质才能比较轻易地运动到近邻空位上6间隙式扩散间隙式扩散指间隙式杂质从一个间隙位置运动到相邻的间隙位置。
7有限表面源扩散扩散开始时表面放入一定量的杂质源而在以后的扩散过程中不再有杂质加入此种扩散称为有限源扩散。
8恒定表面源扩散在整个扩散过程中杂质不断进入硅中而表面杂质浓度始终保持不变。
9横向扩散由于光刻胶无法承受高温过程扩散的掩膜都是二氧化硅或氮化硅。
当原子扩散进入硅片它们向各个方向运动向硅的内部横向和重新离开硅片。
假如杂质原子沿硅片表面方向迁移就发生了横向扩散。
10保形覆盖保形覆盖是指无论衬底表面有什么样的倾斜图形在所有图形的上面都能沉积有相同厚度的薄膜。
二、简述题1、简述两步扩散的含义与目的。
答为了同时满足对表面浓度、杂质总量以及结深等的要求实际生产中常采用两步扩散工艺第一步称为预扩散或预淀积在较低的温度下采用恒定表面源扩散方式在硅片表面扩散一层杂质原子其分布为余误差涵数目的在于控制扩散杂质总量第二步称为主扩散或再分布将表面已沉积杂质的硅片在较高温度下扩散以控制扩散深度和表面浓度主扩散的同时也往往进行氧化。
2、扩散掺杂与离子注入掺杂所形成的杂质浓度分布各自的特点是什么与扩散掺杂相比离子注入掺杂的优势与缺点各是什么答扩散杂质所形成的浓度分布杂质掺杂主要是由高温的扩散方式来完成杂质原子通过气相源或掺杂过的氧化物扩散或淀积到硅晶片的表面这些杂质浓度将从表面到体内单调下降而杂质分布主要是由温度与扩散时间来决定。
集成电路工艺第一章硅集成电路衬底加工技术
在加工过程中使用的各种化学试剂和气体 ，如酸、碱、氧化剂、还原剂等，具有高 纯度和低杂质含量等特点。
03
硅集成电路衬底加工技 术的发展趋势
硅集成电路衬底加工技术的未来发展方向
01
硅集成电路衬底加工技术将继续 向精细化、高集成度方向发展， 以满足更小尺寸、更高性能的集 成电路需求。
02
随着新材料、新技术的不断涌现 ，硅集成电路衬底加工技术将不 断拓展应用领域，如柔性电子、 生物医疗等新兴领域。
化学机械抛光设备
用于在完成电路制作后，对硅片表面 进行抛光处理。
硅集成电路衬底的加工材料
单晶硅片
二氧化硅
作为集成电路的衬底材料，具有高纯度、 低缺陷密度和高机械强度等特点。
作为保护层和介质层，具有高绝缘性能和 化学稳定性。
光刻胶
化学试剂和气体
用于将电路图形转移到硅片表面，具有高 灵敏度、高分辨率和低缺陷密度等特点。
随着纳米加工技术的发展，硅集成电路衬底的纳米级加工已经逐渐实现，这将为 更小尺寸的集成电路提供技术支持。
在新型材料的应用方面，硅集成电路衬底加工技术也在不断探索和尝试，如石墨 烯、氮化镓等新型材料的衬底加工技术已经取得了一定的进展。
04
硅集成电路衬底加工技 术的应用场景
硅集成电路衬底在电子设备中的应用
硅集成电路衬底在通信设备中的应用主要涉及光纤通信、无线通信等领域，为现代通信技术的发展提 供了重
军事设备中的雷达、导弹、导航系统 等精密仪器，都需要使用高精度、高 性能的硅集成电路衬底。
VS
硅集成电路衬底在军事设备中的应用， 不仅提高了军事设备的性能，还为军 事技术的创新发展提供了有力支持。
硅集成电路衬底加工技术的技术难题
集成电路工艺硅的晶体结构
1.3 硅晶体中的缺陷
• 缺陷的含义：晶体缺陷就是指实际晶体中与理想的点阵 结构发生偏差的区域。
• 理想晶体：格点严格按照空间点阵排列。 • 实际晶体：存在着各种各样的结构的不完整性。 • 几何形态：点缺陷、线缺陷、面缺陷、体缺陷
• 一、点缺陷 • 在各个方向上都没有延伸，包括：间隙原子、空位、肖
• （2）由{111}双层密排面结合牢固，化学腐蚀 就比较困难和缓慢，所以腐蚀后容易暴露在表 面上。
• （3） 因{111}双层密排面之间距离很大，结 合弱，晶格缺陷容易在这里形成和扩展。
• （4）{111}双层密排面结合牢固，表明这样的 晶面能量低。由于这个原因，在晶体生长中有 一种使晶体表面为{111}晶面的趋势。
13
螺位错:将规则排列的晶面剪开（但不完全剪断），然后将剪开的部分其中一 侧上移半层，另一侧下移半层，然后黏合起来，形成一个类似于楼梯 拐角处 的排列结构，则此时在“剪开线”终结处（这里已形成一条垂直纸面的位错 线）附近的原子面将发生畸变，这种原子不规则排列结构称为一个螺位错
14
三、面缺陷
二维方向上偏离理想晶体中的周期性、规则性排列而产生的缺陷，即缺陷尺寸在 二维方向上延伸，在第三维方向上很小。如孪晶、晶粒间界以及堆垛层错。 孪晶：是指两个晶体（或一个晶体的两部分）沿一个公共晶面（即特定取向关系） 构成镜面对称的位向关系，这两个晶体就称为“孪晶”，此公共晶面就称孪晶面。 晶粒间界则是彼此没有固定晶向关系的晶体之间的过渡区。
7
1.2 晶向、晶面和堆积模型
• 1.晶向：表示一族晶列所指的方向。 • 2.晶列：晶格中的原子处在一系列方向
相同的平行直线系上，这种直线系称为 晶列。 • 3.[m1,m2,m3]晶向指数，< > 表示晶向 族； (h1,h2,h3)晶面，{ } 表示晶面族 • 4.面心立方晶体结构是立方密堆积， （111）面是密排面。
集成电路的基本制造工艺
集成电路的基本制造工艺集成电路是一种将众多电子器件、电路元件、电路功能等集成在同一片半导体晶片上的电子元件。
它是现代电子技术中应用最广泛的一种电路形式，广泛应用于计算机、通信、消费电子、汽车电子和医疗设备等领域。
基本制造工艺是实现集成电路功能的关键。
集成电路的制造工艺主要包括晶圆制备、晶片制造、电路结构形成、封装和测试等几个主要步骤。
首先是晶圆制备。
晶圆是集成电路制造的基础，它是从单晶硅棒中切割得到的圆片。
晶圆材料选择纯度极高的硅，经过多道工序的精炼、提纯和晶化，最终得到高质量的硅晶圆。
然后是晶片制造。
晶圆上通过层层沉积、光刻、蚀刻、扩散等工艺步骤，制造出集成电路的电路结构。
其中，层层沉积是将材料通过化学气相沉积或物理气相沉积的方法附着在晶圆表面，用于制造导线、电容等组件；光刻是利用光刻胶和光源对晶圆进行曝光，形成预定图形，用于制造电路图案；蚀刻是通过化学反应将不需要的材料去除，使得电路结构清晰可见；扩散是在晶圆上加热，使得杂质通过扩散方法掺杂到半导体中，形成导电性。
接下来是电路结构形成。
在晶片制造的基础上，通过电路布局、连线等步骤，将各个电路组件连接起来，形成完整的电路结构。
这也是集成电路设计的关键环节，决定了电路的性能和功能。
然后是封装。
封装是将制造好的晶片保护在外部环境中的过程。
通过封装，可以保护晶片免受湿气、灰尘、机械损伤等外部因素的侵害。
封装的方式有多种，如无引线封装、双列直插封装等，选择适合的封装方式可以提高集成电路的可靠性和性能。
最后是测试。
测试是确保制造好的集成电路符合设计要求的过程。
通过测试，可以验证电路的功能、性能和可靠性，排除不合格产品，确保高质量的集成电路出厂。
综上所述，集成电路的基本制造工艺包括晶圆制备、晶片制造、电路结构形成、封装和测试等多个环节。
每个环节都是完成集成电路功能的重要步骤，需要精细的控制和严格的质量要求。
随着技术的发展，集成电路制造工艺也在不断创新和进步，为实现更高效、更小型化的集成电路提供了基础。
硅片生产工艺流程及注意要点
硅片生产工艺流程及注意要点一、引言硅片是集成电路制造的基础材料，其生产工艺流程至关重要。
本文将详细介绍硅片生产的工艺流程及注意要点，以帮助读者全面了解硅片生产过程。
二、硅片生产工艺流程1. 原料准备•硅矿石提取：硅矿石是硅片的原料之一，需要通过采矿等过程提取出纯净的硅。
•化学品准备：包括氢氧化钠、氢氟酸等，用于辅助硅片生产过程中的反应与处理。
2. 熔炼•硅熔炼：将提取的硅矿石与化学品一起投入熔炼炉中，通过高温熔炼得到纯净的硅块。
•晶体生长：将熔炼后的硅块放入晶体炉中，控制温度和晶体生长速度，形成硅锭。
3. 切割•硅锭切割：将硅锭切割成薄薄的硅片，通常使用切割机械进行切割。
•去除杂质：对切割后的硅片进行化学处理，去除表面杂质。
4. 磨光•磨光处理：通过机械或化学方法对硅片进行磨光处理，提高平整度和光洁度。
5. 检测•硅片质量检测：对硅片进行质量检测，包括硅片的厚度、平整度、杂质含量等指标。
三、硅片生产注意要点1. 工艺控制•温度控制：硅熔炼和晶体生长过程要严格控制温度，影响硅片的质量。
•反应时间：控制反应时间能有效影响硅片的晶格结构和杂质含量。
2. 原料质量•原料纯度：硅矿石和化学品的质量直接影响硅片的成品质量，务必选用高纯度原料。
3. 设备维护•设备保养：保持硅片生产设备的清洁与正常运行，避免设备问题影响生产质量。
4. 环境条件•清洁环境：硅片生产需要在无尘洁净的环境下进行，减少外部杂质对硅片的影响。
5. 人员技能•操作技能：硅片生产工艺繁琐复杂，生产人员需要经过专业培训和技能考核。
四、结论硅片生产工艺复杂且具有一定的技术要求，通过严格控制工艺流程和注意要点，可以提高硅片的质量和产量，为集成电路制造提供可靠的材料支持。
希望本文对读者了解硅片生产工艺流程和注意要点有所帮助。
集成电路的基本制造工艺
集成电路的基本制造工艺集成电路（Integrated Circuit，简称IC）是现代电子技术中的重要组成部分，它将数百万个电子元件集成在一个微小的芯片上。
IC的制造工艺是一个复杂而精密的过程，涉及到多个步骤和工艺。
下面将介绍IC的基本制造工艺。
首先是晶圆制备。
晶圆是IC的基础材料，一般使用硅单晶材料。
制备晶圆的过程包括：取得高纯度的硅单晶材料，通过化学反应降低杂质含量，将硅单晶材料熔化后拉出圆柱形，再将其切割成片状。
这些片状的硅单晶材料就是晶圆。
接下来是晶圆洗净。
在IC制造过程中，晶圆表面不能有任何的杂质，因此需要对晶圆进行洗净处理。
这一步骤中，晶圆经过一系列的化学和物理过程，将表面的尘土、油脂等污染物清除，确保晶圆表面干净。
然后是层压。
IC芯片是通过在晶圆表面上涂覆多个材料层来制造的。
层压过程中，使用光刻技术将特定图案的光掩膜映射到晶圆表面，然后用化学物质将非光刻区域的材料去除，形成所需的材料层。
在层压完成后，还需要进行增强。
增强是通过在晶圆上施加高温和高压的方式加强不同材料层之间的结合。
这样可以确保材料层之间的粘合强度，提高整个芯片的可靠性。
接下来是金属沉积。
在IC制造的过程中，需要在晶圆上电镀一层金属，用于形成电子元件的导线。
金属沉积可以通过化学气相沉积或物理气相沉积等方法来实现，将金属材料沉积在晶圆表面。
最后是切割和封装。
在芯片制造完成后，需要将晶圆切割成一个个独立的芯片。
切割可以通过机械切割或者激光切割来完成。
然后，将这些独立的芯片封装在塑料或陶瓷封装体中，以保护芯片不受环境影响。
综上所述，IC的基本制造工艺包括晶圆制备、洗净、层压、增强、金属沉积、切割和封装等步骤。
这些步骤需要高精度的设备和复杂的工艺控制，以确保制造出高质量的集成电路芯片。
IC制造工艺是现代电子工业中的核心技术之一，通过将多个电子元件集成在一个微小的芯片上，实现了电子设备的高度集成和小型化。
IC的制造过程非常复杂，需要精密的设备和高度精确的工艺控制，下面将详细介绍IC制造的相关内容。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第九章金属化与多层互连金属及金属性材料在集成电路技术中的应用被称为金属化。
按其在集成电路中的功能划分，金属材料可分为三大类：¾MOSFET栅电极材料：早期nMOS集成电路工艺中使用较多的是铝栅，目前CMOS集成电路工艺技术中最常用的是多晶硅栅。
¾互连材料：将芯片内的各独立元器件连接成具有一定功能的电路模块。
铝是广泛使用的互连金属材料，目前在ULSI中，铜互连金属材料得到了越来越广泛的运用。
¾接触材料：直接与半导体接触，并提供与外部相连的连接点。
铝是一种常用的接触材料，但目前应用较广泛的接触材料是硅化)等。
物，如铂硅(PtSi)和钴硅(CoSi2集成电路中使用的金属材料，除了常用的金属如Al，Cu，Pt，W 等以外，还包括重掺杂多晶硅、金属硅化物、金属合金等金属性材料。
9.1、集成电路对金属化材料特性的要求¾与n+，p+硅或多晶硅能够形成欧姆接触，接触电阻小；¾长时期在较高电流密度负荷下，抗电迁移性能要好；¾与绝缘体（如SiO）有良好的附着性；2¾耐腐蚀；¾易于淀积和刻蚀；¾易于键合，而且键合点能经受长期工作；¾多层互连要求层与层之间绝缘性好，不互相渗透和扩散。
9.1.1、晶格结构和外延生长特性的要求金属材料特性与其晶格结构有关，集成电路中金属薄膜：¾外延生长¾单晶膜具有最理想的特性。
采用外延生长可以消除缺陷，晶体结构好，提高金属薄膜的性能，降低电阻率和电迁移率，得到良好的金属/半导体接触或金属/绝缘体接触界面。
9.1.2、电学特性金属材料在集成电路中应用时，须考虑的电学性能主要包括电阻率、电阻率的温度系数(TCR)、功函数、与半导体接触的肖特基势垒高度。
对于接触材料和栅电极材料，其功函数、与半导体材料的肖特基势垒高度和接触电阻是非常重要的参数。
9.1.3，通过优化生长过程可以减小。
应力的存在对互连体系可靠性产生严重影响，应力可导致互连线出现空洞，互连材料的电迁移也与应力的存在有关。
多层薄膜体系的应力可以通过淀积生长适当的覆盖层来减弱，若第一层薄膜受张应力，当覆盖层为受压应力时，经过退火后应力转移，主要集中在覆盖层，而原有薄膜所受应力减小。
选择合适的覆盖层对减小薄膜中的应力非常重要。
除了应力之外，金属材料在半导体材料中的扩散、材料的热力学特性以及化学反应特性在互连材料的选取以及结构设计时都是必须考虑的问题。
铝是一种经常被采用的金属互连材料，主要优点是:¾在室温下的电阻率仅为2.7μΩ·cm ；¾与n +、p +硅或多晶硅的欧姆接触电阻可低至10-6Ω/cm 2；¾与硅和磷硅玻璃的附着性很好；¾经过短时间热处理后，与SiO 2、Si 3N 4等绝缘层的黏附性很好；¾易于淀积和刻蚀。
9.2、铝在集成电路技术中的应用铝应用于集成电路中的互连引线，主要是采用溅射方法制备，淀积速率快、厚度均匀、台阶覆盖能力强。
9.2.1、金属铝膜的制备方法9.2.2、Al/Si接触中的几个物理现象(1)Si在Al中的扩散Si在Al中的溶解度比较高，在Al与Si接触处，在退火过程中，会有大量的Si原子溶到Al中。
溶解量不仅与退火温度下的溶解度有关，还与Si在Al中的扩散情况有关。
在400-500℃退火温度范围内，Si在Al薄膜中的扩散系数比在晶体Al中大40倍。
这是因为Al薄膜通常为多晶，杂质在晶界的扩散系数远大于在晶粒内的扩散系数。
(2) Al 与SiO 2的反应Al 与SiO 2反应对于Al 在集成电路中的应用十分重要：¾Al 与Si 接触时，可以“吃”掉Si 表面的自然氧化层，使Al/Si 的欧姆接触电阻降低；¾Al 与SiO 2的作用改善了集成电路中Al 引线与下面SiO 2的黏附性。
3222343O Al Si Al SiO +→+9.2.3、Al/Si 接触中的尖楔现象宽度为w ，厚度为d 的铝引线，与硅接触的接触孔面积为A ，如图所示。
尖楔现象：由于硅在铝中的溶解度较大，在Al/Si 接触中，Si 在Al 膜的晶粒间界中快速扩散离开接触孔的同时，Al 也会向接触孔内运动、填充因Si 离开而留下的空间。
如果Si 在接触孔内不是均匀消耗，Al 就会在某些接触点，像尖钉一样楔进Si 衬底中去，如果尖楔深度大于结深，就会使pn 结失效，这种现象就是Al/Si 接触中的尖楔现象。
Al重量百分数)。
影响尖楔深度和形状的因素1. Al-Si界面的氧化层厚度¾如果氧化层厚度比较薄，由于Al膜可以“吃”掉薄的SiO，使Al/Si作用2面积较大，尖楔深度比较浅。
¾如果氧化层厚度比较厚，Al/Si作用面只限于几个点，尖楔深度较深。
2. 衬底晶向对尖楔的形貌有影响¾双极集成电路采用(111)硅衬底，由于(111)面原子面密度大，面间距大，尖楔倾向于横向扩展。
¾MOS集成电路采用(100)硅衬底，尖楔倾向于垂直扩展，更容易使pn结短路。
9.2.4、Al/Si 接触中的改进¾析出Si 逐步增大成为结瘤，大电流通过互连引线时，结瘤处发生明显升温，甚至导致互连引线失效。
¾析出的Si 原子是p 型重掺杂(Al 是硅的受主杂质)，如果是在n 型硅与金属之间制作欧姆接触，就等于在Al 和n 型硅之间增加一个p +-n 结，使欧姆接触电阻增大，而对于肖特基结的情况，则将增加其有效的势垒高度。
¾Si 在Al-Si 表面上的析出淀积，将使引线键合变得困难。
1、Al-Si 合金金属化引线为了解决Al 的尖楔问题，在纯Al 中加入硅至饱和，形成Al-Si 合金，代替纯Al 作为接触和互连材料。
一般为1wt%。
但是，在较高合金退火温度时溶解在Al 中的硅，冷却过程中又从Al 中析出。
硅从Al-Si 合金薄膜中析出是Al-Si 合金在集成电路中应用的主要限制:2、铝-掺杂多晶硅双层金属化结构在SiO 2衬底上淀积未掺杂多晶硅，接着淀积铝膜，腐蚀掉铝膜后，SiO 2衬底上出现一个个分离的大晶粒，原来连续的多晶硅薄膜不复存在。
当Al 与多晶硅接触时，在退火过程中，多晶硅晶界处硅原子自由能比较高，因而晶界处硅原子将向晶粒上的铝膜运输，并在那儿析出淀积，形成多晶硅重组现象。
由于Al-Si 合金存在Si 析出的问题，Al/Si 接触还可以采用铝-掺杂多晶硅双层金属化结构。
多晶硅重组现象铝-掺杂多晶硅双层金属化结构对于Al和重磷或重砷掺杂的多晶硅接触，这种重组现象不存在。
可能是因为杂质磷(砷)在多晶硅晶粒间界分凝，使晶粒间界硅原子的自由能减小，降低了这些硅原子在铝中的溶解度。
因此可以在淀积铝薄膜之前，先淀积一层重磷或重砷掺杂的多晶硅薄膜，构成Al-重磷(砷)掺杂多晶硅双层金属化结构。
Al -掺杂多晶硅双层金属化结构已成功地应用于nMOS工艺中。
3、铝-阻挡层结构在铝与硅之间淀积一个薄金属层，替代重磷掺杂多晶硅层，阻止铝与硅之间的作用，从而抑制Al尖楔现象。
这层金属称为阻挡层。
为了形成好的欧姆接触，一般采用双层结构，硅化物作为欧姆接触，TiN、TaN或WN作为阻挡层。
如图所示，TiN阻挡层可显著地减小漏电流。
TiN，TaN和WN这些氮化物可以在氮气氛中通过反应溅射淀积，也可以先淀积Ti金属，之后在氮气氛中进行快速热退火来形成。
对于深亚微米器件来说，接触孔的面积很小，深宽比大，可用CVD方法淀积。
电迁移现象：随着芯片集成度的提高，互连引线变得更窄、更薄，电流密度越来越大。
在较高的电流密度作用下，互连引线中的金属原子将会沿着电子运动方向进行迁移，这种现象就是电迁移。
1、电迁移现象的物理机制电子风力：当互连引线中的电流密度较高时，静电场力Fei驱动电子由阴极向阳极运动。
高速运动的电子与金属原子发生动量交换，原子受到猛烈的电子冲击力，这就是电迁移理论中的电子风力Fwd。
同时，金属原子还受静电场力Fei的作用。
当互连引线中的电流密度较高时，电子风力Fwd 大于静电场力Fei，金属原子受到电子风力的驱动，产生了从阴极向阳极的定向扩散，即发生了金属原子的电迁移。
在相反方向将有质量耗尽，产生空位的聚合。
9.2.5、电迁移现象及其改进方法三叉点：在三个晶粒交界处，此时电子风推动原子从一条边界流入，从另外两条边界流出。
这个过程造成了质量的流失，形成了空洞。
当电流反向流动时，就产生了质量堆积，形成小丘。
因此，“三叉点”数量的减少会使引线发生电迁移的可能性下降。
电迁移现象的结果：在一个方向形成空洞，使互连引线断裂开路，而在另一个方向则由于铝原子的堆积而形成小丘，造成光刻的困难和多层布线之间短路，从而使整个集成电路失效。
金属原子在薄膜中的输运过程是扩散过程，主要是沿晶界进行的。
2、中值失效时间MTF常用电迁移中值失效时间（MTF）来描述电迁移引起的失效。
中值失效时间：同样的直流电流试验条件下，50％的互连引线失效所用的时间。
失效判据为引线电阻增加100％。
中值失效时间正比于引线截面积A＝dw ，因为它决定了造成引线断开的最小空洞尺寸；反比于质量输运率，即质量输运率越低，中值失效时间应当越长。
3、改进电迁移的方法“竹状”结构的铝引线与通常Al 引线结构不同，组成多晶体的晶粒从下而上贯穿引线截面，整个引线截面图类似有许多“竹结”的一条竹子，晶粒间界垂直于电流方向，所以晶粒间界的扩散不起作用，铝原子在铝薄膜中的扩散系数和在单晶中类同，从而可使MTF 值提高二个数量级。
(1) 结构的影响和“竹状”结构的选择多晶铝引线的电迁移现象随晶粒尺寸增大而减弱，MTF 增大。
此外，还与铝薄膜的择优取向有关，电子束蒸发铝薄膜择优取向为<111>晶向，它的MTF 值比溅射的铝薄膜大2-3倍。
(2)Al-Cu合金或Al-Si-Cu合金在铝中附加合金成份，最常用的是Cu。
使金属化材料由纯Al变为Al-Si(1-2％)-Cu(4％)合金，这些杂质在铝的晶粒间界分凝可以降低铝原子在铝晶粒间界的扩散系数，可以使MTF值提高一个量级。
但缺点是使引线的电阻率增加、Al-Si-Cu合金不易刻蚀、且易受Cl腐蚀。
2(3)三层夹心结构在两层铝薄膜之间增加一个约500Å的过渡金属层。
经过退火，在两层铝之间将形成金属化合物，它们是很好的铝扩散阻挡层，可以防止空洞穿透整个铝金属化引线；同时在铝晶粒间界也会形成化合物，降低铝原子在铝晶粒间界中的扩散系数，从而减少了铝原子的迁移率，防止空洞和小丘的形成。
这种方法可以使MTF值提高2-3量级，但是工艺比较复杂。
(4) 改进电迁移的另一种有效方法是采用新的互连金属材料，如Cu。