实验六 同步计数器的设计
计数器的设计实验报告
计数器的设计实验报告篇一：计数器实验报告实验4 计数器及其应用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。
根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等等。
目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。
1、中规模十进制计数器CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图5－9－1所示。
图5－9－1 CC40192引脚排列及逻辑符号图中LD—置数端CPU—加计数端CPD —减计数端CO—非同步进位输出端BO—非同步借位输出端D0、D1、D2、D3 —计数器输入端Q0、Q1、Q2、Q3 —数据输出端CR—清除端CC40192的功能如表5－9－1，说明如下：表5－9－1当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。
当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3 置入计数器。
当CR为低电平，LD为高电平时，执行计数功能。
执行加计数时，减计数端CPD 接高电平，计数脉冲由CPU 输入；在计数脉冲上升沿进行8421 码十进制加法计数。
执行减计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD 输入，表5－9－2为8421码十进制加、减计数器的状态转换表。
加法计数表5－9－减计数2、计数器的级联使用一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。
实验六 Verilog设计分频器计数器电路答案
实验六Ｖerilog设计分频器/计数器电路一、实验目的1、进一步掌握最基本时序电路的实现方法;2、学习分频器/计数器时序电路程序的编写方法；３、进一步学习同步和异步时序电路程序的编写方法。
二、实验内容1、用Verｉlog设计一个10分频的分频器,要求输入为cｌocｋ（上升沿有效)，reseｔ（低电平复位）,输出clocｋout为4个clock周期的低电平，4个ｃlｏcｋ周期的高电平）,文件命名为fｅnｐinｑｉ10。
v.2、用Verilｏg设计一异步清零的十进制加法计数器,要求输入为时钟端ＣLＫ（上升沿）和异步清除端CLＲ（高电平复位），输出为进位端C和4位计数输出端Q,文件命名为ｃouｔe ｒ1０．v。
3、用Verilog设计８位同步二进制加减法计数器,输入为时钟端ＣLK(上升沿有效)和异步清除端CLR(低电平有效)，加减控制端ＵＰDOWN,当UPDOＷＮ为1时执行加法计数，为0时执行减法计数;输出为进位端Ｃ和8位计数输出端Ｑ,文件命名为coutｅr8.v。
4、用VEＲILＯG设计一可变模数计数器，设计要求：令输入信号M１和Ｍ0控制计数模,当M1M0=00时为模1８加法计数器；M1M０=0１时为模4加法计数器；当M1M0=１0时为模12加法计数器；M1M0=1１时为模6加法计数器，输入cｌk上升沿有效，文件命名为mcouｔ5。
ｖ。
5、ＶｅriｌogHＤL设计有时钟时能的两位十进制计数器，有时钟使能的两位十进制计数器的元件符号如图所示，ＣLＫ是时钟输入端，上升沿有效;ENA是时钟使能控制输入端，高电平有效,当ENA=1时，时钟CＬK才能输入;ＣＬR是复位输入端，高电平有效,异步清零；Ｑ［３．。
0］是计数器低4位状态输出端，Q[7.．0]是高4位状态输出端；ＣＯUT是进位输出端.三、实验步骤实验一：分频器1、建立工程2、创建Veｒilog HDＬ文件3、输入10分频器程序代码并保存4、进行综合编译5、新建波形文件6、导入引脚7、设置信号源并保存8、生成网表9、功能仿真10、仿真结果分析由仿真结果可以看出ｃlockoｕｔ输出５个ｃloｃｋ周期的低电平和5个clock的高电平达到10分频的效果，设计正确。
实验六Verilog设计分频器计数器电路
实验六Verilog设计分频器/计数器电路一、实验目的1进一步掌握最基本时序电路的实现方法；2学习分频器/计数器时序电路程序的编写方法；3进一步学习同步和异步时序电路程序的编写方法。
二、实验内容1、用Verilog设计一个10分频的分频器，要求输入为clock（上升沿有效），reset（低电平复位），输出clockout为5个clock周期的低电平，5个clock周期的高电平），文件命名为fenpinqi10.v。
2、用Verilog设计一异步清零的十进制加法计数器，要求输入为时钟端CLK（上升沿）和异步清除端CLR（高电平复位），输出为进位端C和4位计数输出端Q，文件命名为couter10.v。
3、用Verilog设计8位同步二进制加减法计数器，输入为时钟端CLK（上升沿有效）和异步清除端CLR（低电平有效），加减控制端UPDOWN，当UPDOWN为1时执行加法计数，为0时执行减法计数；输出为进位端C和8位计数输出端Q，文件命名为couter8.v。
4、用VERILOG设计一可变模数计数器，设计要求：令输入信号M1和M0控制计数模，当M1M0=00时为模18加法计数器；M1M0=01时为模4加法计数器；当M1M0=10时为模12加法计数器；M1M0=11时为模6加法计数器，输入clk上升沿有效，文件命名为mcout5.v。
5、VerilogHDL设计有时钟时能的两位十进制计数器，有时钟使能的两位十进制计数器的元件符号如图所示，CLK是时钟输入端，上升沿有效；ENA是时钟使能控制输入端，高电平有效，当ENA=1时，时钟CLK才能输入；CLR是复位输入端，高电平有效，异步清零；Q[3..0]是计数器低4位状态输出端，Q[7..0]是高4位状态输出端；COUT是进位输出端。
三、实验步骤：第一个实验：1、打开QuartusII，新建一个工程f_fenpinq10yjq2、新建一个Verilog HDL文件3、输入程序：module fenpinqi10(clk,reset,clkout);input clk,reset;output clkout;reg clkout;reg[2:0] cnt;always @(posedge clk , negedge reset)beginif(!reset)begin clkout<=0;cnt<=0;endelse if(cnt==4)begin cnt<=0;clkout<=~clkout;endelse cnt<=cnt+1;endendmodule4、设置顶层实体名(点settings>general >下拉选fenpinqi10)5、编译6、执行file>Create/Update>Create Symbol Files for Current Flie为VHDI设计文件生成原件符号7、建立波形文件8、导入引脚9、仿真结果如下：总结：仿真结果与实验一的题意相符，所以仿真正确。
同步计数器的设计实验报告文档
2020同步计数器的设计实验报告文档Contract Template同步计数器的设计实验报告文档前言语料：温馨提醒，报告一般是指适用于下级向上级机关汇报工作，反映情况，答复上级机关的询问。
按性质的不同，报告可划分为：综合报告和专题报告；按行文的直接目的不同，可将报告划分为：呈报性报告和呈转性报告。
体会指的是接触一件事、一篇文章、或者其他什么东西之后，对你接触的事物产生的一些内心的想法和自己的理解本文内容如下：【下载该文档后使用Word打开】同步计数器的设计实验报告篇一：实验六同步计数器的设计实验报告实验六同步计数器的设计学号：姓名：一、实验目的和要求1．熟悉JK触发器的逻辑功能。
2．掌握用JK触发器设计同步计数器。
二、实验仪器及器件三、实验预习1、复习时序逻辑电路设计方法。
⑴逻辑抽象，得出电路的状态转换图或状态转换表①分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。
通常都是取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量。
②定义输入、输出逻辑状态和每个电路状态的含意，并将电路状态顺序编号。
③按照题意列出电路的状态转换表或画出电路的状态转换图。
通过以上步骤将给定的逻辑问题抽象成时序逻辑函数。
⑵状态化简①等价状态：在相同的输入下有相同的输出，并且转换到同一次态的两个状态。
②合并等价状态，使电路的状态数最少。
⑶状态分配①确定触发器的数目n。
因为n个触发器共有2n种状态组合，所以为获得时序电路所需的M个状态，必须取2n1＜M2n②给每个电路状态规定对应的触发器状态组合。
⑷选定触发器类型，求出电路的状态方程、驱动方程和输出方程①根据器件的供应情况与系统中触发器种类尽量少的原则谨慎选择使用的触发器类型。
②根据状态转换图（或状态转换表）和选定的状态编码、触发器的类型，即可写出电路的状态方程、驱动方程和输出方程。
⑸根据得到的方程式画出逻辑图⑹检查设计的电路能否自启动①电路开始工作时通过预置数将电路设置成有效状态的一种。
实验六 集成计数器的应用讲课教案
图7-4 74193内部逻辑图
本实验中用到的器件还有7475，它是一个四位的锁存器，管脚图如图7-5所示。 其中D1~D4为数据输入端；G12、G34为锁存控制端，当控制端信号无效时， 数据传送至输出端，控制信号有效时，实现锁存，输出保持不变；Q1~Q4为 数据输出端。
3、利用7490、7475、7448和数码管，搭建一个十进制计数、锁存、译码 、显示电路，验证7448的灭零输入功能和7475的锁存功能，并记录数码 管的显示状态。
4、考虑一下如何用计数器实现分频，用7490完成对TTL方波的二分频和 十分频，并用示波器观察8421码和5421码两种码制的分频效果有什么不 同。
此课件下载可自行编辑修改，仅供参考！ 感谢您的支持，我们努力做得更好！谢谢
实验内容：
TTL方波：将波形设置为方波，峰峰值设置为5V，直流偏置设置为2.5V
1、7490为异步计数器，可以用5421和8421两种码制来实现十进制计数， 请用两种码制实现7490的十进制计数，用TTL方波作为计数脉冲，并作出 状态表。
2、计数器7490有两个异步清零控制端R1和R2，试用7490构成六进制（ 8421码）和七进制（5421码）计数器，验证起功能并画出连接图。不使 用其他器件，还能构成哪些进制的计数器。
图7-1 7490管脚图
图7-2 7490内部逻辑图
本实验中使用的另外一种计数器为74193，它是一个可预置同步十六 进制加减计数器，管脚图如图7-3所示，内时钟脉冲输入端，分别为向上和向下 计数；DATAA~DATAD为并行数据输入端口；CLEAR为异步清零信号 端；LOAD为置位端，将并行输入端口的数据传送到输出端； BORROW为借位端；CARRY为进位端；QA~QD为计数输出端口。
同步计数器实验报告
同步计数器实验报告集成计数器实验报告实验三集成计数器一、实验目的1、掌握集成计数器构成N进制的计数器的连接方法。
二、预习要求1．熟悉芯片各引脚排列。
2．理解构成模长M进制计数器的原理。
3．实验前设计好实验所用电路，画出实验用的接线图。
三、实验内容1、设计一模长M = 60进制的计数电路。
1）用同步连接反馈预置法实现。
2）用同步连接反馈清零法实现。
2、按设计图连接电路。
CP接频率为1Hz的方波脉冲，各计数器的输出Q3Q2Q1Q0接七段BCD显示译码器CD4511的DCBA输入端，CD4511的输出接七段数码显示器。
3、．接通实验箱电源，观察七段数码显示器计数状态的变化过程，并记录该状态循环。
四、实验器材数字逻辑实验箱，74LS160，74LS00，74LS20。
五、实验报告要求1、60进制计数器的电路设计图、连线图和计数器的测试结果。
4、测试过程中出现的问题及解决办法。
六、实验用元件介绍1．集成计数器74LS160本实验所用集成芯片为异步清零同步预置四位8421码10进制加法计数器74LS161，集成芯片的各功能端如图所示，其功能见附表。
V QQQQ74LS160功能表RDET EP CP D D DD QQ Q Q 0××××××××0 0 0 010××↑D C B A D C B A 110 ××××××保持11×0×××××保持111 1↑××××计数10 1 2 374LS160为异步清零计数器，即RD端输入低电平，不受CP控制，输出端立即全部为“0”，功能表第一行。
74LS160具有同步预置功能，在RD端无效时，LD端输入低电平，在时钟共同作用下，CP 上跳后计数器状态等于预置输入DCBA，即所谓“同步”预置功能（第二行）。
实验06八位硬件加法器
实验六8位硬件加法器一. 实验目的1. 掌握QuartusII的硬件描述语言设计方法2. 了解同步计数器的原理及应用3. 设计一个带使能输入、进位输出及同步清零的增1四位N (N<16)进制同步计数器二. 准备知识1. 串行进位加法器若有多位数相加，则可采用并行相加串行进位的方式来完成。
例如，有两个４位二进制数A3A2A1A0和B3B2B1B0相加，可以采用两片内含两个全加器或1片内含４个全加器的集成电路组成，其原理图如图6.1所示：图6.1 串行进位加法器由图6.1可以看出，每1位的进位信号送给下1位作为输入信号，因此，任1位的加法运算必须在低1位的运算完成之后才能进行，这种进位方式称为串行进位。
这种加法器的逻辑电路比较简单，但它的运算速度不高。
为克服这一缺点，可以采用超前进位等方式。
2. 超前进位加法器对于一个加法器来说，它是一个纯组合电路。
也就是它的输出在输入出现的时刻就已经确定了，包括它的和和进位值，是输入的组合逻辑。
换而言之，只要知道输入，在不算出和的情况下也可以得到进位值，该值仅为输入的组合逻辑，以这样的一种思路设计的叫超前进位加法器。
而所谓串行进位加法器，就是必须算得低位加法的值后才可以继续计算高位值，如图6.1所示的电路，引用了一位全加器构成了四位全加器。
在硬件实现上，在4倍的单个全加器延时时间内它的输出都是不准确的，必须经过4倍的单个全加器延时时间才能得到准确值。
如果是16位或32位的加法器，延时是不可容忍的。
因此一般来说是直接利用输入组合逻辑方式同时决定结果的每一位和输出进位来实现的加法器，为超前进位加法器，相比与串行加法大大减低了多位加法所需要的延迟。
由于串行进位加法器的速度受到进位信号的限制，人们又设计了一种多位数超前进位加法逻辑电路，使每位的进位只由加数和被加数决定，而与低位的进位无关。
现在介绍超前进位的概念。
根据全加器的功能，可列出它的真值表：表6.1 全加器真值表由全加器的真值表可得Si 和Ci 的逻辑表达式：1111111i i i i i i i i i i i i i i i i i i i i i i S A B C A B C A B C A B C A B C A B C A B C -------=+++=⊕+⊕=⊕⊕ （6.1）11111i i i i i i i i i i i i i i i i i i C A B C A B C A B C A B C A B A B C -----=+++=+⊕ （6.2）定义两个中间变量Gi 和Pi ：i i i i i iG A B P A B ==⊕ （6.3）当Ai ＝Bi ＝1时，Gi ＝1，由Ci 的表达式可得Ci ＝1，即产生进位，所以Gi 称为产生量变 。
数字系统设计实验报告计数器、累加器
实验五计数器设计一、实验目的:1）复习计数器的结构组成及工作原理。
2）掌握图形法设计计数器的方法。
3）掌握Verilog HDL语言设计计数器的方法。
4）进一步熟悉设计流程、熟悉数字系统实验开发箱的使用。
二、实验器材:数字系统设计试验箱、导线、计算机、USB接口线三、实验内容:1）用图形法设计一个十进制计数器, 仿真设计结果。
下载, 进行在线测试。
用Verilog HDL语言设计一个十进制的计数器（要求加法计数；时钟上升沿触发；异步清零, 低电平有效；同步置数, 高电平有效）, 仿真设计结果。
下载, 进行在线测试。
四、实验截图1）原理图:2）仿真波形:3）文本程序:5）波形仿真:五、实验结果分析、体会:这次实验, , 由于试验箱有抖动, 故在原理图上加了去抖电路, 但是在波形仿真的时候无需考虑抖动, 所以我在波形仿真的时候将去抖电路消除了, 方便观察实验六累加器设计一、实验目的:1）学习了解累加器工作原理;2)了解多层次结构的设计思路;3）学会综合应用原理图和文本相结合的设计方法。
实验器材:数字系统设计试验箱、导线、计算机、USB接口线三、实验内容:1）在文本输入方式下设计分别设计出8位的全加器和8位的寄存器, 并分别存为add8_8.v和reg8.v;3） 2）在原理图输入方式下通过调用两个模块设计出累加器电路, 并存为add8.bdf, 进行功能仿真;下载, 进行在线测试。
四、实验截图1）8位累加器原理图:2）波形仿真:3）文本输入8位加法器语言及符号:生成元器件:4）文本输入8位寄存器:生成图元:五、实验总结:通过本次实验, 学习了解累加器工作原理, 了解多层次结构的设计思路, 学会综合应用原理图和文本相结合的设计方法。
《数字电子技术》实验指导书
数字电子技术实验指导书电气与电子工程学院实验一门电路逻辑功能及测试一、实验目的1. 熟悉门电路逻辑功能2. 熟悉数字电路实验仪及示波器使用方法二、实验仪器及材料1. 双踪示波器2. 器件74LS00 二输入端四与非门 2片74LS20 四输入端双与非门 1片74LS86 二输入端四异或门 1 片三、实验内容1.测试门电路逻辑功能（1）.选用双四输入与非门74LS20一只，插入14P锁& 紧插座上按图1.1接线、输入端接K1-K16（电平开关输出插口），输出端接电平显示发光二极管（L1-L16任意一个）（2）.将电平开关按表1.1置位，分别测输出电压及逻辑状态。
表 1.1输出输出1 2 4 5 Y 电压（V）H H H HL H H HL L H HL L L HL L L L2．异或门逻辑功能测试（1）.选二输入四异或门电路74LS86，按图1.2接线，输入端1、2、4、5接电平开关，输出端A、B、Y接电平显示发光二极管。
（2）.将电平开关按表1.2置位拨动，将输出结果填入表中。
表 1.2输入输出A B Y Y电压L L L LH L L LH H L LH H H LH H H HL H L H3、逻辑电路的逻辑关系（1）.用74LS00、按图1.3，1.4接线，将输入输出逻辑关系分别填入表1.3、表1.4中，表1.3输入输出A B YL LL HH LH H表1.4输入输出A B Y ZL LL HH LH H（2）.写出上面两个电路逻辑表达式。
五、实验报告1.按各步骤要求填表并画逻辑图。
2.回答问题：（1）怎样判断门电路逻辑功能是否正常？（2）与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？（3）异或门又称可控反相门，为什么？实验二组合逻辑电路（半加器、全加器）一、实验目的1.掌握组合逻辑电路的功能测试。
2.验证半加器和全加器的逻辑功能。
3.学会二进制数的运算规律。
同步计数电路
同步计数电路同步计数电路是一种常见的电子电路，用于实现数字信号的同步计数。
在数字电子系统中，同步计数电路起到了关键的作用，能够精确地控制和计数信号的频率和相位。
本文将详细介绍同步计数电路的原理、应用和设计。
一、原理同步计数电路一般由触发器、计数器和时钟信号源组成。
触发器是一种存储器件，能够存储和传输数字信号。
计数器则可以根据触发器的输出状态实现数字信号的计数。
时钟信号源提供了稳定的时钟信号，用于驱动计数器的计数操作。
同步计数电路的工作原理如下：1. 初始化：将计数器的初始值设定为零，并将时钟信号源的时钟信号输入计数器。
2. 计数操作：当时钟信号源的时钟信号到达时，计数器开始计数，每个时钟周期加一。
3. 输出：当计数器的输出达到预设的计数值时，输出一个脉冲信号作为计数完成的标志。
4. 循环计数：当计数器的输出达到预设的最大计数值时，计数器返回到初始状态重新开始计数。
二、应用同步计数电路广泛应用于各种数字电子系统中，例如：1. 时序控制：同步计数电路可以用于控制系统的时序，实现电路的启动、停止、复位等功能。
2. 时钟分频：通过调整计数器的初始值和最大计数值，可以实现对时钟信号的分频，用于控制系统的速度。
3. 频率测量：利用同步计数电路，可以测量输入信号的频率，用于工业自动化、通信等领域。
4. 信号生成：同步计数电路可以生成特定的数字信号序列，用于通信、数据存储等应用。
三、设计设计同步计数电路需要考虑以下几个方面：1. 计数器的位数：根据需要计数的范围确定计数器的位数，位数越多，计数范围越大。
2. 时钟频率：根据应用需求选择合适的时钟频率，确保计数过程稳定可靠。
3. 输出触发条件：确定计数完成后触发输出的条件，例如计数器达到最大值或达到预设值等。
4. 电路稳定性：通过添加适当的稳定电路，确保同步计数电路的稳定性和抗干扰性。
四、总结同步计数电路是一种常见而重要的电子电路，能够实现数字信号的精确计数和控制。
同步计数器的设计实验报告
同步计数器的设计实验报告同步计数器的设计实验报告篇一：实验六同步计数器的设计实验报告实验六同步计数器的设计学号：姓名：一、实验目的和要求1．熟悉JK触发器的逻辑功能。
2．掌握用JK触发器设计同步计数器。
二、实验仪器及器件三、实验预习1、复习时序逻辑电路设计方法。
⑴ 逻辑抽象，得出电路的状态转换图或状态转换表① 分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。
通常都是取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量。
② 定义输入、输出逻辑状态和每个电路状态的含意，并将电路状态顺序编号。
③ 按照题意列出电路的状态转换表或画出电路的状态转换图。
通过以上步骤将给定的逻辑问题抽象成时序逻辑函数。
⑵ 状态化简① 等价状态：在相同的输入下有相同的输出，并且转换到同一次态的两个状态。
② 合并等价状态，使电路的状态数最少。
⑶ 状态分配① 确定触发器的数目n。
因为n个触发器共有2n种状态组合，所以为获得时序电路所需的M个状态，必须取2n1＜M2n② 给每个电路状态规定对应的触发器状态组合。
⑷ 选定触发器类型，求出电路的状态方程、驱动方程和输出方程① 根据器件的供应情况与系统中触发器种类尽量少的原则谨慎选择使用的触发器类型。
② 根据状态转换图（或状态转换表）和选定的状态编码、触发器的类型，即可写出电路的状态方程、驱动方程和输出方程。
⑸ 根据得到的方程式画出逻辑图⑹ 检查设计的电路能否自启动① 电路开始工作时通过预置数将电路设置成有效状态的一种。
② 通过修改逻辑设计加以解决。
⑺ 设计步骤简图图3 设计步骤简图2、按实验内容设计逻辑电路画出逻辑图。
设计思路详情见第六部分。
电路图如下：四、实验原理1．计数器的工作原理递增计数器----每来一个CP，触发器的组成状态按二进制代码规律增加。
递减计数器-----按二进制代码规律减少。
双向计数器-----可增可减，由控制端来决定。
2．集成J-K触发器74LS73⑴ 符号：图1 J-K触发器符号⑵ 功能：表1 J-K触发器功能表⑶ 状态转换图：图2 J-K触发器状态转换图⑷ 特性方程：Qn1JQnKQn⑸ 注意事项：① 在J-K触发器中，凡是要求接“1”的，一定要接高电平（例如5V），否则会出现错误的翻转。
黄红涛实验报告同步计数器
黄红涛实验报告同步计数器学生实验报告实验课名称：硬件描述语言实验项目名称：同步计数器专业名称：电子科学与技术班学级：电子科学与技术一班号：学生姓名：黄红涛教师姓名：程鸿亮________年_11___月__13__日组别_____________________同组同学_ 刘增辉实验日期：年 11 月 13 日实验室名称______ 成绩____ 一、实验名称：同步计数器二、实验目的与要求：实验目的：设计一个同步二十四进制计数器，理解触发器同步计数工作机制，掌握同步触发控制的描述方法以及异步清零的描述方法实验要求：通过编程，实现一个同步二十四进制计数器，要求有1个异步清零端、1个时钟脉冲输入、驱动7段数码管显示的个位和十位信号端，具体接口说明如下图所示：计数时钟脉冲输入；：异步清零信号，高电平有效，此时输出显示为“00”[60]：十位数的7段数码管显示输出； [60]：个位数的7段数码管显示输出；首先在上进行功能和时序仿真，之后通过器件及其端口配置下载程序到开发平台中在硬件实现中，要求：1 用实验平台的按键实现清零()：采用模式2的输入方式，要求用键1实现清零2 用实验平台的数码管实现计数输出的显示：要求使用数码管8显示十位、数码管7显示个位3 用实验平台的发光阵列的8显示进位信号，要求当数码管输出“23”时，进位输出有效4 计数器的时钟信号采用实验平台的0时钟资源：可以通过跳线选择不同的时钟频率，0的时钟范围是～20此频率不能选择的太高，一般应选择16Hz以下，同学们可以调节此跳线观察计数效果三、实验内容：实验步骤：1 打开软件，建立一个新的工程：2 建立文件：3 建立矢量波形文件4 进行功能仿真5 进行时序仿真6 器件的下载四、实验条件：1 操作系统2 开发系统3 杭州康芯硬件开发平台五、实验原理：1．程序流程图：开始_:=_ 10_:=_/10<=__7(_)<=__7(_)结束开始='1'？NYN' ='1'?YN_=23?Y_<=0;co<='0';_<=_+1;co<='0';_<=0;co<='1';结束2硬件设置与调试原理：1）采用模式2的输入方式，用验平台的按键实现清零()，用8作为进位输出指示灯，用数码管8显示十位、数码管7显示个位，当异步清零端为高电平‘1’时，无论当前计数器的输出为多少，即可改变输出结果为“00”，数码管8，数码管7分别显示输出的十位和个位，计数结果直接可以通过数码管的显示数据读出来，当计数到达“23”时，此上面为高电平，正常发光2）计数器的输出信号随时钟信号的变化具有规律性，他们的变化遵循以下规律：C00 1 2 3 4 5 6 7 8 9 0 10 0 0 0 0 0 0 0 0 0 0 0C02 3 4 5 6 7 8 9 0 1 2 30 0 0 0 0 0 0 0 0 0 0 13)计数器的时钟信号采用实验平台的0时钟资源：可以通过跳线选择不同的时钟频率，0的时钟范围是～20此频率不能选择的太高，一般应选择16Hz以下开发平台的适配板上有20时钟资源，通过适配板上的跳线可以选择采用适配板的固定20频率信号或者I/O板上的0时钟资源(此两类时钟在管脚映射表中都称为0，当然对于此实验计数时钟频率不能太高，所以必须通过跳线选择较低的频率)0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 11 0 1 10 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 2 0 1 2 0 12 0 1 2六、源代码： ;__; 24(: _;: __(6 0) co: _);;24_: 0 23;__7(: 0 10) __ _:__(6 0);0=>_:=""; 1=>_:=""; 2=>_:=""; 3=>_:=""; 4=>_:=""; 5=>_:=""; 6=>_:=""; 7=>_:=""; 8=>_:=""; 9=>_:=""; =>_:=""; ;_;__7;:()(='1')_<=0; co<='0';(' ='1')(_=23) _<=0;co<='1';_<=_+1; co<='0';; ;;:(_)_t_t:;_t:=_ 10; _t:=_/10;<=__7(_t); <=__7(_t);; ;七、实验结果与分析：创建波形文件，进行功能仿真：进行时序仿真：实验结果照片正常计数状态，数码管8和数码管7进行输出显示，此时计数到4 清零信号有效，输出为“00”输出为“23”时，进位显示8被点亮八、讨论和回答问题及体会：1、信号与变量值带入有区别在变量的赋值语句中，该语句一旦执行，其值会立即被赋予变量，在执行下一条语句时，该变量的值就为上一句新赋的值而对于信号代入语句，该语句即使被执行也不会立即代入，下一条语句执行时，仍使用原来的信号值故在程序中计数时，要使用变量，否则会报错2、在程序的编写过程中，我们应该首先分析各个端口的优先级顺序，这一点就可以利用语句首先进行判断这一点是用语言进行设计数字逻辑电路的共同点，是我们学习过程中必须掌握的内容3、实验中，需要对每一个端口指定器件的引脚，在引脚指定过程中需要参照开发系统所给的I/O端口映射表，通过开发平台上每个I/O器件附近的I/O编号，在映射表中找到相应的引脚名，填入相应的对话框这一应该特别小心，也是实验最后成败的最为关键的一步4、在实验中所遇到的还有一个问题就是模式的选择，在此实验中，应该选择模式2注意频率资源的选择，选择的频率，但此频率不能选择的太高，一般应选择16Hz以下注意适配板上跳线，若跳线置右，则连接I/O板上的0，跳线置左，则选择适配板上的20时钟这些都是实验中的小问题，在实验中只有养成严谨科学的态度和作风，认真注意各个实验细节，才能保证实验的最后成功。
实验六 任意进制计数器的构成
实验六任意进制计数器的构成设计性实验一、实验目的1、学习用集成触发器构成计数器的方法；2、掌握中规模集成计数器的使用及功能测试方法；3、运用集成计数计构成N分频器，了解计数计的分频作用。
二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。
根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等等。
目前，无论是TTL还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。
1、用D触发器构成异步二进制加／减计数器图6－1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T'触发器，再由低位触发器的Q端和高一位的CP端相连接。
图6－1 四位二进制异步加法计数器若将图6－1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。
2、中规模十进制计数器CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图6－2所示。
图中LD—置数端CP U—加计数端CP D—减计数端CO—非同步进位输出端BO—非同步借位输出端D0、D1、D2、D3—计数器输入端Q 0、Q 1、Q 2、Q 3 —数据输出端 CR图6－2 CC40192引脚排列及逻辑符号CC40192（同74LS192，二者可互换使用）的功能如表6－1，说明如下：当清除端CR 为高电平“1”时，计数器直接清零；CR 置低电平则执行其它功能。
当CR 为低电平，置数端LD 也为低电平时，数据直接从置数端D 0、D 1、D 2、D 3 置入计数器。
实验六 计数器及其应用
计数器及其应用一、实验目的1．学习集成触发器构成计数器的方法；2．掌握中规模集成计数器的使用方法及功能测试方法；3．用集成电路计数器构成1／N分频器。
二、实验预习要求1．复习计数器电路工作原理；2．预习中规模集成电路计数器74LS192的逻辑功能及使用方法；3．复习实现任意进制计数的方法。
三、实验原理计数器是典型的时序逻辑电路，它用来累计和记忆输入脉冲的个数。
计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。
计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等。
图实验6.1 四位二进制异步加法计数器1. 用D触发器构成异步二进制加/减计数器。
如图实验6.1所示，用四个D触发器构成四位二进制异步加法计数器，其连接特点是将D触发器接成T’触发器，再由低位触发器的/Q 端和高一位的CP端相连。
如果将上图中的Q端与高一位的CP端相连，即可构成四位二进制异步减法计数器。
2. 中规模＋进制计数器74LS192是同步十进制可逆计数器，如图实验6.2所示。
图实验6.2 74LS192逻辑符号及引脚排列CPu－加计数端；CPD－减计数端；/LD－置数端；/CO－非同步进位输出端；/BO－非同步借位输出端；D0、D1、D2、D3－计数器输入端；CR－清零端；Q0、Q1、Q2、Q3－数据输出端。
表实验6.1 74LS192逻辑功能表3. 4位同步二进制加法计数器74LS161表实验6.2 74LS161功能表CP－计数脉冲；D0～D3－数据输入端；/CR－清除端；Q0～Q3－输出端；/LD－预置端；CTP、CTT－使能端图实验6.3 74LS161引线排列图4. 计数器级联使用及任意进制计数器的实现（1）任意进制的实现图实验6.4所示利用74LS192采用复位法构成五进制计数器。
同步计数器VHDL的设计
EDA技术及应用实验报告
——同步计数器VHDL的设计
班级：XXX
姓名：XXX
学号：XXX
一、实验目的：
学习数控分频器的设计、分析和测试方法。
二、实验原理：
同步计数器的功能就是在时钟脉冲的控制下，构成计数器的各触发器状态同时发生变化的一类计数器。
本实验是一个模为60，具有异步复位、同步置数功能的8421BCD码计数器。
三、实验内容和步骤：
1、打开文本编辑器，完成同步计数器的设计。
2、完成同步计数器的设计输入、进行目标器件选择。
3、引脚锁定。
4、编译。
5、对同步计数器设计进行仿真。
四、实验下载并实测
该同步计数器具有异步复位，同步置数功能。
当load=1时，便把输入信号与指导输出端，然后开始计数，计数到60时，LED灯闪烁，计数器从0开始计数。
同步递增六进制计数器d触发器 -回复
同步递增六进制计数器d触发器-回复一、引言（100字）在数字电路中，计数器是一种常见的电子元件，用于计量和记录输入脉冲的数量。
六进制计数器是一种特殊的计数器，其计数范围为0-5，通过D 触发器和同步递增方式实现计数。
本文将详细介绍六进制计数器的工作原理、设计步骤和应用场景，以帮助读者更好地理解和应用该计数器。
二、六进制计数器的工作原理（200字）六进制计数器由若干个D触发器和逻辑门构成。
D触发器是一种基本的存储元件，通过时钟信号的作用，在每个时钟脉冲到来时将输入数据存储到输出端。
六进制计数器采用同步递增的方式，即在每个时钟脉冲到来时，将当前计数值加1，并将结果作为触发器的输入信号。
同时，通过逻辑门的控制，实现了六进制计数器的循环。
三、六进制计数器的设计步骤（600字）1. 确定计数范围：确定计数器的范围非常重要。
六进制计数器的范围为0-5，因此需要确定所需的D触发器数量。
通常情况下，每个触发器可以存储一位二进制数，因此需要至少3个D触发器来实现六进制计数器。
2. 确定逻辑门的类型：根据设计需求和计数器规模，确定所需逻辑门的类型。
常用的逻辑门有与门、或门和非门，可以根据实际需要选择适合的逻辑门。
3. 构建触发器和逻辑门的电路图：根据确定的计数器范围和所需逻辑门的类型，绘制触发器和逻辑门的电路图。
按照数据流的方向连接各个触发器，并使用逻辑门实现计数器的循环。
4. 配置触发器输入：配置D触发器的输入，使其按照所需的计数规则进行计数。
根据六进制计数器的规则，D触发器的输入应该依次为011、100、101、110、111、000。
通过设置输入端的开关状态或信号控制，实现对六进制计数器的控制。
5. 确定时钟信号：通过时钟信号来控制六进制计数器的计数过程。
时钟信号的频率和稳定性对计数器的精度和稳定性有重要影响，需要根据实际需要确定合适的时钟信号。
6. 搭建实验电路和进行测试：根据电路图连接实验电路，并使用示波器等工具进行测试。
辉光球演示实验报告范文【精品】
篇一：大物演示实验报告关于辉光球的研究和利用临近期末，我们迎来了第二次物理演示实验，此次演示实验主要是电磁学相关，在实验室里，老师为我们演示了雅各布天梯、静电除尘演示仪、避雷针原理展示、磁悬浮展示等奇妙有趣的实验，虽然磁学实验有些仪器已经不能使用，但这丝毫没有影响大家的兴趣，其中最能吸引我的是辉光球。
打开仪器电源开关后，辉光球发出红蓝的光，用指尖触及辉光球，辉光在手指的周围处变得更为明亮，产生的弧线顺着手的触摸移动而游动扭曲，随手指移动起舞。
当电压调到临界值后，辉光球熄灭，但如果周围有声响便又会亮起来，这一现象十分新奇。
查阅资料后我了解到，辉光球发光是低压气体在高频强电场中的放电现象。
玻璃球有一个黑色球状电极。
球的底部有一块震荡电路板，通电后，震荡电路产生高频电压电场，由于球内稀薄气体受到高频电场的电离作用而光芒四射。
那么光路为什么会随着手指移动呢？辉光球工作时，在球的电极周围形成一个类似于点电荷的场，当用手（人与大地相连）触及球时，球周围的电场、电势分布不再均匀对称，故辉光在手指的周围处变得更为明亮。
低压气体辉光放电现象在生活中不仅仅可以做观赏使用，也有广泛的实际应用，例如日光灯、霓虹灯等等。
我们可以利用临界电压制作声控霓虹灯，用在舞台之类的地方，会有很好的效果。
另外，除了手指还会有别的因素影响球周围的电势、电场分布，所以利用这一点辉光还可以用来检测。
篇二：辉光球实验报告实验现象：辉光球，外观为直径约15cm的高强度玻璃球壳，球内充有稀薄的惰性气体，玻璃球有一个黑色球状电极。
球的底部有一块震荡电路板，通过电源变换器，将12V低压直流电转变为高压高频电压加在电极上。
通电后，震荡电路产生高频电压电场，由于球内稀薄气体受到高频电场的电离作用而光芒四射，产生神秘色彩。
由于电极上电压很高，故所发生的光是一些辐射状的辉光，绚丽多彩，光芒四射。
原理：实验中，用手指轻触玻璃球的表面时，球内产生彩色的辉光。
这其实是气体分子的激发、碰撞、电离、复合的物理过程，玻璃球内充有某种单一气体或混合气体，球内电极接高频压电源，手指轻轻触摸玻璃球表面，人体即为另一电极，气体在极间电场中电离、复合、而发生辉光。
加法计数器实验报告
一、实验目的1. 理解加法计数器的基本原理和结构。
2. 掌握加法计数器的逻辑设计方法。
3. 学会使用数字电路实验箱进行实验，验证加法计数器的功能。
二、实验原理加法计数器是一种能够实现二进制数加法运算的数字电路。
它主要由触发器组成，通过触发器的翻转来实现计数功能。
加法计数器通常分为同步加法计数器和异步加法计数器两种类型。
本实验以同步加法计数器为例，介绍其原理和设计方法。
三、实验器材1. 数字电路实验箱2. 数字万用表3. 74LS163加法计数器芯片4. 逻辑电平转换芯片5. 电源6. 连接线四、实验步骤1. 电路搭建- 将74LS163加法计数器芯片插入实验箱。
- 按照电路图连接电源、时钟信号、清零信号、进位信号和输出端。
- 使用逻辑电平转换芯片将逻辑电平转换为TTL电平。
2. 功能测试- 给加法计数器施加时钟信号，观察计数器的输出端。
- 使用数字万用表测量计数器的输出电平，验证计数器是否正常工作。
- 对计数器施加清零信号，观察计数器是否能够回到初始状态。
3. 进位测试- 将进位信号设置为高电平，观察计数器是否能够正确进位。
- 使用数字万用表测量计数器的输出电平，验证计数器的进位功能。
4. 逻辑功能验证- 通过观察计数器的输出端，验证计数器的逻辑功能是否正确。
- 使用逻辑分析仪观察计数器的波形，进一步验证计数器的逻辑功能。
五、实验结果与分析1. 电路搭建- 成功搭建了加法计数器的电路，连接了电源、时钟信号、清零信号、进位信号和输出端。
2. 功能测试- 给加法计数器施加时钟信号，观察计数器的输出端，发现计数器能够正常工作，输出端依次输出0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15，符合预期。
3. 进位测试- 将进位信号设置为高电平，观察计数器是否能够正确进位，发现计数器能够正确进位，输出端依次输出16、17、18、19、20、21、22、23、24、25、26、27、28、29、30、31，符合预期。
同步计数器的设计
解：状态转移表已确定，可以看出为3级触 发器，有6个有效循环状态，2个偏离状态为 010、101，列出DFF的激励表
序号 Q3nQ2nQ1n Q3n+1 Q2n+1 Q1n+1 Z D3 D2 D1
0 0 0 00
0
100 0 1
1 0 0 10
1
100 1 1
2 0 1 11
1
101 1 1
3 1 1 11
0 0 0 00
0
1 0 0 0 1
1 0 0 10
1
1 0 0 1 0
2 0 1 11
1
1 0 1 0 0
3 1 1 11
1
0 0 0 0 1
4 1 1 01
0
0 0 0 1 0
5 1 0 00
0
0 1 1 0 0
7
Q2n Q1n
Q3n 00 01 11 10
1
001 1 0
4 1 1 01
0
001 0 0
5 1 0 00
0
010 0 0
3
Q2n Q1n
Q3n 00 01 11 10
0
1Φ
Q2n Q1n
Q3n 00 01 11 10
0
1 1Φ
1
Φ11
1
Φ1
D3 =Q2n
D2 =Q1n
Q2n Q1n
Q3n 00 01 11 10 0 1 1 1Φ
1
Φ
D1 =Q3n
5
即：(0110)2。电路图如下所示：
&
Q CC Q 3 Q 2
Q1 Q0 P
1
CR
74161
实验六 同步计数器的设计
实验六同步计数器的设计一、实验目的和要求1．熟悉JK触发器的逻辑功能。
2．掌握用JK触发器设计同步计数器。
二、实验仪器及器件仪器及器件名称型号数量数字电路实验箱DS99-1A 1 数字万用表DY2106 1 双踪示波器CS-4135 1器件74LS73X2 2 74LS32X2 1 74LS08X2 2四、实验原理1．计数器的工作原理递增计数器----每来一个CP，触发器的组成状态按二进制代码规律增加。
递减计数器-----按二进制代码规律减少。
双向计数器-----可增可减，由控制端来决定。
五、实验内容1．用J-K触发器和门电路设计一个特殊的12进制计数器，其十进制的状态转换图为：图4 12进制计数器状态转换图2.考虑增加一个控制变量D，当D=0时，计数器按内容一方式（顺时针）运行，当D=1时，无论计数器当前处于什么状态，计数器按内容一的反方向（逆时针）运行。
本题为附加内容，因接线复杂可用模拟软件测试结果。
六、实验报告1.写出详细的设计过程。
(1)根据实验要求可以的该特殊十二进制计数器状态转换图。
(2)确定电路所需触发器数目:有效状态为m=12，求所需触发器数目n 。
由2n ≥m=12，可得n=4。
(3)画出次态卡诺图(4)求出每个触发器的状态方程(5)求各触发器的驱动方程根据n n n Q K Q J Q +=+1，得到以下J 、K 的逻辑表达式：(6)仿真图如下：显示管显示的顺序符合十二进制的要求2.画出CP及各输出端的波形图，要画好他们之间的相位关系。
(1)通过状态图画得CLK、Q0、Q1、Q2、Q3的波形图如下：(2)仿真得到波形图如下：(3)实际测得波形图如下：Q3、Q2波形实测Q1、Q0波形实测Q0、CLK波形实测3.附加内容先推出逆时针的状态方程。
逆时针次态卡诺图如下：求出每个触发器的方程：根据求出的状态方程仿真：显示灯的亮灭为逆时针顺序仿真逆时针运行Q0、Q1、Q2、Q3波形图如下：再将D 加入到状态方程，综合两种方式有：100==K Jnn Q D Q D K J 0011⋅+⋅==)(01301012nn n n n n n Q Q Q Q Q D Q Q D J ++⋅= )(01310132nn n n Q Q Q DQ Q Q Q D K +++= 0120123Q Q Q D Q Q Q D J nn +=0121223Q Q Q Q Q D Q D K nnnn+=4.写出实验过程中遇到的问题，解决方法和心得体会。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验六同步计数器的设计
一、实验目的和要求
1．熟悉JK触发器的逻辑功能。
2．掌握用JK触发器设计同步计数器。
二、实验仪器及器件
仪器及器件名称型号数量数字电路实验箱DS99-1A 1 数字万用表DY2106 1 双踪示波器CS-4135 1
器件74LS73X2 2 74LS32X2 1 74LS08X2 2
四、实验原理
1．计数器的工作原理
递增计数器----每来一个CP，触发器的组成状态按二进制代码规律增加。
递减计数器-----按二进制代码规律减少。
双向计数器-----可增可减，由控制端来决定。
五、实验内容
1．用J-K触发器和门电路设计一个特殊的12进制计数器，其十进制的状态转换图为：
图4 12进制计数器状态转换图
2.考虑增加一个控制变量D，当D=0时，计数器按内容一方式（顺时针）运行，当D=1时，无论计数器当前处于什么状态，计数器按内容一的反方向（逆时针）运行。
本题为附加内容，因接线复杂可用模拟软件测试结果。
六、实验报告
1.写出详细的设计过程。
(1)根据实验要求可以的该特殊十二进制计数器状态转换图。
(2)确定电路所需触发器数目:有效状态为m=12，求所需触发器数目n 。
由2n ≥m=12，可得n=4。
(3)画出次态卡诺图
(4)求出每个触发器的状态方程
(5)求各触发器的驱动方程
根据n n n Q K Q J Q +=+1，得到以下J 、K 的逻辑表达式：
(6)仿真图如下：
显示管显示的顺序符合十二进制的要求
2.画出CP及各输出端的波形图，要画好他们之间的相位关系。
(1)通过状态图画得CLK、Q0、Q1、Q2、Q3的波形图如下：
(2)仿真得到波形图如下：
(3)实际测得波形图如下：
Q3、Q2波形实测
Q1、Q0波形实测
Q0、CLK波形实测
3.附加内容
先推出逆时针的状态方程。
逆时针次态卡诺图如下：
求出每个触发器的方程：
根据求出的状态方程仿真：
显示灯的亮灭为逆时针顺序仿真逆时针运行Q0、Q1、Q2、Q3波形图如下：
再将D 加入到状态方程，综合两种方式有：
100==K J
n
n Q D Q D K J 0011⋅+⋅==
)(01301012n
n n n n n n Q Q Q Q Q D Q Q D J ++⋅= )(01310132n
n n n Q Q Q DQ Q Q Q D K +++= 0120123Q Q Q D Q Q Q D J n
n +=
0121223Q Q Q Q Q D Q D K n
n
n
n
+=
4.写出实验过程中遇到的问题，解决方法和心得体会。
这个实验中JK 触发器不用的引脚，该接高电平需要接高电平，否则会发生错误的空翻。
实验过程中触发器的初始输出都是0000，好在求出的状态方程中可以自然的进入0001再进入顺时针的循环。
逆时针则首先进入0111再进入逆时针循环。
故在0000为初态的情况下，电路是可以自启动的。
否则，需要加上冗余项，迫使其在无效状态下进入有效循环中去。