JFET输入双运算放大器集成电路芯片的版图设计
LF353双高阻运算放大器
产品特性● 低功耗● 宽共模（最高为V CC +）、差模电压范围 ● 低输入偏置和失调电流 ● 输出短路保护● 高输入阻抗JFET 输入级 ● 内部频率补偿 ● 无闩锁 ● 高转换速率产品概述该电路为高速JFET 输入双通道运算放大器，单片集成了高匹配、高压JFET 和双极型晶体管。
该器件的特点有高转换速率、低输入偏置和失调电流、低失调电压漂移。
引脚描述（1）金属圆8线 （2）陶瓷双列8线图1 LF353引出端排列（俯视图）电原理图图2 电原理图电参数表表1. LF353电特性，若无其他说明，工作温度为-55℃~+125℃，V CC=±15V。
注1：输入偏置电流是结漏电流，结温每增加10℃，电流值约增加一倍。
绝对最大额定值表2 绝对最大额定值注1：除差模电压外，其他所有电压都是相对于零参考电压（地），即V CC和V CC的中间值。
注2：输入电压的幅度不得超过电源电压和15V二者的较低值。
注3：差分电压是指正相输入端相与反相输入端的电压差。
注4：短路会导致过热和破坏性损耗，各数值为典型值。
注5：输出可能会短路到地或者任一电源，温度或电源电压必须有所限制以保证耗散值不会过大。
应用手册●电压跟随器图3 电压跟随器电路●增益为10的反相放大器图4 增益为10的反相放大器电路封装信息器件采用8引线D型封装和8引线T型封装。
D型封装外形尺寸按GB/T 7092-1993的规定，未注公差的尺寸按GB/T 1804-2000执行，外形尺寸如图5和表3所示。
T型封装外形尺寸按图6和表4的规定。
图5 D型（D08S2）陶瓷双列8线表3 D型（D08S2）封装外形尺寸图6 T型（T08A4）金属圆8线。
两级运算放大器的版图设计(版图设计实验报告)
版图设计实验报告一、实验名称：两级运算放大器的版图设计二、实验目的：1、掌握模拟CMOS集成电路的设计方法2、掌握模拟CMOS集成电路的版图设计方法三、实验要求：1、设计对象为单端输出的两级运算放大器电路，其性能为：（1）、负载电容为CL=15pf，负载电阻为RL=100K欧；（2）、电源VDD=5V；（3）、增益带宽积CBW大于40MHZ；（4）、增益AVO大于80DB；（5）、相位裕都PM大于65；（6）、输入摆幅大于3V，输出摆幅尽量大；2、查阅相关资料，学习模拟CMOS集成电路版图的设计技巧3、完成两级运算放大器的版图设计，注意版图的对称性和隔离的设计，完成版图的DRC 验证；4、要求设计的版图满足电路的功耗，性能，功能，面积合理，美观。
四、设计对象仿真后MOS管的宽长比如下图：备注：电阻：R1为180欧电容：C1为2.62pf五、实验步骤1、观察模型文件（.SCS文件）或通过对CMOS管点单电路的DC分析并查看MOS管的直流工作点参数，得到PMOS，NMOS的基工艺参数（TOX，Cox，VthN，VthP等）2、确定具体的设计方案3、在schematic中画出电路图4、开始设计电路的版图5、修改版图，使之通过DRC验证6、优化版图使面积合理、美观六、实验结果面积：120*180=22680（um）七、实验心得第二次做版图设计，相较上次的实习难度提升了些许，最关键的是即将步入工作的我们重拾了那些被淡化和遗忘的知识，重新刷新脑子，和团队紧密合作，细致的分工，相互的监督和检验，我们一步步的完成脑中的想法，在有限的时间内完成老师的作业，这让我们感觉就是在工作间里。
然而每一步的前进总是让我们明白我们的不足和问题，知识的模糊，对版图设计的有限了解，粗糙的设计，迟钝的软件操作，这些都让我们反思了很久也想了很多，无论如何，经过了再一次的版图设计，我还是能够感到自己的进步，无论是对知识的理解还是对学习知识的渴求，而后者让我感到格外珍贵。
基于JFET的高精度可程控放大电路设计
高的精 度 ； Ｆ Ｔ Ｏ 心的 压控 电 阻工作 速度 快 、 靠性 好 、 以ＴＥ Ｓ 核 可 控制 灵敏 度 高 ， 无机械 触 点使 其 噪 声较低 ： 系统１位Ａ Ｄ、 ／ ２ ／ Ｄ Ａ均集 成在 单 片机 内部 ， 缩减 了复杂 的外 围 电路 ， 靠性 高； 可 系统 还 具 有 输入 电 阻大 、 共模 抑制 比 高等特 点 。 因此在 数据 采集 系统 、 自动增 益控 制 、 态范 围扩展 、 程 动 远 仪表 测试 等微 弱信 号 测量 方面使 用 尤为适 宜 关 键词 ： 控 电阻 ； 型 场效 应 管 ； 压 结 高精 度 ； 控 ； 噪 声 程 低
文章 编 号 ：０ １９ ４ （０ ００ —０ ２ ０ １０ ．９４２ １）７０ ４ — ５
基 于 Ｊ Ｅ 的高精度 可程控放大 电路设 计 ＦＴ
刘 红俐 ， 李 辉 ， 朱其 新 ， 杨 辉
（． １ 华东 交 通 大 学 基 础科 学学 院 ， 昌 ３ ０ １ ； ． 东 交 通 大 学 电 气 与 电子 工 程 学 院 ， 昌 ３ ０ １ ） 南 ３ ０３２华 南 ３ ０ ３
ｆｅ ｂ ｃ ｅ ｉ ｏ ｎ ｖ ｒａ ｌ ｅ ｉｔｒ ａｅ ，ａ ｄ ｔ ｅ ｈ ｈ ｌ ｙ ｔｍ ｅ ｏ ｓ ｓｍｐ ｅ ａ ｄ ｃ ｎ ｅ ｉｎ ．Ｔ ｒ ｕ ｈ ｓ ｓ ｍ ， ｅ ｄ ａ ｋ ｒｓｓ ｒ ｉ ａ ｉｂ ｅ ｒ ｓｓｏ ｒ ａ ｎ ｈ ｎ ｔ ｅ ｗ ｏｅ ｓ ｓ ｔ ｅ ｂ ｃ ｍｅ ｉ ｌ ｎ ｏ ｖ ｎｅ ｔ ｈ ｏ ｇ ｙ ｔ ｅ ｓ ａ ｓ ｃ ｎ ｂ ｍｐ ｉ ｅ １ Ｏ １ ０ ｉ ｓ ａ ｄ ａ ｐ ｉ ｃ ｔ ｎ ｃ ｎ ｂ ｒｇ ａ ｉ ｌ ａ ｅ ａ ｌ ｄ ｔ ０ ０ ｔ ｎ ｇ ｉ ｆ ｍｅ ｎ ｍ ｌ ａｉ ａ ｅ ｐ ｏ ｍｍｅ ．Ｌ Ｄ ｓ ｕ ｅ ｏ ｄｓ ｌｙ ｉ ｐ ｔ ｏ ｔ ｕ ｉ ｆ ｏ ｒ ｄ Ｃ ｉ ｓ ｄ ｔ ｉｐａ ｎ ｕ ， ｕｐ ｔ ｖ ｌ ｅ ａ ｄ ｔ ｅ ｍａ ｉ ｃ ｔ ｎ ｅ ｕ ｔ ｈ ｗ ｔ ａ ｍｖ ｍｉｉ ｍ ｉ ｐ ｔ ｓ ａ ｉ ｂ ｅ ｔ ｅ ａ ｌ ｅ ｉ ｉｈ ｐ ｅ ｉｉｎ ａ ｕ ｎ ｈ ｇ ｆ ａ ｉ ．Ｒ ｓ ｌ ｓ ｏ ｈ ｔ ｌ ｎ ｍｕ ｎ ｕ ｉ ｌ ｓ ａ ｌ ｏ ｂ ｍｐ ｉ ｄ ｗ ｔ ｈ ｇ ｒｃ ｓ ． ｎ ｉ ｏ ｓ ｎ ｇ ｉ ｆ ｈ ｏ Ｔ ｅ ｖ ｌ ｇ － ｏ ｔ ｌ ｄ ｒ ｓｓｏ ａ ｉｈ ｓ ｅ ｄ ｏ ｄ ｒｌ ｉ ｔ ｎ ｉｈ ｓ ｎ ｉ ｖｔ ｆ ｃ ｅ ｃｏ ．Ｉ ａ ｓ ａ ｏ ｏｓ ｅ ｈ ｏｔ ｅ ｃ ｎ ｒ ｌ ｅ ｉ ｒｈ ｓ ｈｇ ｐ ｅ ，ｇ ｏ ｅｉ ｌ ｙ ａ ｄ ｈ ｇ ｅ ｓｔ ｉ ｏ ｏ ｒ ｉｎ ｔ ｌｏ ｈ ｓ ｌｗ ｎ ｉ ｂ — ａ ｏｅ ｔ ｂ ａ ｉ ｉ ｙ ｅ ｃ ｕ ｅ ｏ ｏ － ｃ ａ ｉａ ｏ ｔｃ ．１ － ｉ Ａ Ｄ，Ｄ Ａ ａ ｅ ｉｔ ｇａ ｅ ｎ ｔ ｅ ｍｉｒ ｃ ｎ ｒ ｌ ｒ ａ ｓ ｆｎ ｎ ｍｅ ｈ ｎ ｃ ｃ ｎ ａ ｔ ２ ｂ ｔ ／ ｌ ／ ｒ ｎ ｅ ｔｄ ｉ ｈ ｃ ｏ ｏ ｔ ｌ ，ｗｈｃ ｅ ｕ ｅ ｈ ｏ ｌｘｔ ｆ ｒ ｏｅ ｉｈ ｒ ｄ ｃ ｓ ｔｅ ｃ ｍｐ ｅ ｉ ｏ ｙ
TL062TL064低功耗JFET输入运算放大器
TL064V Max 6.0 9.0 — 100 20 200 50 +11.5 — — — — –10 — –10 — — 250 7.5 Min — — — — — — — — –11.5 4.0 4.0 +10 — +10 — 80 80 — — Typ 3.0 — 10 5.0 — 30 — +14.5 –12.0 58 — +14 –14 — — 84 86 200 6.0 Max 9.0 15 µV/°C — 100 20 200 50 +11.5 — — — V — –10 — –10 dB — dB — µA 250 mW 7.5 pA nA pA nA V V/mV Unit mV
TL062V Characteristics Input Offset Voltage (RS = 50 Ω, VO = 0V) TA = 25°C TA = Tlow to Thigh Average Temperature Coefficient for Offset Voltage (RS = 50 Ω, VO = 0 V) Input Offset Current (VCM = 0 V, VO = 0 V) TA = 25°C TA = Tlow to Thigh Input Bias Current (VCM = 0 V, VO = 0 V) TA = 25°C TA = Tlow to Thigh Input Common Mode Voltage Range (TA = 25°C) Large Signal Voltage Gain (RL = 10 kΩ, VO = ±10 V) TA = 25°C TA = Tlow to Thigh Output Voltage Swing (RL = 10 kΩ, VID = 1.0 V) TA = 25°C TA = Tlow to Thigh Common Mode Rejection (RS = 50 Ω, VCM = VICR min, VO = 0, TA = 25°C) Power Supply Rejection (RS = 50 Ω, VCM = 0 V, VO = 0, TA = 25°C) Power Supply Current (each amplifier) (No Load, VO = 0 V, TA = 25°C) Total Power Dissipation (each amplifier) (No Load, VO = 0 V, TA = 25°C)
结型场效应管(JFET)及其放大电路
4.8 结型场效应管4.8.1 JFET的结构和工作原理 4.8.2 JFET的特性曲线及参数 4.8.3 JFET放大电路的小信号模型分析法4.8.1 JFET的结构和工作原理1. 结构漏极栅极N沟道JFET P源极符号中的箭头方向表示什么？ 箭头：P → NN符号比较N沟道JFETSiO2绝缘层SiO2绝缘层N沟道增强型MOSFETN沟道耗尽型MOSFET2. 工作原理 （以N沟道JFET为例）耗尽层① vGS对沟道的控制作用当vGS＜0时( PN结加反压)导电沟道d+PN结反偏 耗尽层加厚 沟道变窄。
| vGS | ↑ ，沟道继续变窄。
gP++vDSP+耗尽层碰上,沟道夹断，--- VGG vGSN对应的栅源电压vGS称为夹断电压 VPVP （ 或VGS(off) ）。
s对于N沟道的JFET，VP <0。
注：g、s间加反偏电压， iG=0，rgs= 107, ，② vDS对沟道的影响当vGS=0时， vDS iD s d 电位逐渐升高， G、D间PN结的反压增 加，靠近漏极处的耗尽 层加宽，沟道变窄，从 上至下呈楔形分布。
当vDS ，使vGD=VP 时，靠漏极处出现预夹 断。
此时vDS 夹断区延长 沟道电阻iD=IDSS基本不变iD/mAIDSSVPvGS=0 vDS/V③ vGS和vDS同时作用时iD条件：g、s间加反偏电压 | vGS | ↑（g、s越负）导电沟道变窄，vDS 不变 iD↓dvGDgvGS对iD有控制作用P++在预夹断处 VGD=VGS-VDS =VPVGG vGSN+vDSP+Vs综上分析可知139页• 沟道中只有一种类型的多数载流子参与导电， 所以场效应管也称为单极型三极管。
• JFET栅极与沟道间的PN结是反向偏置的，因此iG0，输入电阻很高。
• JFET是电压控制电流器件，iD受vGS控制。
• 预夹断前：iD与vDS呈近似线性关系； 预夹断后：iD 趋于饱和。
集成运算放大器内部电路
集成运算放大器（以后简称集成运放）是一种高电压增益、高输入电阻和低输出电阻的多级直接耦合放大电路。
它的类型很多，电路也不一样，但结构具有共同之处，下图所示为集成运放的内部电路组成框图。
图中输入级一般是由BJT、JFET或MOSFET组成的差动放大电路，利用它的对称特性可以提高整个电路的共模抑制比和其他方面的性能，它的两个输人端构成整个电路的反相输入端和同相输入端。
电压放大级的主要作用是提高电压增益，它可由一级或多级放大电路组成。
输出级一般由电压跟随器或互补电压跟随器构成，以降低输出电阻，提高带负载能力。
偏置电路是为各级提供合适的工作电流。
此外还有一些辅助环节。
如电平移动电路，过载保护电路以及高频补偿电路等。
一个简单运算放大器的原理电路如下图a所示。
VT1、VT2组成差动放大电路，信号由双端输入，单端输出。
为了提高整个电路的电压增益，电压放大级由VT3、VT4组成复合管共射极电路。
由VT5、VT6组成两级电压跟随器而构成电路的输出级，它不仅可以提高带负载的能力，而且可进一步使直流电位下降，以达到输入信号电压uid =ui1-ui2为零时，输出电压uo ＝0和二极管VD组成低电压稳压电路以供给VT9的基准电压，它与VT9一起构成电流源电路以提高VT5的电压跟随能力。
由此可见，运算放大器有两个输入端（即反相输入端1和同相输入端2），与一个输出端3。
与此相对应，在下图b中画出了运算放大器的图形符号，其中反相输人端用“－”表示，同相输人端用“＋”表示。
该器件外端输入、输出相应地用N、P和0表示。
下面以741型集成电路运算放大器作为模拟集成电路的典型例子，其原理电路如下图a所示。
该电路由输入级、偏置电路、中间级和输出级组成。
图b是简化电路。
（1）偏置电路741型集成运放由24个晶体管、10个电阻和一个电容所组成。
在体积小的条件下，为了降低功耗以限制温升，必须减小各级的静态工作电流，故采用微电流源电路。
如图a所示，由＋VCC →VT12→R5→VT11→- VEE构成主偏置电路，决定偏置电路的基准电流IREF 。
JFET输入音频运算放大器
三个 版本的供 电电流 则更小 ，数据 传输 过ＭＡＸ４ ５ Ｂ ９ ２ 传输的 同时能够有效防止 作 室 设 备 、模 拟 与 数 字 混 合 控 制 台 、音 速率 最高可 达２ Ｍ ／ 。每种 接收 器还 系 统 响 应 噪 声 。 ０ ｂｓ 具有 ±２ ０ ０ ｍＡ的低输 入电流 ，只有ＲＳ
制器 、编码 器 、工厂 自动化和过程 控制 网络理想的设计选 择。
双通道Ｓ ／ Ａ Ａ ＡＳ Ｓ Ｔ 转接驱动器
Ｕ Ｃ０ＤＥ ２ Ｌ系列能拒 绝对其ＥＰＣ Ｇ ｉ ／
Ｍ ９ ２ 是 双 通道 缓冲 器 ，用 ＴＩ Ａ Ｘ４ ５ Ｂ Ｄ内存 中的产 品信息进行一般访 问 ，
超 高频Ｒ Ｉ 解决方案 ＦＤ
线应用 中灵敏 度达到一１ ｄ ８ Ｂｍ，与之 前
幅 可 预 留 更 多 的 性 能空 间 ；静 态 电流 为
ＵＣ Ｅ ２Ｌ￣Ｇ ｉ＋芯片的单 天 每 通 道 １ ８ ＯＤ Ｇ ｉＳＩ２Ｌ Ｆ ．ｍＡ。
可热插拔的ｌ 隔离器 ｃ
的 ＵＣ ＯＤＥ 备 相 比 ， 它 只需 一 半 的ＲＦ 设
４５ 线单位负载的 ｌ４ ８总 ／ ，使 总 线 最 多 可 容 纳 １８ 接 收 器 。 ２个
Ｉｔ ｒ ｌ ｎ ｅ ｓｉ
视频 接收机等 多通道专业音频应 用的需 求 。特性 ：噪 声为５ 可 ，失真在 ｎＶ／ １ 时为０ ０ ０ ５ ｋＨｚ ．０ ０ ％，即便在高 增益情
况 下 也 可 确 保 出 色 的 信噪 ￣（ ＮＲ） ． ｔＳ ；２ ５
Ｉ ３ １ ７ 是高数据 速率接收 器 ，最高 的输 入信号被判 断为关 闭，不会通过 器 ＳＬ ２ ７ Ｅ 速 率可达 ８ Ｍ ／ ，最大 传播延迟 斜率 件输 出 ；Ｓ ０ ｂｓ ＡＴＡ模式下 ，ＯＯＢ 检测 电路 为 ８ ，可确保 器件之 间的 良好 匹配 。 ｎＳ
CMOS放大器和JFET放大器的输入偏置电流
CMOS 放大器和JFET 放大器的输入偏置电流CMOS 晶体管的栅极（CMOS 运算放大器的输入端）有极低的输入电流。
必须设计附加的电路来对脆弱的栅极进行ESD 和EOS 保护。
这些附加的电路是输入偏置电流的主要来源。
这些保护电路一般都通过在电源轨之间接入钳位二极管来实现。
图1a 中的OPA320 就是一个例子。
这些二极管会存在大约几皮安的漏电流。
当输入电压大约达到电源轨中间值的时候，漏电流匹配的相当好，仅仅会存在小于1 皮安的残余误差电流而成为放大器输入偏置电流。
当输入电压接近电源电压时，两个二极管泄漏电流间的关系会发生变化。
输入电压靠近轨底的时候，举例来讲，当D2 的反相电压接近零时，其泄漏电流值会减小。
D1 的泄漏会使得输入终端输出更高的偏置电流。
显而易见，当输入电压为正电源轨的时候，相反的情况会发生。
输入偏置电流值指的是在泄漏近乎匹配并且泄漏值极低的轨中间点测试所得到的值。
输入电流和输入电压间的变化曲线如图1b 所示。
对于任何给定的单元，都存在一个使输入电流为零的输入电压（假设没有显著的封装或者电路版图的泄漏）。
事实上，使用轨到轨运算放大器时，通常可以在输入端使用自偏置（图2），同时输出将漂移到对应零输入偏置电流点的电压。
这是一个有趣的实验，然而却不是很实用。
JFET 输入的放大器有所不同，比如说OPA140 。
对OPA140 来讲，输入晶体管的栅极是一个二极管结，同时二极管结的泄漏电流常常是输入偏置电流的主要来源。
输入二极管结通常会更大，因此会比保护二极管更容易泄漏。
因此输入偏置电流往往是不定向的。
它会跟随放大器变化。
由此可以得出结论。
一定注意，如果极低偏置电流对电路非常重要，仔细查看性能图表来收集所有可以得到的信息。
如果在接近正电源轨或者负电源轨的情况下操作，你将会得到较高的输入偏置电流。
这将会引出另外一个重要的点-输入偏置电流会随着温度的增加而显著增加。
在后边的博客中会给出更多关于温度效应的讨论。
一种基于PJFET输入的高压摆率集成运算放大器
一种基于PJFET输入的高压摆率集成运算放大器
张子扬
【期刊名称】《半导体技术》
【年(卷),期】2024(49)3
【摘要】基于双极型集成工艺设计并制作了一种高压摆率、低输入偏置电流、低
输入失调电流的运算放大器。
输入级采用p沟道结型场效应晶体管(PJFET)共源结构,有利于减小输入偏置电流,提高信号接收的灵敏度,实现高输入阻抗、低偏置电流、低输入失调电流和高压摆率。
增益级采用常规的共射放大电路结构。
输出级采用互补推挽输出结构,提升了驱动负载的能力,并克服交越失真。
测试结果表明:在电源电压±15 V、25℃环境温度下,开环电压增益为114.49 dB,正压摆率为12.33 V/μs,
负压摆率为-9.76 V/μs,输入偏置电流为42.52 pA,输入失调电流为4.23 pA,输出
电压摆幅为-13.56~14.16 V,共模抑制比为105.56 dB,电源抑制比为107.91 dB。
【总页数】7页(P272-278)
【作者】张子扬
【作者单位】贵州振华风光半导体股份有限公司
【正文语种】中文
【中图分类】TN722.77;TN431.1
【相关文献】
1.一种高压摆率低电压CMOS AB类放大器的设计
2.一种高共模输入范围高输出
电压摆幅的CMOS运算放大器3.一种高压大功率集成运算放大器4.基于高压摆率
误差放大器和摆率增强电路的无片外电容LDO5.一种电流跟踪补偿的输入输出全摆幅运算放大器
因版权原因，仅展示原文概要，查看原文内容请购买。
基于JFET的高精度可程控放大电路设计解读
基于JFET 的高精度可程控放大电路设计2011-1-13 15:33:06来源：中国计量测控网点击率：8911字号:摘要：微弱信号常常伴随大量的噪声且驱动能力较弱，给精确测量带来很大难度。
基于结型场效应管的程控放大器以压控放大电路为核心，通过单片机C8051F020控制12位D/A输出，改变工作在可变电阻区的结型场效应管的栅极电压以改变反馈电阻，从而实现放大倍数精确调节，使整个系统操作起来更加简单、方便。
系统实现对信号1到1000倍放大并可程控，通过液晶显示输入、输出值和放大倍数。
测试结果显示系统能够对最小1mv的输入信号进行预定放大且具有较高的精度;以JFET为核心的压控电阻工作速度快、可靠性好、控制灵敏度高，无机械触点使其噪声较低;系统12位A/D、D/A均集成在单片机内部，缩减了复杂的外围电路，可靠性高;系统还具有输入电阻大、共模抑制比高等特点。
因此在数据采集系统、自动增益控制、动态范围扩展、远程仪表测试等微弱信号测量方面使用尤为适宜。
对微弱信号的程控放大，传统的方法是采用可软件设置增益的放大器如AD8321 芯片，但该类放大器价格较高且选择档位较少。
采用数字电位器或者模拟开关和AD* 组成的多档位、低成本的程控放大器可克服以上缺点，但是模拟开关具有较大的噪声且存在偏置电阻，精度不高使用D/A 内部电阻实现可变电阻也是较为常用的方法，利用DAC 内部精密电阻网络作为运放的反馈电阻提高了放大精度，但这种方案难以实现连续调节。
基于结型场效应管的程控放大器采用时钟频率为100MHz 的C8051F020 单片机实现闭环控制，能实时调节输出，实现对输入信号的精确放大。
通过D/A改变场效应管的栅源极之间的电压以调节压控电阻，可变电阻范围大，噪声低，采用较复杂的软件系统弥补了线性度不高的问题，较高的精度满足实际应用需要。
1 程控放大器原理压控放大模块要求实现1~100 倍放大，然后与前置放大模块组合实现100~1000 倍的信号放大。
基于JFET的高精度可程控放大电路设计(1)
基于JFET的高精度可程控放大电路设计作者：刘红俐， 李辉， 朱其新， 杨辉， LIU Hong-li， LI Hui， ZHU Qi-xin， YANG Hui作者单位：刘红俐,LIU Hong-li(华东交通大学基础科学学院,南昌,330013)， 李辉,朱其新,杨辉,LI Hui,ZHU Qi-xin,YANG Hui(华东交通大学电气与电子工程学院,南昌,330013)刊名：自动化与仪表英文刊名：AUTOMATION & INSTRUMENTATION年，卷(期)：2010,25(7)参考文献(6条)1.B.Bloodworth;P.Siniscalchi;G.De Veirmann;A.Jezdic A 450 Mb/s analog front-end for PRML channels 1999(11)2.S Aggarwal;A Khosrowbeygi;A Daanen A single-stage variable-gain amplifier with 70-dB dynamic range for CDMA200 transmit applications[外文期刊] 2003(06)3.V Gopinathan;M Tarsia;D Choi Design considerations and implementation of a programmable high-frequency continuoustime filter and variable-gain amplifier in submicrometer CMOS 2007(11)4.STong Tan;J Silva-Martinez A 270 MHz,1 Vpp,lowdistortion variable gain amplifier in a 0.35um CMOS process 2004(02)5.张剑平程控放大器及其精度研究[期刊论文]-仪器仪表学报 2006(06)6.ALAHBABIM N;NEWSONIP Long-range distributed temperature and strain optical fibre sensor based on thecoherent detection of spontaneous Brillouin scattering with in -line Raman amplification 2008(05)本文链接：/Periodical_zdhyyb201007011.aspx。
JFET构成的运算放大器输入过压保护电路设计
JFET构成的运算放大器输入过压保护电路设计
熊凌霄;王靖;胡程源;李威
【期刊名称】《微处理机》
【年(卷),期】2024(45)1
【摘要】为弥补传统运算放大器输入过压保护电路中电阻加钳位二极管结构的缺陷,设计一种新型输入过压保护电路。
电路采用中科渝芯4μm双极工艺完成设计,主要由结型场效应管器件JFET以及钳位二极管构成,利用JFET沟道夹断原理使过压电流最终趋于饱和,实现过压保护功能。
采用对称性设计,使正负过压下饱和过压电流相等。
经仿真实验,结果表明此款运算放大器的输入过压保护电路相较传统结构噪声更小,对过压电流具有更强的限制作用,具有一定的应用价值。
【总页数】4页(P1-4)
【作者】熊凌霄;王靖;胡程源;李威
【作者单位】电子科技大学集成电路科学与工程学院
【正文语种】中文
【中图分类】TN402
【相关文献】
1.正常工作状态与零偏置JFET输入运算放大器的辐射损伤
2.Intersil推出40V JFET输入运算放大器
3.德州仪器推出业界最低功耗的高性能JFET输入音频运算放大器
4.JFET输入音频运算放大器
5.0PA164x：JFET输入音频运算放大器
因版权原因，仅展示原文概要，查看原文内容请购买。
TL07xx JFET输入运算放大器说明书
+−+−IN+IN−OUTIN+IN−OUTTL072 (each amplifier)TL074 (each amplifier)TL071OFFSET N1OFFSET N2Copyright © 2017,Texas Instruments IncorporatedProductFolder Order Now Technical Documents Tools &SoftwareSupport &CommunityTL071,TL071A,TL071BTL072,TL072A,TL072B,TL074,TL074A,TL074B,TL072M,TL074MZHCSHV5N –SEPTEMBER 1978–REVISED JULY 2017TL07xx 低噪声JFET 输入运算放大器1特性•低功耗•宽共模和差分电压范围•低输入偏置和失调电流•输出短路保护•低总谐波失真：0.003%（典型值）•低噪声V n =18nV/√Hz （典型值，f =1kHz ）•高输入阻抗：JFET 输入级•内部频率补偿•无锁存运行•高压摆率：13V/μs （典型值）•共模输入电压范围包括V CC+2应用•电机集成系统：UPS•驱动器和控制解决方案：交流逆变器和变频驱动器•可再生能源：光伏逆变器•专业音频混合器•DLP 正投影系统•示波器3说明TL07xx JFET 输入运算放大器在单片集成电路中集成了匹配良好的高压JFET 和双极晶体管。
这些器件具有高压摆率、低输入偏置和失调电流以及低失调电压温度系数。
TL07x 系列的低谐波失真和低噪声等特性使其非常适合用于高保真和音频前置放大器应用。
TL071器件具有失调引脚以支持外部输入失调校正。
器件信息(1)器件型号封装封装尺寸（标称值）TL07xxD SOIC (14)8.65mm x 3.91mm SOIC (8) 4.90mm x 3.90mm TL07xxJG CDIP (8)9.59mm x 6.67mm TL074xJ CDIP (14)19.56mm ×6.92mm TL07xxP PDIP (8)9.59mm x 6.35mm TL07xxPS SO (8) 6.20mm x 5.30mm TL074xN PDIP (14)19.3mm ×6.35mm TL074xNS SO (14)10.30mm ×5.30mm TL07xxPW TSSOP (8) 4.40mm x 3.00mm TL074xPWTSSOP (14)5.00mm ×4.40mm(1)如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。
JFET-双极高速宽带运算放大器的设计问题
JFET-双极高速宽带运算放大器的设计问题
易明銧
【期刊名称】《半导体学报：英文版》
【年(卷),期】1983(0)4
【摘要】本文讨论了JFET-双极高速运放的设计问题.导出了JFET输入级的简单设计关系.基于简化的电路模型,获得了第二级频响问题的解析结果.也指出了正向压摆率实际上是受第二级的偏置电流限制的.
【总页数】11页(P340-350)
【关键词】运算放大器;沟道;JFET;高速宽带;压摆率;双极
【作者】易明銧
【作者单位】北京半导体器件研究所
【正文语种】中文
【中图分类】TN7
【相关文献】
1.双极型超宽带(UWB)放大器的设计 [J], 许慧颖;郑继禹;林基明;张德安
2.一种宽带、高速运算放大器的设计 [J], 葛维维;刘佑宝
3.双极型运算放大器电离总剂量效应对DC/DC变换器的影响分析及优化设计 [J], 黄国良
4.200V/μs高速宽带运算放大器的设计考虑 [J], 龙第光;王界平;李秉忠
5.超高速宽带运算放大器的设计与研制 [J], 李秉忠
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
JFET输入双运算放大器集成电路芯片的版图设计
作者：罗志勇田健
来源：《东方教育》2016年第09期
摘要：介绍了基于4μm双极对通隔离兼容JFET工艺的双运算放大器集成电路芯片的版图设计。
版图设计的主出发点是高精度、高速和高可靠性三方面。
版图中各模块采用对称设计，关键元件的匹配采用了共质心对称设计。
芯片测试结果表明，JFET输入双运算放大器的输入偏置电流和失调电流均达到了200pA以下，电路的转换速率达到了10V/μs，增益带宽积
4.5MHz，很好的实现了预定电路功能。
芯片成品率达90%。
关键词：JFET；运算放大器；版图设计；可靠性
0 引言
该JFET输入运算放大器主要用在高速积分器、快速D/A转换器、采样-保持等电路中，其关键技术指标是高精度、高速和高可靠。
作为集成电路设计流程中最重要的一个环节，芯片版图的设计将是提高电路精度、成品率和可靠性的关键因素。
1 芯片功能及原理图
本文设计的JFET输入双运算放大器输入偏置电流最大200pA，失调电流最大50pA，失调电压最大2mV，共模抑制比最小85dB，电源抑制比最小85dB，电压增益最小90dB，转换速率最小10V/μs，增益带宽积最小4.5MHz。
电路由失调调零电路、输入ESD保护电路、偏置电路、差分输入电路、电压放大电路、输出扩流电路、保护电路组成。
电路原理图如图1所示。
2 芯片版图设计
2.1 芯片版图的平面设计
本文设计的JFET输入双运算放大器最大的热源就是输出扩流电路，为了保证电路精度，降低温度对输入部分的影响，应该将差分输入电路远离输出扩流电路；保护电路需要测量输出管的电流和结温（主要是电流），因此需把它放在贴近输出扩流电路的位置；电路失调调零电路考虑到电路中测应放在芯片边缘；偏置电路采用正温度系数的扩散电阻和负温度系数的齐纳二极管串联，基本消除了温度的影响，可以放在输出扩流电路边上，同时降低了温度对差分输入电路的影响。
考虑到电路的高可靠性能，在電路的输入、输出、电源端均加上ESD保护电路，提高电路抗静电等级。
综上所述，结合具体布线情况，得出了芯片版图的整体布局，如图2所示。
2.2 主要模块及元器件版图设计
本设计采用4μm双极对通隔离兼容JFET工艺，单层金属布线，共15次光刻版，全部采用负胶接触光刻。
最小特征尺寸为4μm，外延层厚度12μm，电阻率3Ω·cm，基区结深2.5～3.0μm。
2.2.1 标准元器件版图设计
本设计中用到的标准元件主要有P沟道JFET、外延型JFET，小功率npn晶体管、横向pnp管、电阻、电容。
P沟道JFET沟道长度设计为10μm。
外延型JFET沟道宽度设计为
32μm。
小功率npn晶体管发射区下限尺寸主要受光刻精度的限制，小于4mA的npn晶体管发射区为φ22μm圆形，发射极电流按0.1mA/μm计算【1】；4～25mA的npn晶体管发射区设计为200μm×18μm的矩形。
纵向pnp晶体管发射区设计为350μm×30μm的矩形，同时在发射区做重掺杂，提高纵向pnp管的大电流增益。
横向pnp管基区宽度设计为14μm。
另外，设计时还采用了发射极铝层大面积覆盖（过EB结势垒区），以减少表面复合，提高npn管和横向pnp管的小电流放大倍数【1】。
本设计中采用的电阻主要有基区电阻和高硼注入电阻。
对于精度要求高、匹配性好的电阻采用基区电阻，如差分输入端要求精确匹配的电阻。
为了保证电阻的精度和好的匹配性，设计时尽量避免弯头的出现。
其余要求不高且阻值较大的电阻采用高B注入电阻，为了形成可靠的欧姆接触，在接触孔下的扩散区做了重掺杂。
电容器的设计采用MIS电容器，考虑电路对转换速率的要求，电容面积按2pF/10000μm2计算。
2.2.2 差分输入电路的版图设计
差分输入电路的精度是影响JFET输入运算放大器的最主要因素。
因此，在版图设计时除了合适的布局外，还要充分考虑到该部分电路所用元器件的匹配性，设计时主要采用以下匹配原则：（1）JFET采用统一的几何形状，放置在最相邻的位置，采用共质心拓扑结构交叉耦合的版图设计【2】；（2）JFET所属隔离岛外围实行N+重掺杂，保证隔离岛等电位，减小JFET表面漏电；（3）npn晶体管发射区采用φ22μm圆形结构，放置在JFET边上，采用交叉耦合的版图设计，减小输入级有源负载失配对失调的影响；（4）匹配好的JFET远离芯片热
源，放置在芯片的对称轴上；（5）所用电阻均为基区电阻，条宽为20μm。
采用上述原则设计出如下结构：
经布局规划，模块实现和版图优化，得到芯片的整体版图（图4），芯片版图尺寸为：3380μm×1860μm。
3 流片结果及分析
芯片版图经总体布局、布线设计完成后，对版图进行了DRC和LVS检查，并在流片厂双极对通隔离兼容JFET工艺线成功流片，芯片图形如图5所示。
表1是该运算放大器样品的上机测试参数与国外同型号产品对比结果。
从表1可以看出，该运算放大器达到了国外同型号产品的参数要求（实测时TI公司同类产品IB为100pA左右，Linear Technology公司同类产品IB为150pA左右），可以替代进口的同型产品。
4 结语
为了实现高精度、高速、高可靠运算放大器，本文设计出了一种输入级完全对称的版图结构。
芯片版图经总体布局、布线设计完成，并在流片厂成功流片。
结果表明，该芯片的性能指标优于国内同型产品，版图设计很好地实现了电路功能，初测芯片的成品率达90%。
参考文献：
[1]复旦大学微电子教研组.集成电路设计原理——模拟集成电路[M].北京：高等教育出版社，1983.
[2]HASTINGS A.The art of analog layout[M].北京：清华大学出版社，2004.。