74HC74中文资料_数据手册_参数
74HC00中文资料_数据手册_参数
IO = −20 µA
2.0
IO = −20 µA
4.5
IO = −20 µA
6.0
IO = −4.0 mA
4.5
IO = −5.2 mA
6.0
VOL
LOW-level output voltage VI = VIH or VIL
IO = 20 µA
2.0
IO = 20 µA
4.5
IO = 20 µA
RECOMMENDED OPERATING CONDITIONS
SYMBOL
PARAMETER
VCC VI VO Tamb
supply voltage input voltage output voltage operating ambient temperature
tr, tf
input rise and fall times
74HC00; 74HCT00
handbook, halfpage
1B 2
1A VCC 1 14
13 4B
1Y 3
12 4A
2A 4 2B 5
GND(1)
11 4Y 10 3B
2Y 6 78
Top view GND 3Y
9 3A
MNA950
handbook, halfpage A B
Y
MNA211
(1) The die substrate is attached to this pad using conductive die attach material. It can not be used as a supply pin or input.
6.0
IO = 4.0 mA
74系列芯片标准数字电路资料
74系列芯片标准数字电路资料-功能大全一．74系列芯片标准数字电路资料-功能大全二。
74系列芯片资料三．74HC/LS/HCT/F系列芯片的区别四．逻辑电平介绍TTL,CMOS五．74HC244与245作用与区别六．74芯片分类总汇一．74系列芯片标准数字电路资料-功能大全7400 TTL 2输入端四与非门7401 TTL 集电极开路2输入端四与非门7402 TTL 2输入端四或非门7403 TTL 集电极开路2输入端四与非门7404 TTL 六反相器7405 TTL 集电极开路六反相器7406 TTL 集电极开路六反相高压驱动器7407 TTL 集电极开路六正相高压驱动器7408 TTL 2输入端四与门7409 TTL 集电极开路2输入端四与门7410 TTL 3输入端3与非门74107 TTL 带清除主从双J-K触发器74109 TTL 带预置清除正触发双J-K触发器7411 TTL 3输入端3与门74112 TTL 带预置清除负触发双J-K触发器7412 TTL 开路输出3输入端三与非门74121 TTL 单稳态多谐振荡器74122 TTL 可再触发单稳态多谐振荡器74123 TTL 双可再触发单稳态多谐振荡器74125 TTL 三态输出高有效四总线缓冲门74126 TTL 三态输出低有效四总线缓冲门7413 TTL 4输入端双与非施密特触发器74132 TTL 2输入端四与非施密特触发器74133 TTL 13输入端与非门74136 TTL 四异或门74138 TTL 3-8线译码器/复工器74139 TTL 双2-4线译码器/复工器7414 TTL 六反相施密特触发器74145 TTL BCD—十进制译码/驱动器7415 TTL 开路输出3输入端三与门74150 TTL 16选1数据选择/多路开关74151 TTL 8选1数据选择器74153 TTL 双4选1数据选择器74154 TTL 4线—16线译码器74155 TTL 图腾柱输出译码器/分配器74156 TTL 开路输出译码器/分配器74157 TTL 同相输出四2选1数据选择器74158 TTL 反相输出四2选1数据选择器7416 TTL 开路输出六反相缓冲/驱动器74160 TTL 可预置BCD异步清除计数器74161 TTL 可予制四位二进制异步清除计数器74162 TTL 可预置BCD同步清除计数器74163 TTL 可予制四位二进制同步清除计数器74164 TTL 八位串行入/并行输出移位寄存器74165 TTL 八位并行入/串行输出移位寄存器74166 TTL 八位并入/串出移位寄存器74169 TTL 二进制四位加/减同步计数器7417 TTL 开路输出六同相缓冲/驱动器74170 TTL 开路输出4×4寄存器堆74173 TTL 三态输出四位D型寄存器74174 TTL 带公共时钟和复位六D触发器74175 TTL 带公共时钟和复位四D触发器74180 TTL 9位奇数/偶数发生器/校验器74181 TTL 算术逻辑单元/函数发生器74185 TTL 二进制—BCD代码转换器74190 TTL BCD同步加/减计数器74191 TTL 二进制同步可逆计数器74192 TTL 可预置BCD双时钟可逆计数器74193 TTL 可预置四位二进制双时钟可逆计数器74194 TTL 四位双向通用移位寄存器74195 TTL 四位并行通道移位寄存器74196 TTL 十进制/二-十进制可预置计数锁存器74197 TTL 二进制可预置锁存器/计数器7420 TTL 4输入端双与非门7421 TTL 4输入端双与门7422 TTL 开路输出4输入端双与非门74221 TTL 双/单稳态多谐振荡器74240 TTL 八反相三态缓冲器/线驱动器74241 TTL 八同相三态缓冲器/线驱动器74243 TTL 四同相三态总线收发器74244 TTL 八同相三态缓冲器/线驱动器74245 TTL 八同相三态总线收发器74247 TTL BCD—7段15V输出译码/驱动器74248 TTL BCD—7段译码/升压输出驱动器74249 TTL BCD—7段译码/开路输出驱动器74251 TTL 三态输出8选1数据选择器/复工器74253 TTL 三态输出双4选1数据选择器/复工器74256 TTL 双四位可寻址锁存器74257 TTL 三态原码四2选1数据选择器/复工器74258 TTL 三态反码四2选1数据选择器/复工器74259 TTL 八位可寻址锁存器/3-8线译码器7426 TTL 2输入端高压接口四与非门74260 TTL 5输入端双或非门74266 TTL 2输入端四异或非门7427 TTL 3输入端三或非门74273 TTL 带公共时钟复位八D触发器74279 TTL 四图腾柱输出S-R锁存器7428 TTL 2输入端四或非门缓冲器74283 TTL 4位二进制全加器74290 TTL 二/五分频十进制计数器74293 TTL 二/八分频四位二进制计数器74295 TTL 四位双向通用移位寄存器74298 TTL 四2输入多路带存贮开关74299 TTL 三态输出八位通用移位寄存器7430 TTL 8输入端与非门7432 TTL 2输入端四或门74322 TTL 带符号扩展端八位移位寄存器74323 TTL 三态输出八位双向移位/存贮寄存器7433 TTL 开路输出2输入端四或非缓冲器74347 TTL BCD—7段译码器/驱动器74352 TTL 双4选1数据选择器/复工器74353 TTL 三态输出双4选1数据选择器/复工器74365 TTL 门使能输入三态输出六同相线驱动器74365 TTL 门使能输入三态输出六同相线驱动器74366 TTL 门使能输入三态输出六反相线驱动器74367 TTL 4/2线使能输入三态六同相线驱动器74368 TTL 4/2线使能输入三态六反相线驱动器7437 TTL 开路输出2输入端四与非缓冲器74373 TTL 三态同相八D锁存器74374 TTL 三态反相八D锁存器74375 TTL 4位双稳态锁存器74377 TTL 单边输出公共使能八D锁存器74378 TTL 单边输出公共使能六D锁存器74379 TTL 双边输出公共使能四D锁存器7438 TTL 开路输出2输入端四与非缓冲器74380 TTL 多功能八进制寄存器7439 TTL 开路输出2输入端四与非缓冲器74390 TTL 双十进制计数器74393 TTL 双四位二进制计数器7440 TTL 4输入端双与非缓冲器7442 TTL BCD—十进制代码转换器74352 TTL 双4选1数据选择器/复工器74353 TTL 三态输出双4选1数据选择器/复工器74365 TTL 门使能输入三态输出六同相线驱动器74366 TTL 门使能输入三态输出六反相线驱动器74367 TTL 4/2线使能输入三态六同相线驱动器74368 TTL 4/2线使能输入三态六反相线驱动器7437 TTL 开路输出2输入端四与非缓冲器74373 TTL 三态同相八D锁存器74374 TTL 三态反相八D锁存器74375 TTL 4位双稳态锁存器74377 TTL 单边输出公共使能八D锁存器74378 TTL 单边输出公共使能六D锁存器74379 TTL 双边输出公共使能四D锁存器7438 TTL 开路输出2输入端四与非缓冲器74380 TTL 多功能八进制寄存器7439 TTL 开路输出2输入端四与非缓冲器74390 TTL 双十进制计数器74393 TTL 双四位二进制计数器7440 TTL 4输入端双与非缓冲器7442 TTL BCD—十进制代码转换器74447 TTL BCD—7段译码器/驱动器7445 TTL BCD—十进制代码转换/驱动器74450 TTL 16:1多路转接复用器多工器74451 TTL 双8:1多路转接复用器多工器74453 TTL 四4:1多路转接复用器多工器7446 TTL BCD—7段低有效译码/驱动器74460 TTL 十位比较器74461 TTL 八进制计数器74465 TTL 三态同相2与使能端八总线缓冲器74466 TTL 三态反相2与使能八总线缓冲器74467 TTL 三态同相2使能端八总线缓冲器74468 TTL 三态反相2使能端八总线缓冲器74469 TTL 八位双向计数器7447 TTL BCD—7段高有效译码/驱动器7448 TTL BCD—7段译码器/内部上拉输出驱动74490 TTL 双十进制计数器74491 TTL 十位计数器74498 TTL 八进制移位寄存器7450 TTL 2-3/2-2输入端双与或非门74502 TTL 八位逐次逼近寄存器74503 TTL 八位逐次逼近寄存器7451 TTL 2-3/2-2输入端双与或非门74533 TTL 三态反相八D锁存器74534 TTL 三态反相八D锁存器7454 TTL 四路输入与或非门74540 TTL 八位三态反相输出总线缓冲器7455 TTL 4输入端二路输入与或非门74563 TTL 八位三态反相输出触发器74564 TTL 八位三态反相输出D触发器74573 TTL 八位三态输出触发器74574 TTL 八位三态输出D触发器74645 TTL 三态输出八同相总线传送接收器74670 TTL 三态输出4×4寄存器堆7473 TTL 带清除负触发双J-K触发器7474 TTL 带置位复位正触发双D触发器7476 TTL 带预置清除双J-K触发器7483 TTL 四位二进制快速进位全加器7485 TTL 四位数字比较器7486 TTL 2输入端四异或门7490 TTL 可二/五分频十进制计数器7493 TTL 可二/八分频二进制计数器7495 TTL 四位并行输入\\输出移位寄存器7497 TTL 6位同步二进制乘法器二。
74hc系列芯片设计手册
74HC系列芯片设计手册1. 介绍74HC系列芯片是数字集成电路中常用的一类器件，广泛应用于数字系统的设计和实现。
本手册旨在提供对74HC系列芯片的详细设计指南，以便工程师和设计者能够充分理解和利用这些强大的数字芯片。
2. 74HC系列概述74HC系列芯片是基于高性能CMOS技术的数字集成电路。
它包括多种逻辑门、触发器、移位寄存器等功能，适用于各种数字电路的设计。
这一系列的特点包括低功耗、高噪声容限、广电源电压范围等，使其成为数字系统设计的理想选择。
3. 芯片分类和功能手册详细介绍了74HC系列中不同芯片的分类及其各自的功能。
例如，74HC00是四个二输入NAND门的集成电路，而74HC74是一个双触发D型触发器。
理解每种芯片的功能对于正确应用它们至关重要，手册将提供清晰的说明和示例。
4. 电气特性设计者在使用74HC系列芯片时需要了解其电气特性，包括输入和输出电压范围、功耗、工作频率等。
手册将提供这些方面的详细规格，以确保设计符合芯片的电气要求，同时兼顾性能和稳定性。
5. 接口和引脚配置每个芯片的引脚配置对于正确的连接和使用至关重要。
手册将提供清晰的引脚图和功能表，帮助设计者正确地连接芯片并确保其在系统中的正常工作。
6. 时序图与时序要求在数字系统中，时序是一个至关重要的考虑因素。
手册将展示每个74HC芯片的时序图和相关的时序要求，以确保在实际应用中能够满足时序约束，从而保证系统的正确操作。
7. 典型应用电路为了更好地指导设计者，手册将提供一系列典型的应用电路示例，涵盖了从基本逻辑门的组合到复杂触发器和计数器的应用。
这些实例将帮助工程师更好地理解如何在实际项目中使用74HC系列芯片。
8. 设计注意事项在设计数字系统时，有一些常见的注意事项需要考虑，如信号完整性、电源噪声、布线等。
手册将提供一些建议和指导，帮助设计者避免一些潜在的问题，提高系统的可靠性和稳定性。
9. 74HC与其他系列的比较除了介绍74HC系列芯片外，手册还将对比其他常见的数字芯片系列，如74LS和74HCT。
74hc74触发器
5
5.5
Vcc
74 4.75 5 5.25
输入高电平电压VIH
2
输入低电平 54
0.8
电VIL
74
0.8
输出高电平电流IOH
输出低电平 54
-400 16
电流IOL
74
16
时钟频率fCLK
0
15
脉冲宽 CP(H) 30
度tW CP(L) 37
PR(L)
30
CLR(L)
建立时 D(H) 20*
间tSU
W
54S74/74S74
110 MHz
150mW
54LS74/74LS74
33 MHz
20mW
引出端符号
1CP、2CP
1D、2D
＿
＿
1Q、2Q、1Q、2Q
CLR1、CLR2
PR1、PR2
时钟输入端 数据输入端
输出端 直接复位端（低电平有效） 直接置位端（低电平有效）
逻辑图
双列直插封装
极限值 电源电压………………………………………….7V 输入电压 54/7474、54/74H74、54/74S74…………….5.5V 54/74LS74……………………………………7V
三毛电子世界
工作环境温度 54XXX …………………………………. -55~125℃ 74XXX …………………………………. 0~70℃
存储温度 ………………………………………….-65~150℃
功能表
推荐工作条件
5474/7474 最小 额定 最大
电 源 电 压 54 4.5
13.5
40
tPLH CP－Q
tPHL
74HC04D中文资料_数据手册_参数
Output nY H L
Table 4. Limiting values In accordance with the Absolute Maximum Rating System (IEC 60134). Voltages are referenced to GND (ground = 0 V).
3 of 15
Nexperia
74HC04; 74HCT04
Hex inverter
8. Recommended operating conditions
Table 5. Recommended operating conditions Voltages are referenced to GND (ground = 0 V)
-
50
65
[2]
-
50 mA - mA +150 C 500 mW
[1] The input and output voltage ratings may be exceeded if the input and output current ratings are observed.
[2] For SO14 package: Ptot derates linearly with 8 mW/K above 70 C. For (T)SSOP14 packages: Ptot derates linearly with 5.5 mW/K above 60 C. For DHVQFN14 packages: Ptot derates linearly with 4.5 mW/K above 60 C.
-
3.15
-V
VCC = 6.0 V
74HC02中文资料_数据手册_参数
INPUT nA, nB
UNIT LOADCOEFFICIENT 1.50
AC CHARACTERISTICS FOR 74HCT GND = 0 V; tr = tf = 6 ns; CL = 50 pF
SYMBOL PARAMETER
tPHL/ tPLH tTHL/ tTLH
min.
propagation delay nA, nB to nY
output transition time
Tamb (°C)
74HCT
+25
−40 to+85
typ. max. min. max.
11 19
24
7 15
19
−40 to+125 min. max.
29 22
UNIT
ns ns
TEST CONDITIONS
VCC WAVEFORMS (V)
4.5 Fig.6 4.5 Fig.6
For the DC characteristics see “74HC/HCT/HCU/HCMOS Logic Family Specifications”.
Output capability: standard ICC category: SSI
AC CHARACTERISTICS FOR 74HC GND = 0 V; tr = tf = 6 ns; CL = 50 pF
Quad 2-input NOR gate
Product specification
74HC/HCT02
DC CHARACTERISTICS FOR 74HCT For the DC characteristics see “74HC/HCT/HCU/HCMOS Logic Family Specifications”. Output capability: standard ICC category: SSI
74HC74管脚排列中文资料
74HC74管脚排列
74HC74 概述
74HC74是一款高速CMOS器件，74HC74引脚兼容低功耗肖特基TTL （LSTTL）系列。
74HC74遵循JEDEC标准no.7A。
74HC74是双路D 型上升沿触发器，带独立的数据（D）输入、时钟（CP）输入、设置（SD）和复位（RD）输入、以及互补的Q和Q输出。
设置和复位为异步低电平有效，且不依赖于时钟输入。
74HC74数据输入口的信息在时钟脉冲的上升沿传输到Q口。
为了获得预想中的结果，D输入必须在时钟脉冲上升沿来临之前，保持稳定一段就绪时间。
74HC74时钟输入的施密特触发功能使得电路对于缓慢的脉冲上升和下降具备更高的容差性。
74HC74 特性
工作电压范围：2.0～6.0 V
对称输出阻抗
高抗扰
低功耗
ESD保护
HBM EIA/JESD22-A114-A超过2000 V
MM EIA/JESD22-A115-A超过200 V
74HC74 参数
74HC74 基本参数
电压 2.0～6.0V
驱动电流+/-5.2 mA
传输延迟14 ns@5V
74HC74 其他特性
逻辑电平CMOS
功耗考量低功耗或电池供电应用74HC74 封装与引脚
SO14, SSOP14, DIP14, TSSOP14。
74LS74中文资料_数据手册_参数
74LS74双正边沿触发的D触发器预设清除和补充输出一般描述该器件包含两个独立74LS74的正边沿触发器，带互补输出的带触发器 的D触发器INFORMA- D输入端上的触发器接受位置上的触发器，时钟脉冲前沿触发发生在A电压电平并且与转换时间不直接相关 时钟上升沿的数据可能是D输入端的数据在不影响时钟低或高时更改只要数据建立和保持时间不相等，输出就可以违反预置或清除 输入的低逻辑电平无论逻辑电平如何，设置或复位输出其他投入特征 ?备用军用太空装置（74LS74）能联系美国国家半导体销售办 事处分销商的规格连接图双列直插式封装 TLF6373 - 1订单号54LS74DMQB 54LS74FMQB 54LS74LMQB DM54LS74AJ DM54LS74AW DM74LS74AM或DM74LS74AN参见NS包装号E20A J14A M14A N14A或W14B功能表输入输出 PR CLR CLK D Q Q LH X X H大号 HL X X大号 H二 X X H H HH ü HH大号 HH ü二 H HH大号 X Q 0 Q 0 高逻辑电平 X E 低或高逻辑电平 低逻辑电平 你是 积极的过渡 ?这 种配置是不稳定的，即当预置时它不会持续并且清除输入返回到其非活动（高）级别 Q 0 E 在74LS74指示的输入条件建立之前，Q 的输出逻辑电平 C1995美国国家半
74VHC74MX_NL中文资料
Surface mount packages are also available on Tape and Reel. Specify by appending the suffix letter “X” to the ordering code. Pb-Free package per JEDED J-STD-020B. Note 1: “_NL” indicates Pb-Free package (per JEDEC J-STD-020B). Device available in Tape and Reel only.
Features
s High Speed: fMAX
170 MHz (typ) at TA VNIL
25qC
s High noise immunity: VNIH s Low power dissipation: ICC
28% VCC (min) 25qC
s Power down protection is provided on all inputs
2 PA (max) at TA
s Pin and function compatible with 74HC74
Ordering Code:
Order Number 74VHC74M 74VHC74MX_NL 74VHC74SJ 74VHC74MTC 74VHC74MTCX_NL (Note 1) 74VHC74N Package Number M14A M14A M14D MTC14 MTC14 N14A Package Description 14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow Pb-Free 14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow Pb-Free 14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide 14-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide Pb-Free 14-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide 14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide
74系列中文资料+74HC、LS对照表
│ 1 2 3 4 5 6 7│
_______
└┬─┬─┬─┬─┬─┬─┬┘ 1Y = ABC+DEF
1Y 1A 1B 1C 1D 1E GND
Vcc D C B K J Y
┌┴─┴─┴─┴─┴─┴─┴┐ 4-2-3-2 与或非门 74S64 74S65(OC 门)
│14 13 12 11 10 9 8│
┌┴─┴─┴─┴─┴─┴─┴┐ 双 D 触发器 74LS74
│14 13 12 11 10 9 8 │
）
│
│ 1 2 3 4 5 6 7│
└┬─┬─┬─┬─┬─┬─┬┘
1Cr 1D 1Ck 1St 1Q -1Q GND
Vcc 8Q 8D 7D 7Q 6Q 6D 5D 5Q ALE
┌┴─┴─┴─┴─┴─┴─┴─┴─┴─┴┐ 8 位锁存器 74LS373
双 4 选 1 数据选择器 4 线—16 线译码器 图腾柱输出译码器/分配器 开路输出译码器/分配器 同相输出四 2 选 1 数据选择器 反相输出四 2 选 1 数据选择器 开路输出六反相缓冲/驱动器 可预置 BCD 异步清除计数器 可予制四位二进制异步清除计数器 可预置 BCD 同步清除计数器 可予制四位二进制同步清除计数器 八位串行入/并行输出移位寄存器 八位并行入/串行输出移位寄存器 八位并入/串出移位寄存器 二进制四位加/减同步计数器 开路输出六同相缓冲/驱动器 开路输出 4×4 寄存器堆 三态输出四位 D 型寄存器 带公共时钟和复位六 D 触发器 带公共时钟和复位四 D 触发器 9 位奇数/偶数发生器/校验器 算术逻辑同步加/减计数器 二进制同步可逆计数器 可预置 BCD 双时钟可逆计数器 可预置四位二进制双时钟可逆计数
74LS15 TTL 开路输出 3 输入端三与门
74HC系列芯片资料
74HC系列芯⽚资料74HC00 四 2 输⼊与⾮门国际通⽤符号54/7400 ， 54/74H00 ， 54L 00 ， 54/74S00 ， 54/74LS00 ， 54/74ALS00 ， 54/ 74F 00 ， 54/74HC00 ， 54/ 74AC 00 ，54/74HCT00 ， 54/74ACT00 ， 54/74AHC00 ， 54/74AHCT00 ， 74LV00 ，74LVC00。
74HC02 四 2 输⼊或⾮门国际通⽤符号54/7402 ， 54L 02 ， 54/74S02 ， 54/74LS02 ， 54/74AS02 ， 54/74ALS02 ， 54/ 74F 02 ， 54/74HC02 ， 74AC 02 ，54/74HCT02 ， 54/74ACT02 ， 54/74AHC02 ， 54/AHCT02 ， 74LV02 ，74LVC02。
74HC04 六反相器国际通⽤符号54/7404 ， 54L 04 ， 54/74H04 ， 54/74S04 ， 54/74LS04 ， 54/74AS04 ， 54/74ALS04 ，54/ 74F 04 ， 54/74HCU04 ，54/74HC04 ， 54/ 74AC 04 ， 54/74HCT04 ， 54/74ACT04 ，54/74AHC04 ， 54/74AHCT04 ， 74LV04 ， 74LVC04 ，54/74AHCU04 ， 74LVU04 ， 74LVCU04。
74HC08 四 2 输⼊与门国际通⽤符号54/7408 ， 54/74S08 ， 54/74LS08 ， 54/74AS08 ， 54/74ALS08 ， 54/ 74F 08 ， 54/74HC08 ，54/74HCT08 ， 54/ 74AC 08 ， 54/74ACT08 ， 54/74AHC08 ， 54/74AHCT08 ， 74LV08 ， 74LVC08。
74、74HC、74LS系列芯片资料(注解)
74HC242/243 TRI-STAT TRANSCEIVER三态收发器
74HC244 OCTAL 3-STATE BUFFER八个三态缓冲门
74HC245 OCTAL 3-STATE TRANSCEIVER三态收发器
74HC251 8-CH 3-STATE MUX8路3态多路器
7475 QUAD LATCHES双锁存器
7476 J-K FLIP-FLOPJ-K触发器
7485 4-BIT MAGNITUDE COMPARATOR四位比较器
7486 2-INPUT EXCLUSIVE OR GATES双端异或门
74HC00 QUAD 2-INPUT NAND GATES双输入与非门
7406 HEX INVERTING GATES HV高输出反向器
7408 QUAD 2-INPUT AND GATE与门
7409 QUAD 2-INPUT AND GATES OC与门
7410 TRIPLE 3-INPUT NAND GATES与非门
7411 TRIPLE 3-INPUT AND GATES与门
74HC137 3-TO-8 DECODERS W/LATCHES 3-8线译码器
74HC138 3-8 LINE DECODER3线至8线译码器至4线译码器
74HC14 TRIGGERED HEX INVERTER六触发反向器
74HC147 10-4 LINE PRIORITY ENCODER编码器
74HC193 BINARY UP/DN COUNTER二进制加减计数
74HC194 4BIT BI-DIR SHIFT4位双向移位寄存器
74HC123中文资料_数据手册_参数
1. The basic pulse is programmed by selection of an external resistor (REXT) and capacitor (CEXT).
Version SOT109-1 SOT338-1 SOT403-1 SOT763-1
4. Functional diagram
$ % 5'
$ % 5'
Fig 1. Functional diagram
6 4
7 4
5'
6 4
7 4
5'
&(;7 5(;7&(;7 4
2. Once triggered, the basic output pulse width may be extended by retriggering the gated active LOW-going edge input (nA) or the active HIGH-going edge input (nB). By repeating this process, the output pulse period (nQ = HIGH, nQ = LOW) can be made as long as desired. Alternatively an output delay can be terminated at any time by a LOW-going edge on input nRD, which also inhibits the triggering.
74HC00中文资料(真值表-引脚图-电气参数及应用电路)
VCC = 6.0V
0 to 400
ns
DC SPECIFICATIONS直流电气规格
SYMBOL符号
Parameter参数
Test Condition测试条件
Value数值
Unit单位
VCC
-
TA=25℃
-40to85℃
-55to125℃
(V)
最小
典型
最大
最小
最大
最小
最大
VIH
High Level Input-
-
8
15
-
19
-
22
6.0
-
7
13
-
16
-
19
tPLH tPHL
Propagation Delay Time传递延迟时间
2.0
-
-
27
75
-
95
-
110
ns
4.5
-
9
15
-
19
-
22
6.0
-
8
13
-
16
-
19
图2 74HC00传播延迟时间波形
图3 74HC00外形图
图4 74HC00输入输出等效电路
SYMBOL符号
Parameter参数
Value数值
Unit单位
VCC
Supply Voltage电源电压
-0.5 to +7
V
VI
DC Input Voltage直流输入电压
-0.5 to VCC + 0.5
V
VO
DC Output Voltage直流输出电压
SL74HC74中文资料
Q L H H* L H
H L
No Change No Change No Change
*Both outputs will remain high as long as Set and Reset are low, but the output states are unpredictable if Set and Reset go high simultaneously. X = don’t care
ns
tTLH, t THL
ns
CIN
pF
Typical @25°C,VCC=5.0 V 39 pF
CPD
Used to determine the no-load dynamic power consumption: PD=CPDVCC2f+ICCVCC
TIMING REQUIREMENTS (CL=50pF,Input t r=t f=6.0 ns)
元器件交易网
SL74HC74
Dual D Flip-Flop with Set and Reset
High-Performance Silicon-Gate CMOS
The SL74HC74 is identical in pinout to the LS/ALS74. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LS/ALSTTL outputs. This device consists of two D flip-flops with individual Set, Reset, and Clock inputs. Information at a D-input is transferred to the corresponding Q output on the next positive going edge of the clock input. Both Q and Q outputs are available from each flip-flop. The Set and Reset inputs are asynchronous. • Outputs Directly Interface to CMOS, NMOS, and TTL • Operating Voltage Range: 2.0 to 6.0 V • Low Input Current: 1.0 µA • High Noise Immunity Characteristic of CMOS Devices
CD74HCT74中文资料
CD54HC74, CD74HC74, CD74HCT74
Absolute Maximum Ratings
DC Supply Voltage, VCC . . . . . . . . . . . . . . . . . . . . . . . . -0.5V to 7V DC Input Diode Current, IIK
• Asynchronous Set and Reset
• Complementary Outputs
• Buffered Inputs
• TTAyp=ic2a5lofCMAX = 50MHz at VCC = 5V, CL = 15pF, • Fanout (Over Temperature Range)
[ /Title (CD54H C74, CD74H C74, CD74H CT74) /Subject (Dual D FlipFlop with Set
Features
Description
• Hysteresis on Clock Inputs for Improved Noise Immunity and Increased Input Rise and Fall Times
This flip-flop has independent DATA, SET, RESET and CLOCK inputs and Q and Q outputs. The logic level present at the data input is transferred to the output during the positive-going transition of the clock pulse. SET and RESET are independent of the clock and are accomplished by a low level at the appropriate input.
74hc74的中文资料
D(L) 20*
保持时间tH
5*
*表示以 CP 上升沿为参考
54H74/74H74 最小 额定 最大
4.5
5
5.5
4.75 5 5.25
2
0.8
0.8
-1000
20 20
0
35
15 13.5 25
10* 15*
5*
54S74/74S74 最小 额定 最大
4.5 5
5.5
4.75 5
5.25
2 0.8
0.5V)
D CLR PR CP
-1.6
-2
-3.2
-4
-1.6
-2
-3.2
-4
-2
-0.4
-6 -4
-0.8 -0.8
mA
-4
-0.4
IOS输出短路电流
Vcc＝最大
54 74
-20 -18
-57 -57
-40 -40
-100 -100
-40 -40
-100 -100
-20 -20
-100 -100
VI=5.5V(‘LS74 为 PR，CLR
1
1
1
0.2
7V)
IIH 输 入 高 电 平 电 流
Vcc＝最大
VIH=2.4V(‘S74 和’LS74 为 2.7V)
D CLR PR CP
40
50
50
120
150
150
80
100
100
80
100
100
20
40 40
uA
20
IIL输入低电平电 流
Vcc＝最大 VIL=0.4V(‘S74 为
74HC74
2003 Jul 10
2
Philips Semiconductors
Product specification
Dual D-type flip-flop with set and reset; positive-edge trigger
FUNCTION TABLES Table 1 See note 1 INPUT SD L H L Table 2 See note 1 INPUT SD H H Note 1. H = HIGH voltage level; L = LOW voltage level; X = don’t care; ↑ = LOW-to-HIGH CP transition; Qn+1 = state after the next LOW-to-HIGH CP transition. ORDERING INFORMATION PACKAGE TYPE NUMBER 74HC74N 74HCT74N 74HC74D 74HCT74D 74HC74DB 74HCT74DB 74HC74PW 74HCT74PW 74HC74BQ 74HCT74BQ TEMPERATURE RANGE −40 to +125 °C −40 to +125 °C −40 to +125 °C −40 to +125 °C −40 to +125 °C −40 to +125 °C −40 to +125 °C −40 to +125 °C −40 to +125 °C −40 to +125 °C PINS 14 14 14 14 14 14 14 14 14 14 PACKAGE DIP14 DIP14 SO14 SO14 SSOP14 SSOP14 TSSOP14 TSSOP14 DHVQFN14 DHVQFN14 RD H H CP ↑ ↑ D L H RD H L L CP X X X D X X X
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
74HC74宽工作电压范围2 V 6 VD输出可以开车10 LSTTL LoadsD低功耗,40-µA马克斯ICCD典型信息= 15 nsD±4-mA输出驱动VD低输入电 流的5点1µA Maxdescription /订购informationThe HC74设备包含两个independentD-type positive-edge-triggered拖鞋。74HC74在预置(PRE)或 清除(CLR)输入设置或重置输出的低电平，而不考虑其他输入的电平。当PRE和CLR处于非活动状态(高)时，满足setuptime要求的数据 (D)输入处的数据被传输到时钟(CLK)脉冲正向边缘的输出端。时钟触发发生在电压水平，与CLK的上升时间没有直接关系。在保持时间 间隔之后，可以在不影响输出电平的情况下更改输入端的数据。订购包图纸,标准包装数量，74HC74热数据，符号，和PCB设计指南超 过“绝对最大额定值”下列出的应力可能对设备造成永久性损坏。这些只是应力等级，设备在这些或任何其他条件下的功能运行，超 出“推荐操作条件”的指示，是不受限制的。长时间暴露在绝对最大额定条件下可能会影响设备的可靠性。如果观察输入和输出电流额 定值，可能会超过输入和输出电压额定值。封装热阻抗按JESD 5计算环保(RoHS &没有某人/ Br): TI定义“绿色”意味着“Pb-Free”,此 外,使用包装材料,不含卤素,包括溴(Br)或锑(某人)总数的0.1%以上产品的重量。(3)实验室,峰值温度。湿度敏感性级别评级根据 JEDECindustry标准分类和soldertemperature峰值。重要信息和免责声明:本页所提供的信息代表德州仪器自提供之日起的知识和信念。TI 的知识和信念基于第三方提供的信息，对于这些信息的准确性不作任何陈述或保证。74HC74目前正在努力更好地整合来自第三方的信 息。TI已采取并将继续采取合理措施，提供具有代表性和准确的信息，但可能未对来料和化学品进行破坏性测试或化学分析。TI和TI供 应商认为某些信息是专有的，因此CAS号码和其他有限的信息可能无法发布。在任何情况下，TI因该等信息而产生的责任都不应超过 TIto客户在本文件中每年销售的TI部件的采购总价