智力竞赛抢答器逻辑电路设计方案
四人智力竞赛抢答器电路原理及设计
四人智力竞赛抢答器电路原理及设计目录一、设计目的 ..................................................................... .............................................. 2 二、设计任务与要求 ..................................................................... .. (2)1、设计任务 ..................................................................... . (2)2、设计要求 ..................................................................... . (2)三、四人智力竞赛抢答器电路原理及设计 .....................................................................31、设计方案 ..................................................................... . (3)2、系统框图 ..................................................................... . (3)3、方案比较 ..................................................................... . (4)方案1 ...................................................................... ........................................................................ . (4)方案2:...................................................................... ........................................................................ (4)方案3: ..................................................................... ........................................................................ . (4)4、单元电路设计及元器件选择 ..................................................................... (4)(1)抢答电路 ..................................................................... ........................................................................ .. (4)(2)定时电路 ............................................................................................................................................. .. (7)(3)报警电路 ..................................................................... ........................................................................ .. (9)(4)时序控制电路 ..................................................................... ......................................................................10(5)元器件列表 ..................................................................... ........................................................................ .. 125、四路抢答器总电路图 ..................................................................... ........................................... 13 四、设计过程中的问题和解决办法 ..................................................................... ......... 13 五、设计成品的优点与不足 ..................................................................... ..................... 14 六、心得体会 ..................................................................... ................................................ 14 七、实物图 ..................................................................... (15)1、正面 ..................................................................... ......................................................................152、反面 ..................................................................... ......................................................................161四人智力竞赛抢答器一、设计目的1.掌握四人智力竞赛抢答器电路的设计、组装与调试方法。
智力竞赛抢答器的电路设计
智力竞赛抢答器电路设计一、选题背景1.抢答组数为3 组，输入抢答信号的按键需完成无抖动功能；2.能迅速、准确地判处抢答者，同时能排除其它组的干扰信号，闭锁其它各路输入使其它组再按开关时失去作用，并能对抢中者有显示和鸣叫指示3.每组有 1 位十进制计分显示电路，能进行加/减计分；4.当抢答开始后，指示灯应闪亮；当有某组抢答时，指示灯灭，最先抢答一组的灯亮，并发出音响；也可以驱动组别数字显示（用数码管显示）；5.回答问题的时间应可调整，分别为 10s、20；主持人应有复位按钮和开始抢答按钮。
二、方案论证(设计理念)说选用at89c51芯片进行仿真实验，由于题目要求以及芯片的端口较少问题，故选用了一个四位数码管，将显示分数和显示选手号的功能集成于一个四位数码管中，并由复位功能进行两种显示的切换。
将P0口接上数码管，从P2口选择几个作为位选端口，另外的几位作为主持人的按键用来进行加减分以及开始和复位的选择。
并对按键进行了消抖防影措施。
在芯片的对应端口连接上晶振电路，在P3口连接蜂鸣器进行相应的提示。
源程序在keil5环境中生成，仿真在protues8.9环境中生成，将程序写入芯片中得到了运行且功能无错误三、过程论述过程论述大致分为两个部分，为硬件部分和软件部分1.硬件部分P0口接上数码管，采用共阴极四位一体数码管。
由于连接的为P0口所以需要接上上拉电阻，由于单个电阻过于麻烦所以选择使用排阻。
蜂鸣器电路，由于单片机产生的电流过小，无法支持蜂鸣器的正常使用，所以使用三极管进行电流放大来保持蜂鸣器的正常使用。
图中显示的为按键，左侧是选手按键，右侧为主持人按键，分别为开始按钮、加分按钮、减分按钮、复位按钮。
2.软件部分本次实验使用了两个定时器中断，分别为定时器中断0和定时器中断1。
设置的初始抢答倒计时为20s，答题时间为10s，为两个定时器赋上相应的初值可以应对两种时间为零的各种情况由于题目的要求当复位按键或者选手按键按下后需要屏蔽其他选手的按钮影响，设计采用了一种标志位来控制按键扫描函数，当复位按键或者选手抢答按键按下后该标志位置1然后停止对按键函数的扫描以此来屏蔽其他按键的干扰。
智力竞赛抢答器 eda 课程设计 报告电路图
燕山大学EDA课程设计报告书智力竞赛抢答器姓名：李学森班级：08电子信息工程3班学号：080104020063 成绩：一、设计题目：智力竞赛抢答器二、设计要求：1 .五人参赛每人一个按钮，主持人一个按钮，按下就开始；2 .每人一个发光二极管，抢中者灯亮；3 .有人抢答时，喇叭响两秒钟；4 .答题时限为10秒钟，从有人抢答开始，用数码管倒计时间，0,9,8…1，0；倒计时到0的时候，喇叭发出两秒声响。
三、设计内容：1．设计方案：主持人控制总开关，主持人置高电平后，系统进入准备工作。
有人抢答时，相应的二极管发光，同时数码管开始倒计时，且喇叭响两秒钟。
当倒计时再次到0的时候，喇叭再响2秒钟。
我设计的方案由五个高低电平控制相应的发光二极管，第六个用于主持人复位。
由二极管控制数码管和其中一个喇叭，再由数码管控制另一喇叭。
因此把整个课题分成四个模块：抢答器、10s倒计时器、分频器、2s计时器。
2．模块①：抢答器control为置零端，主持人控制，L1-L5由每位选手控制。
Q1-Q5为发光二极管，主持人置低电平后,Q1-Q5都被置零。
当主持人置为高电平时，抢答开始，抢答成功者对应的二极管发光，通过与门将cp信号封锁，并输入低电平到DFF中，则其他选手再次按键时结果不会改变，实现了一人抢答后，其他人不能再做答。
主持人按H清零后即可再次抢答。
此模块的仿真波形如下：仿真说明：当CONTROL为高电平时，即主持人按键以后，L1最先抢答成功，显示L1是高电平，使其对应的二极管发光模块②：十秒倒计时器此十秒钟倒计时器是由74190与7448组成的十进制减法计数器，它保留预制置数端、CP信号端、计数输出端，TNUP置高电平进行减法计算，其余的端口都置为0。
LDN是置零端，当它等于1的时候，74190有效，倒计时开始。
当输出0、9、--1时，D触发器输出结果总是0，不影响CP信号。
当输出从1到0时，D触发器输出结果为1，则CP信号被封锁。
智力竞赛抢答器电路设计
智力竞赛抢答器电路设计一、选题背景本智能抢答器以AT89C51单片机为控制核心，由复位电路、时钟电路、主持人按键电路、选手抢答按键电路、LCD显示电路、报警电路等组成。
抢答器可同时供3名选手或3个代表队比赛，分别用3个按键K1、K2、K3进行抢答。
当主持人启动“开始抢答键”，定时器进行减计时，当倒计时为0时禁止抢答。
参赛选手在设定时间内抢答有效，则显示选手的编号同时进入回答问题的倒计时。
在回答问题倒计时期间选手如回答正确，主持人通过“加分键”给选手加分。
如果选手回答错误，主持人则通过“减分键”给选手扣分。
此外该电路还具有锁存和显示功能。
即某位选手按下按键，锁存相应选手的参赛号码，并在LCD显示屏上显示，同时扬声器发出警鸣声提示。
其他按键者将不能响应。
二、方案论证(设计理念)图1 流程图1、显示电路用LCD1602来代替数码管进行显示功能，因为LCD1602能够显示2行16个字符，具有微功耗、体积小、显示内容丰富、超薄轻巧，外围电路配置简单，价格便宜，具有很高的性价比等优点。
2、倒计时子程序该智能抢答器的“抢答时间倒计时”设置为10s,“回答时间倒计时”设置为20s。
用定时器中断T1定时1s,如果1s定时时间到，倒计时自动减1，并在数码管显示，再判断到倒计时是否结束到0，没有到继续1s倒计时减1，直到倒计时计为止.3、复位电路[1]复位电路采用的是按键电平复位方式，复位按钮按下，产生高电平的复位信号送入9脚。
电解电容充电放电使得复位高电平信号持续2个机器周期以上。
当放起按键时，9脚缓慢达到低电平则退出复位。
程序从头开始执行。
4、抢答键电路该电路采用独立式键盘，独立式键盘是指各按键分别接通一条输入I\O口，例如当主持人要按下“抢答开始键”K1时，如果按键没有按下时，CPU对应的口P3.0由于有上拉电阻，其输入为高电平“1”；当按键按下后，对应的1.0口变为低电平“0”，这样P1.0口就从高电平变为低电平。
智力竞赛抢答器电路课程设计说明书
智力竞赛抢答器电路设计1 技术指标设计一个四组抢答器，有人抢答时，蜂鸣器发声，同时优先抢答者对应的指示灯亮，而后抢答者对应的指示灯不亮。
主持人具有将抢答器复原的功能。
2 设计方案及其比较2.1 方案一采用74LS175为主芯片的设计方案图1为74LSl75管脚图。
其中，CLR是异步清零控制端(低电平有效)。
D1～D4是并行数据输入端，CLK为时钟脉冲端，Q1～Q4是并行数据输出端，/Q1～/Q4是Q1～Q4的反码数据输出端。
(注：/Q1代表Q1的非，下同)图1 74LS175管脚图表1为74LS175的功能表。
当CLK引脚输入上升沿时，D1～D4被锁存到输出端（Q1～Q4）。
在CLK其他状态时，输出与输入无关。
其异步复位端为低电平时，Q1～Q4输出为低，/Q1～/Q4输出为高。
表1 74LS175的功能表清零时钟输入输出工作模式CLR CLK 1D 2D 3D 4D 1Q 2Q 3Q 4Q0 ×××××0 0 0 0 异步清零1 ↑1D 2D 3D 4D 1D 2D 3D 4D 数码寄存1 1 ××××保持数据保持1 0 ××××保持数据保持抢答器的电路设计图使用Protel绘制，结果如图2所示。
图2 抢答器电路设计图方案一其工作原理为：电路上电后，按下复位按键S0（裁判）实现清零功能，/Q1～/Q4 输出高电平，与之相连接的指示用的四个LED全熄灭。
同时以Q1～Q4作为输入的或非门输出为高电平，经非门输出低电平，蜂鸣器不响；经与门使脉冲正常输入。
松开复位键，电路进入准备状态。
假设有按键S3 (3号选手)被按下，Q3输出变为高电平，/Q3变为低电平。
从而导致对应得LED被点亮，或非门的输出将由高变成低电平，经非门变为高电平使蜂鸣器鸣叫。
同时或非门的低输出经过与门使得脉冲信号无法进入CLK端，即芯片的CLK 保持低电平，此时芯片处于数据保持状态，按下除复位之外的任何的按键都将不会发生电路状态的变化，即输入被锁定，达到阻止其他选手抢答的目标。
智力竞赛抢答器逻辑电路设计1
智力竞赛抢答器逻辑电路设计1智力竞赛抢答器逻辑电路设计是一项旨在设计一种电路，具有能够在智力竞赛等场合使用的快速抢答的功能。
该电路的设计需要考虑到其工作的可靠性、快速性、精确性等方面，并具有一定的实用性。
设计思路：智力竞赛抢答器逻辑电路的设计要从以下几个方面入手：输入信号的检测和处理、计时器的设计、信号输出的控制。
1. 输入信号的检测和处理在智力竞赛时，选手的手速和反应速度是非常重要的因素，电路的设计需要考虑如何快速地将选手按下按钮的信号捕捉到并处理。
我们可以使用双稳态触发器作为输入信号检测的基础电路。
当选手按下按钮时，通过按钮上的电容原理，会使得信号的电平变化，触发双稳态触发器将输入信号变为高电平。
当第一个选手按下了按钮之后，会产生一个高电平信号被捕捉到。
为了避免抢答器出现一次击鸣，同时进行多次计时的情况发生，我们需要对信号进行去反跳处理。
我们可以在双稳态触发器输出端后面添加一个RC滤波电路，将输入信号做进一步处理，将短时间内的信号波动滤去。
2. 计时器的设计为了保证抢答器计时的精确性，我们需要使用高速计数器作为计时基础电路。
当电路检测到选手按下按钮后，即会触发计时器开始进行计时，并输出计时结果。
计时器的计时范围可以根据不同的比赛需求进行设置，一般设为30秒左右。
当第一个选手抢答成功后，即需要停止计时器的计时，并将计时结果通过信号输出电路进行输出。
为了避免第二个选手误抢，我们需要添加一个延迟开关，在选手按下按钮后的一定时间内才允许第二个选手进行抢答。
3. 信号输出的控制当选手抢答成功后，其抢答的结果需要通过信号输出电路进行输出，这时我们需要使用锁存器或寄存器进行存储。
当第一个选手抢答成功后，其抢答时间将被锁存起来，并输出到屏幕上，同时触发音响输出计时器停止计时的信号。
在比赛系统中，可以根据实际需求将输出信号连接到屏幕、扬声器等外部设备上。
总结：智力竞赛抢答器电路的设计涉及到输入信号的检测和处理、计时器的设计以及信号输出的控制等多个方面。
智力竞赛抢答器逻辑电路设计(1)
智力竞赛抢答器逻辑电路设计(1)智力竞赛抢答器是一种智能化的电子竞赛设备，可用于各种竞赛场合，比如学校的智力竞赛、电视节目的抢答环节等。
本文将介绍智力竞赛抢答器的逻辑电路设计。
一、总体设计思路智力竞赛抢答器采用数字电路设计，由主控芯片、按键模块、显示模块和声音提示模块等组成。
其总体设计思路如下：1. 按下按钮后，主控芯片接收到按键信号，停止计时，在显示屏上显示该答题者的编号，并发出声音提示。
2. 当有多个人同时按下按钮时，主控芯片将优先响应第一个按下按钮的人，忽略后续按下的人。
3. 主控芯片能够根据比赛规则，提前设置赛制、抢答时间等参数。
4. 显示屏能够显示当前有没有人抢答成功、哪位选手抢答成功、以及还有多长时间可以抢答等信息。
5. 抢答结束后，主控芯片将输出该选手的编号和得分，作为最终比赛成绩的一部分。
二、电路设计详解1. 主控芯片本抢答器采用AVR单片机ATmega16作为主控芯片。
优点是具有较强的计算能力、内置多个计数器和定时器，并且非常稳定可靠。
2. 按键模块按键模块由多个按钮和一个脉冲滤波电路组成。
脉冲滤波电路主要是为了防止按钮松动或者多次按下导致重复触发信号。
当有人按下按钮时，脉冲滤波电路会产生一个稳定的脉冲信号，经过扫描程序把当前按下的按钮编号记录到单片机中。
3. 显示模块本抢答器采用4位8段共阳数码管显示屏，它可以显示十进制数码、英文字母和符号。
显示模块需要与单片机进行通讯，通过数码管上的控制引脚来控制显示内容。
单片机通常采用借助集成芯片74HC595实现数码管的位选和段选。
声音提示模块是指按下按钮后，发出的“嘀嘀”声。
本抢答器采用5V蜂鸣器来实现，当单片机检测到有人按下按钮时，就会输出一个脉冲信号，让蜂鸣器发出声音。
5. 电源模块电源模块是整个抢答器电路的基础，它需要为单片机、显示器和按钮提供稳定的电源。
本抢答器采用直流5V电源输入，可以通过电池、USB接口、电源适配器等供电方式。
智力竞赛抢答器逻辑电路设计
2．判组电路
判组电路由RS触发器完成，CD4043为三态RS锁存触 发器，当S1 按下时，Q1 为1，这时或非门74LS25为低电平， 封锁了其他组的输入。Q1为1，使发光管D1发亮，同时也 驱动音响电路鸣叫，实现声、光的指示。输入端采用了阻 容方法，以防止开关抖动。
3．定时电路
当进行抢答或必答时，主持人按动单次脉冲启动开关， 使定时数据置入计数器，同时使JK触发器74LS112翻转（ Q 1 ），定时器进行减计数定时，定时开始，定时指示灯 亮。当定时时间到，即减法计数器为“00”时， 为“1”，定 时结束，控制音响电路鸣叫，并灭掉指示灯（JK触发器 的 ，Q 1，Q 0 ）。
倒T形电阻网络D/A转换器电路中， S0 ～ S3为模拟开关，由 输入数码Di 控制；R 和2R 组成电阻解码网络，呈倒T形；运算放 大器A构成求和电路。
（1）当Di 1时，Si 接运放反相输入端（“虚地”），Ii 流入求 和电路。 （2）当Di 0 时，Si 将电阻2R接地。无论模拟开关Si处于何种位 置，与Si相连的2R电阻均等效接“地”（地或虚地）。这样流经 2R电阻的电流与开关位置无关，为确定值。
数字电子技术
智力竞赛抢答器逻辑电 路设计
简述
1
2 设计任务及要求
设计方案提示
3
4
主要元器件选择
设计原理及参考电路 5
1.1 简述
如图9-1所示为智力竞赛抢答器的电路原理组成方框图。
图9-1 智力竞赛抢答器原理框图
1.2 设计任务及要求
具体要求主要包括以下几点。
（1）抢答组数为4组，输入抢答信号的控制电路应由无抖动开关 来实现。 （2）选组电路能迅速、准确地判别抢答者，同时能排除其他组的 干扰信号，即闭锁其他各路输入使其再按开关时失去作用，并能 对抢中者发出声、光显示和鸣叫指示。 （3）计数显示电路为3位十进制计分显示电路，能进行加/减计分。 （4）开始作答时，启动定时灯亮，开始计时；当计时结束时，喇 叭发出单音调“嘟”声，并熄灭指示灯。
智力竞赛抢答器-方案二
电子技术课程设计——智力竞赛抢答器学院：电子信息工程学院班级：自动化051501姓名：何江洋学号：0110同组者：郭志培学号：0109指导老师：闫晓梅2008年1月目录一、设计任务与要求．．．．．．．．．．．．．．．．．．．．．．．．．1二、总体框图．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1三、选择器件．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．3四、功能模块．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．7五、总体设计电路图．．．．．．．．．．．．．．．．．．．．．．．．．10六、参考文献．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．12智力竞赛抢答器一、设计任务与要求（1）、抢答器能够容纳8名选手，并且输出相应的编号为1、2、3、4、5、6、7、8，为每名选手设置一个按键。
为简化设计，可利用实验仪上的逻辑电平开关。
（2）、设置一个给工作人员清零的开关，以便能开始新的一轮抢答。
为简化设计，可利用实验仪上的逻辑电平开关。
（3）、用LED 数码管显示获得优先抢答选手的编号，一直保持到工作人员清零或1分钟倒计时答题时间结束为止。
（4）、用LED 数码管显示有效抢答后的1分钟倒计时答题时间。
（5）、用喇叭发声指示有效抢答及答题时间结束。
（6）、秒信号不必考虑时间精度，可利用实验仪所提供的 连续脉冲（方波）。
二、总体框图图1 原理框图如电路原理框图，当主持人清零后，指示灯红灯亮，这时抢答无效，且这时三个数码管都被清零。
只有当主持人开关按下，处于抢答状态，这时当有一个选手抢答后，抢答信号通过由D 触发器构成的优先编码器输送到显示器,这样LED 数码显示器就会显示出其号码。
这时锁存电路工作，以至于其它的选手再抢答时主持人或非门8路抢答开关由D 触发器构成的编码器显示大体选手编号的数码管3与非门 与非门与门十进制可逆计数器2十进制可逆计数器1一千赫兹脉冲信号发生器数码管1数码管2或门与门或门指示灯电源VCC电源VCC就无效了。
三路智力竞赛抢答器的设计ppt课件
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
数字系统设计实例
--三路智力竞赛抢答器的设计
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
J0
X
1
Q
n 1
K 0 Q 1n
输入封锁信号X2为0时起封锁作用，其他选手抢答器中 任一个输出封锁信号为1时，X2都应为0，故可用或非门实现。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
数字系统设计
三、数字系统设计的一般方法
数字系统的设计方法有两种，即自上而下的设计方法和自 下而上的设计方法。现代数字系统的设计常采用自上而下 的设计方法。
自上而下的设计方法是针对数字系统层次化结构的特点， 将系统的设计分层次、分模块进行。通常将整个系统从逻 辑上划分成控制单元和数据处理单元两大部分。如果控制 单元和处理单元仍比较复杂，可以在控制单元和处理单元 内部多重地进行逻辑划分，分解成几个子模块进行逻辑设 计，最后得到所要求的数字系统。
第四步：主持人按“开始抢答”按钮，宣布开始抢答。
第五步：选选手手按自己的选手抢答台上所设的“抢答”按钮抢答。抢到 答题权的选手抢答台上所设的绿灯发亮并发出声音，经主持人允许后答 题。
第六步：若选手答题正确，主持人宣布选手得得分分，并按“加10分” 按钮给选手加10分或者按“减10分”按钮给选手减10分。
《数字逻辑电路》多路电子抢答器的设计
《数字逻辑电路》多路电子抢答器的设计1 整机设计1.1 设计要求结合所学数电知识设计一个智力竞赛抢答器，供八个选手参加比赛使用，且主持人可控制抢答的开始。
1.1.1设计任务根据要求设计制作一个八人抢答器。
1.1.2性能指标要求给主持人一个控制开关，用来控制系统的清零和抢答开始(蜂鸣器响)。
抢答器具有数据锁存和显示功能，有选手按动抢答按钮（停止蜂鸣），编号立即锁存，并在LED数码管上显示选手编号，此外，要封锁输入电路，禁止其他选手抢答。
1.2 整机实现的基本原理及框图1.2.1基本原理SW2到SW9为八位选手的抢答开关，SW1单刀双掷开关设为主持人控制开关。
当主持人控制开关置于清零状态时，RS触发器的R端为低电平，输出端全部为低电平。
于是4511的BI为高，显示器灭灯；74LS148处于工作状态，此时锁存电路不工作。
当SW1置于开始状态，优先编码电路和锁存电路同时处于工作状态。
74LS279的1R、1S均为高电平，由真值表可知，输出1Q为低电平，从而使74LS148输入使能端为低电平有效，即抢答器处于等待工作状态。
若有选手（假设为3号选手）按动抢答开关（即闭合SW4），此时优先编码器74LS148输入端I3接低电平有效，则输出A2A1A0为100，A2A1A0分别接至3S、2S、1S，根据RS锁存器真值表，1Q2Q3Q输出分别为110，从而4511的输入端DCBA为0011，经4511译码，显示器上显示“3”。
与此同时，当74LS148输入端有一个为低电平时，GS为低电平有效，即标志译码器处于工作状态，从而使4S为0，此时4Q输出为高电平，致使EI为高电平，74LS148处于禁止工作状态，其他选手抢答按钮的输入信号不会被接受。
这就保证了抢答者优先性以及抢答电路的准确性。
抢答结束后，主持人开关置于清零状态，数码管变灰，一切恢复初始状态，以便进入下一轮抢答环节。
1.2.2总体框图2 各功能电路实现原理及电路设计74LS148优先编码器此芯片为8线-3线优先编码器，在优先编码器电路中，允许同时输入两个以上编码信号。
电子技术课程设计--智力竞赛抢答器的设计
智力竞赛抢答器的设计一、设计任务与要求1.运用数字电路设计一个能够满足特定要求的八路抢答器2.绘制电路原理图并进行仿真，要求在报告中画出正确的波形。
3.按照所画的原理图，在仿真的基础上焊接实物并进行调试。
功能描述1、抢答锁存功能：抢答开始后，8名选手中若有选手按动抢答按钮，选手编号便立即锁存，实现抢答锁存功能。
2、显示报警功能：有选手按动抢答按钮编号被锁存时，LED数码管上显示选手编号，同时蜂鸣器给出音响提示。
3、主控功能：主持人的控制开关控制系统的清零。
二、电路原理分析与方案设计2.1. 设计思路①本题的根本任务是准确判断出第一抢答者的信号并将其锁存。
实现这一功能可选择使用触发器或锁存器等。
在得到第一信号之后应立即将电路的输入封锁，即使其他组的抢答信号无效。
同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效。
②当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的组别，也可以用发光二极管直接指示出组别。
2.2原理分析电路要完成的功能是实现8路选手抢答并进行锁存，同时有相应发光二极管点亮和数码显示。
使用优先编码器 74LS148 和锁存器 74LS297 来完成。
该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。
工作过程：开关S 置于"清除"端时，RS 触发器的 R、S 端均为0，4 个触发器输出置0，使74LS148 的优先编码工作标志端＝ 0，使之处于工作状态。
当开关S 置于"开始"时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148 的输出经RS 锁存后，CTR=1,RBO =1, 七段显示电路74LS48 处于工作状态，4Q3Q2Q=101,经译码显示为“5”。
此外，CTR ＝1，使74LS148 优先编码工作标志端＝１，处于禁止状态，封锁其他按键的输入。
智力竞赛抢答器电路设计
目录1 技术指标 (2)2 设计方案及其比较 (2)3实现方案 (7)3.1 CC4042锁定器的内部结构和工作原理 (7)3.2 实现智力抢答器的电路图及其原理 (8)4 调试过程及结论 (9)4.1 电路的连接 (9)4.2 电路的调试 (9)4.3 结论 (9)5 心得体会 (10)6 参考文献 (10)智力竞赛抢答器电路设计1 技术指标设计一个四组抢答器，有人抢答时，蜂鸣器发声，同时优先抢答者对应的指示灯亮，而后抢答者对应的指示灯不亮。
主持人具有将抢答器复原的功能。
2 设计方案及其比较2.1 方案一电路如图2.11所示图2.11 方案一电路原理图CC4042是一CMOS集成D锁存器。
POL接VDD，CP端电平由Q0～Q3和复位开关S产生的信号决定。
电路开始工作前，按下复位开关S，使“与非”门G2输出为1。
此时CC4042的时钟CP=1，故芯片处于传送信号D0～D3状态，一旦S0～S3中任一按钮先按下，如S0先按下，则Q0=D0=1，Q0=0，对应的发光二极管V0点亮，同时“与非”门G1输出高电平，下降沿的作用下。
第一信号被锁存，此后S1～S3若再按下，电路不再有反应了。
CC4042的引脚图见图2.12。
VDD可用5V直流电源或电池，V0～V3可用不同颜色的发光二极管，G1、G2是四输入和二输入“与非”门电路，各电阻阻值见图示。
表2.1 CC4042锁存器功能表POL CP D i Q i Q i0 0 0 0 00 0 1 1 00 ↑X 锁存1 1 0 0 11 1 1 1 01 ↓X 锁存图2.12 CC4042锁存器引脚图2.2 方案二电路如图2.21所示CC4042是一CMOS集成D锁存器。
POL接VDD，CP端电平由Q0～Q3和复位开关S产生的信号决定。
电路开始工作前，按下复位开关S，使“异或”门G2输出为0。
此时CC4042的时钟CP=0，故芯片处于传送信号D0～D3状态，一旦S0～S3中任一按钮先按下，如S0先按下，则Q0=D0=1，对应的发光二极管V0点亮，同时“或”门G1输出高电平，经三极的作用下。
智力竞赛抢答器电路设计
滨江学院电子技术实习与课程设计题目智力竞赛抢答器电路设计学生姓名孔云剑学号***********学院滨江学院专业系统工程方向指导教师张群二Ｏ一Ｏ年 6 月1日第一章序言智力竞赛抢答计时器是一名的裁判员，它的任务是从若干名竞赛者中确定出最先的抢答者，并要求竞赛者在规定的时间里回答完问题。
第二章设计任务书一、设计题目:智力竞赛抢答计时器二、技术要求：1．设计一个三人参加的智力竞赛抢答计时器。
2．当有某一参赛者首先按下抢答开关键，相应显示灯亮并伴有声响。
此时，抢答器不再接收其他输入信号。
3．电路具有回答问题时间控制功能。
要求回答问题的时间小于100秒（显示为0～99），时间显示采用倒计时的方式。
当达到限定时间时，发出声响以示警告。
三、给定条件及器件1．要求电路主要选用中规模COMS集成电路CC4000系列。
2．电源电压为5～10V。
3．本设计要求在数字电路实验箱上完成。
四、设计内容1. 电路各部门的组成和工作原理。
2. 元器件的选取及其电路图和功能。
3. 电路各部分的调试方法。
4. 在整机电路的设计调试过程中，遇到什么问题，其原因及解决的方法。
第三章电路组成和工作原理根据上面所说的功能要求，智力竞赛抢答计事系统的组成框图如下图所示。
它主要有六部分组成：一、抢答器——智力竞赛抢答器的核心。
当参赛者的任意一位首先按下抢答开关时，抢答器即刻接受该信号，指使相应发光二极管亮（或者响电路发出声音），与此同时，封锁住其他参赛者的输入信号。
二、抢答控制器———由三个开关组成。
三名参赛者各控制一个，拨动开关使相应控制端的信号为高电平或低电平。
三、清零装置——供比赛开始前裁判远使用。
它能保证比赛前触发器统一清零，避免电路的误动作和抢答过程的不公平。
四、显示、声响电路——比赛开始，当某一参赛者按下抢答器开关时，触发器就接受该信号，在封锁其他开关信号的同时，使该路的发光二极管发出亮光和蜂鸣器发出声响，以引起人们的注意。
五、计时、显示、声响电路——是对抢答者回答问题时间进行控制电路。
智力竞赛抢答器逻辑电路设计
智力竞赛抢答器逻辑电路设计
在逻辑电路设计中，我们需要考虑以下几个关键要素：按钮输入、时
间记录、比较和显示。
首先，按钮输入是抢答器的输入信号，可以通过按钮连接到电路中。
当参赛者按下按钮时，按钮会向电路发送一个电压信号，表示有参赛者抢答。
这个电压信号可以通过逻辑门电路进行检测和处理。
接下来，时间记录是抢答器的核心功能之一、当有参赛者按下按钮时，抢答器需要迅速记录下按下的时间顺序，以便后续比较和判断。
为了实现
时间记录功能，可以使用一个计时器电路，例如基于555定时器芯片或微
控制器的计时器功能。
在记录时间的过程中，我们需要将每位参赛者的按下顺序进行记录。
为了区分每位参赛者，我们可以为每个按钮设置一个独特的编号或标志。
这样，在时间记录中，可以同时记录按下的时间和参赛者的编号，以便后
续比较和判断。
比较是判断哪位参赛者最先抢答的关键步骤。
在时间记录完成后，我
们可以将参赛者的抢答时间进行比较，以确定最先抢答的参赛者。
比较可
以通过逻辑门电路实现，例如使用比较器电路、多路选择器电路等。
最后，抢答器需要实时地显示抢答结果，以便主持人和观众了解。
显
示可以通过LED显示屏、数码管等组件进行，这些组件可以通过逻辑门电
路控制来显示对应的结果。
综上所述，智力竞赛抢答器的逻辑电路设计主要包括按钮输入、时间
记录、比较和显示等功能。
通过设计合适的逻辑门电路，可以实现高效准
确的抢答功能，提升智力竞赛的游戏体验。
当然，设计的具体电路方案需要根据实际需求和可用的器件进行选择和调整。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
智力竞赛抢答器逻辑电路设计一、抢答器的简要智力竞赛是一种生动活泼的教育形式和方法，通过抢答和必答两种方式能引起参赛者和观众的极大兴趣，并且能在极短的时间，使人们增加一些科学知识和生活知识。
实际进行智力竞赛时，一般分为若干组，各组对主持人提出的问题，分必答和抢答两种。
必答有时间限制，至恫寸要告警，回答问题正确与否，由主持人判别加分还是减分，成绩评定结果要用电子装置显示。
抢答时，要判定哪组优先，并予以指示和鸣叫。
二、抢答器的任务与要求设计要求：每组设置一个抢答器按钮，供抢答者使用。
电路具有第一抢答信号鉴别和锁存功能。
在主持人将系统复位并发出抢答指令后，若抢答者按动抢答开关，则该组指示灯亮并组别鉴别显示电路显示抢答者的组别，同时扬声器发出“嘀-嘟”的双响，音响持续2-3S。
电路具备自锁功能，使别组的抢答器开关不起作用。
设计任务：本题的根本任务是准确判别第一抢答者的信号并将其锁存。
实现这功能可用触发器或锁存器等。
在得到第一信号后应该将其电路的输出封锁，使其他组的抢答信号无效。
同时还必须注意，第一抢答信号必须在主持人发出抢答命令后才有效，否则应视为提前抢答而犯规。
当电路形成第一抢答信号之后，LED显示组电路显示其组别。
还可鉴别出的第一抢答信号控制一个具有两种工作频率交换变化的音频振荡器工作，使其推动扬声器发出响音，表示该题抢答有效。
三、设计方案用TTL或CMOS集成电路设计智力竞赛抢答器逻辑控制电路，具体要求如下：1.抢答组数为4组，输入抢答信号的控制电路应由无抖动开关来实现。
2.判别选组电路。
能迅速、准确地判处抢答者，同时能排除其它组的干扰信号，闭锁其它各路输入使其它组再按开关时失去作用，并能对抢中者有光、声显示和呜叫指示。
3•计数、显示电路。
每组有三位十进制计分显示电路，能进行加 4.定时及音响。
必答时，启动定时灯亮，以示开始，当时间到要发出单音调“嘟”声，并熄灭指示 灯。
抢答时，当抢答开始后，指示灯应闪亮。
当有某组抢答时，指示灯灭，最先抢答一组的灯亮，并发出音响。
也可以驱动组别数字显示 （用数码管显示）。
回答问题的时间应可 调整，分别为10s 、20s 、50s 、60s 或稍长些。
4、主持人应有复位按钮。
抢答和必答定时应有手动控制。
抢答器电路原理框图结构利用锁存型D 触发器CD4042来完成的四路抢答器。
如图3-4所示，触发 器CD4042 与非门CD4012 等元器件组成抢答器的控制电路， Q1-Q4,LED1~LED4 等元器件组成显示电路，与非门CD4011等元器件组成声 音提示电路，SA1~SA4组成抢答按钮，S5A 复位按钮，触发器CD4042是电 路的核心元件。
当6脚输出高电平时，触发器CD4042的输出状态由输入的时 钟脉冲的的高的电平来决定，CP=O 时锁存数据，CP=1时传输数据。
/减计分。
图3.1抢答器原理框图结构框图三、各单元电路设计(1 )控制电路的设计控制电路是由锁存型的 D 触发器CD4042和与非门CD4012等组成(如图3 — 8); CD4042含有四组具有共同单位控制储存指挥输入•控制极性是可以选择的。
如POL 输入为低电平电位及STORE 输入亦为低电平，送至D 输入之 数据将在其个别真的及互补的输出端出现当 STORE 输入电位升高，在此输入之之输入端电位低时，将使输出端电位升高。
如四个输入端皆为高电平时，则输 出端之电位降低。
A 系列元件会产生极坏之一面倒的反应。
可使用B 系列元件， 但非临界之应用。
在没有任何电平输入时， CD4042的4个输入端经过电阻上拉为高电平，根据其功能表可知其四个 Q 输出端为高电平，Q 输出端为低电 平LED 不显示，此时与非门CD4012输出为低电平使多谐振荡电路停振， 从而 控制整个电路处于稳定状态。
反之，当CD4042输入高电平时，其输出端Q 与 Q 分别输出低电平和高电平，CD4012输出低电平使多谐振荡电路起振，从而 控制整个电路进行正常的工作。
控制电路是整个电路的核心部分，当输入的CP =1时CD4042进行数据传输，当输入的CP = 0时CD4042进行数据所存(判 别第一个抢答者的信号)。
CD4042的好坏，决定了整个电路的整体性能。
、 上图是集成D 锁存器CD4042的逻辑图和功能表。
芯片中含有 4个D 锁存器■—( I ^L _ I ——TV 」 0 : I ----------------- » I D CP P0L Q D CP POL QD 00 D D 1 1 D D 10 D 1 1 数据于正过度时即储存于部并以真值形式 出现Q 输出端及其互补出现于Q 输出端;CD4012为双4输入端与非门两组正逻辑皆可单独使用。
当任一闸之一或一个以上图3-7声响电路电路BUZZER-单元，共用一个时钟脉冲，CP 为时钟端，POL 为极性控制信号。
CD4042功 能见图，它的功能为：当极性控制信号 POL=0时，若CP=0触发器接收D 信 号,并在CP 上升沿到来时，锁存D 信号，CP=1期间自锁D 信号；当POL= 1 时，则CP=1时，触发接收D 信号，CP 下降沿到来时锁存D 信号，CP=0期 间自锁。
（2 ）声响电路的设计声响电路用一个音频振荡器去推动一个扬声器 （蜂鸣器）工作即可。
为求电路 简单,声响电路所示一般声响电路都由集成音乐芯片或简单的分立元件构成。
VCC ...........~12V :VGG--U7本声响电路的设计主要采用多谐振荡器和 Q1等元件组成（如图3 — 9）; 04□ 0 -•. o口:L ・ -口工 」 亠 • ・ ■ 1- ・ ■ 己r»3 ■---- ■ 丘人・—- - ， ".厂廷¥ = B 图3-6 控制电路当CD4012在输出低电平时多谐振荡电路不工作；声响提示电路处于稳定状态（不工作）。
当CD4012在输出高电平时多谐振荡电路起振；驱动三极管工作从而带动扬声器发出声音。
声响提示电路处于工作状态）。
当有信号从振荡电路输出时，电流经R15形成一电压压降在Q1的基极，此时Q1导通,电流从VCC 经蜂鸣器到地，从而蜂鸣器发声。
该装置中，直流电源提供12V电压，足够驱动蜂鸣器发声，所以不需要接入74LS244驱动。
（3 ）显示电路显示电路一般由LED为发光二极管或数码显示器来实现，由于数码显示电路一般都需要显示驱动电路来实现比较复杂。
而LED为发光二极管主要加上适当的正向电压，该管即可发光，LED接法有两种：即共阳极和共阴极接法，要使其对方的发光二极管发光，前种接法使其相应的极为低电平，后种接法使其相应极为高电平。
半导体二极管的优点是体积小、工作可靠、寿命长、响应速度快、颜色丰富、缺点是功耗较大。
在本电路的设计中主要采用Q1-Q4和LED1〜LED5等元器件组成显示电路（如图3 —10），用来显示抢答者的组别。
CD4042的Q端输出低电平时LED 不发光。
CD4042的Q输出高电平时LED发光,显示抢答者的组别。
(4)门控多谐振荡电路多谐振荡器是一种无稳态电路，它在接通电源后不需要外加触发信号 ，电路 状态能够自动地不断变换，产生矩形波的输出•由于矩形波中的谐波分量很多，因 此这种振荡器冠以”多谐”二字。
在数字电路设计中常常使用555多谐振荡电 路、施密特振荡电路或者由简单的门电路来实现，由于 555多谐振荡电路、施 密特振荡电路应用于对于电路精度要比较高的电路设计中。
与普通的门电路相 比门电路具有电路结构简单、成本低 、实现容易的特点。
而在本电路的设计中 门控多谐振荡电路由CD4011门电路和R14、C1等组成。
它主要用来驱动Q5使扬声器发出声音。
开关按下与非门输出高电平，门控多谐振荡器起振。
扬声• 12V:R17 ：:—AAA — ioon::LEC1 :: ::艺、科、二山；「工4 AA/V — 1 DuD P f : RS ：： ,LX/v V — :「讣口］ 1 R11 . -VsAz ioon:LED4 : I 马图3-8显示电路Cr1::良吕 N471 > 1 akc ：：：RS ：：——"4— \ ：1 OkR :__. . RZ .. 亠 B - 3 ET 4+^H ---------CD4011、 CD4012的逻辑图和实现的功能如下表 3 — 1当任一闸之间或两输入端电位低时，则输出端之电位升高；两输入端同时电位高时，输出端之电位降低。
当任一闸之一或一个以上 之输入端电位低时，将使输出 端电位升高。
如四个输入端皆 为高电平时，贝U 输出端之电位降低。
表 3 — 1 CD4011、 CD4012 的逻辑图系统电路工作过程如图（3 — 3）所示抢答器由控制电路、显示电路和声音提示电路 3部分组 成。
锁存型D 触发器CD4042、与非门IC2-1CD4042等元器件组成抢答控制 电路；Q1 — Q4、LED1~LED4等元器件组成显示电路；与非门IC3CD4011等 元器件组成声音提示电路。
J1A — J4A 是抢答按钮，J5A 位按钮。
四位锁存器D 触发器CD4042是整个电路的核心器件，当P0L6脚接高电平时，D 触发器的 输出状态由输入时钟脉冲的极性决定，即CP=1时，传输数据，CP=0时锁存 数据。
当Q1 — Q4没有按下时，CD4042的个输入端D1~D4经过电阻R1~R4上拉 为高电平，因此其输出端 Q1~Q4均输出高电平，Q 1- Q 4输出为低电平， Q1 — Q4均截止，发光二极管LED1~LED4均不亮。
此时与非门IC2-1CD4012 输出低电平，由U4A 、U6A CD4011等元器件组成的门控多谐振荡器处于停振 状态，提示名称 逻辑图 实现的功能CD40114二输入与非门（1/4）所有这四组正逻辑反和闸皆可单独使用之。
CD4012双4输入与非 门音电路不工作。
同时与非门U3ACD4042输出低电平，使得U5A CD4011输出高电平，即CP=1，D触发器处于数据传输状态。
假如SA1被按下，此时D仁0 , Q仁0，使得U2A4042 输出为高电平，U5A CD4011为低电平，即CP=0，D触发器转入锁存状态，再按下其他按钮，电路不再响应。
同时CD4042的Q仁1，VY1接通，LED1点亮，显示第一路抢答。
在按下S1A的同时，与非门U3A输出高电平，门控多谐振荡器起振，由Q5驱动扬声器发出提示音。
门控振荡器的振荡频率由R14、C1的参数决定，振荡频率约为800HZ。
SA5是复位按钮，按下J5A，可使与非门U5A CD4011的一个输入端置零，其输出变为高电平，即CP=1，电路又回到Q1~Q4=1 ，Q1~Q4=0 的初始状态，为下一轮抢答做好准备，其他3路的工作原理与之相同。