华东师范大学CMOS差分放大器版图设计报告

合集下载

CMOS差分放大器

CMOS差分放大器、差分放大器的基本电路结构CMOS差分放大器的基本电路结构如图(a)、(b)所示二、工作原理假设M3与M4完全一致，则有：ID3=ID4,即ID1=ID3=ID4。

根据输入状态来分析该电路的工作原理：回(1)VGS1=VGS2,则UM1与M2的电流相等，即有：ID1=ID2,所以ID4=ID2,此时的输出电流为Io=ID4-ID2=0o回(2)VGS1>VGS2,ID1>ID2,则ID4>ID2,输出电流Io=ID4—ID2>0。

(3)VGSKVGS2,IDKID2,则ID4V ID2,输出电流Io=ID4—ID2<0。

且由于ID1+ID2=IS,所以ID1的增加量(或减小量)等于ID2的减小量(或增加量)，这样输出电流Io等于差分对管的漏极电流ID1与ID2之差，它的最大电流值为IS,从而实现了差分放大器的差分输出信号转换成单端输出信号。

图(b)则是另一种形式的CMOS差分放大器，PMOS管M1与M2作为差分对管，NMOS 管M3与M5构成电流源电路，作为差分放大器的负载。

差分放大器的工作电流由电流源IS 所提供，该电路的工作原理如同图⑶的电路结构一致。

三、电路分析——大信号分析以处于饱和区的NMOS管M0作为电流源。

转换特性(1)Vi1<<Vi2：M1截止，M3也截止，由于M4与M3完全相同，则M4截止，因此无电流从VDD中抽取，M2与M0工作在深线性区，电流也为0,因此Vo=0。

回(2)当Vi1接近Vi2：M1导通，通过M3对ID0分流并使M4导通，则其输出电压依赖于ID4与ID2之间的差值。

对于Vi1与Vi2间差值很小时，M2、M4饱和，产生了高增益，如图(b)所示，当Vi1大于Vi2时，ID1、|ID3|、|ID4|增大而ID2减小，最终驱动M4进入线性区。

回(3)Vi1>>Vi2：VGS2<Vth2,M2截止，M1、M3、M0饱和，M4工作于深线性区，并为零电流，故Vo=VDD。

12_10Gb_sCMOS并行光接收机前置放大器阵列设计

图 6 版图的后仿真输出眼图
条支路上的信号和噪声都会对其它支路造成干扰，严重影响了单路前置放大器电路的性能。因此在版图设计时必须重点考虑如何最大限度削弱并行通路间的串扰。
在 CMOS 工艺中，所有器件的硅衬底是共用的，这意味着器件中产生的噪声可以通过此公共通路对其它器件产生影响。此问题在并行前置放大器阵列电路中表现得尤为严重。在电路输入端，信号十分微弱，很容易被其它通路产生的噪声所干扰，降低电路的灵敏度；而在输出端，信号幅度较大，使得相邻通路间的串扰加剧。针对串扰主要通过公共衬底传播的特点，本设计采用 P+注入区（P+ implant）、N+注入区（N+ implant）、N 阱（N-Well）和深 N 阱（DNW）[6]将每一条通路包围的方式，实现通路间的干扰隔离，如图 5 所示。
构成。其作用是为后级负载电路提供足够的驱动能
力，但会牺牲一部分放大器增益。为了达到所需要的
输出信号幅度，将输出缓冲级的负载电阻从 50Ω 提高
到 100Ω，一方面仍然能够实现较好的阻抗匹配，另一
方面可以减小尾电流源的电流，从而节省了功耗。这
部分电路结构如图 4 所示。
2 版图设计与后仿真结果
2.1 前置放大器阵列电路串扰的抑制前置放大器阵列电路拥有众多的交叉连接、较宽
的带宽、较高的增益和非常窄的支路宽度（250μm ），每
图 1 跨阻放大器电路基本结构
图 2 改进后的跨阻放大器结构
⑥
2009 年第 8 期
图 3 单端转双端电路和差分放大电路结构图 4 输出缓冲电路结构
(a) 俯视图
(b) 剖视图图 5 衬底串扰隔离结构

CMOS反向器版图设计实验报告

上海电力学院VLSI原理和设计报告题目：CMOS反向器的版图设计院系：电子与信息工程学院专业：电子科学与技术年级：姓名：学号：指导老师：刘伟景一、实验目的1、熟悉virtuoso editing、LSW设计窗口及操作2、熟练掌握设计快捷键的操作3、培养CMOS数字集成电路设计中减小芯片面积的设计技巧和方法的能力4、认识版图数据文件二、实验设备硬件环境：英特尔I5 PC机、SUN BLADE工作站软件环境：solaris操作系统、Cadence集成电路设计软件三、实验内容实验一UNIX上机实验（１）实验内容及步骤：1．在主目录/home/student/stu231 或/home/student/stu231创建自己的子目录(姓名全拼)。

注意：以后的新建文件和目录全部都在子目录中进行。

2．对根目录进行详细列表并将结果存入自己的子目录下新文件lsl.log中，并用cat命令显示该文件内容，再用file命令查看该文件类型。

3.用cat命令将自己建立的lsl.log文件扩展3次形成一个新文件ls2.log，并用more命令显示该文件内容，统计该文件的行数，并将此信息追加到文件末尾。

4.对自己的子目录打包后压缩，查看形成的新文件信息后，在进行解压和解包。

5.为自己创建一个新的目录new，将自己原目录下的文件拷贝到新目录new中。

6.删除新目录及其下的所有文件。

7.用定向的方法把who命令形成的结果保存到文件who.log中，并查看该文件内容。

8.用chmod命令修改文件who.log的可执行权限使其成为可执行文件，并运行该文件查看结果。

9.进入VI编辑器再次修改文件who.log的内容，其内容为对目录的详细列表，并使改变who.log的可执行权限，使得其权限形式为“r w x r- x r - -”。

并执行之。

实验二：UNIX上机实习（续）10．进入VI编辑器修改lsl.log文件内容，利用全局替换命令将“root”修改为“stu”。

模拟CMOS集成电路设计第四章差分放大器分解

模拟CMOS集成电路设计第四章差分放大器分解差分放大器是CMOS集成电路设计中非常重要的一部分，它在电信号放大、差分信号处理和模拟信号传输等领域具有广泛的应用。

本文将对CMOS集成电路设计中的差分放大器进行分解，以帮助读者更好地理解和应用这一核心电路模块。

差分放大器是一种由两个输入端和一个输出端组成的放大器，它的特点是能够放大两个输入信号的差值，并抑制共模信号（即两个输入信号的平均值）。

差分放大器常用的两种结构是共源共栅结构和共源共栅共源共栅结构。

下面将详细介绍这两种结构的分解方法。

1.共源共栅结构的分解共源共栅结构的特点是输入信号通过共源极放入电路，输出信号通过共栅极输出。

它的优点是输入电阻高、增益稳定，适用于高频和宽频带应用。

首先，我们来看一下共源共栅结构的电路原理图。

它由一个共源极M1、一个共栅极M2和一个负载电阻RL组成。

其中，M1的栅、漏极与输入信号相连，M2的源极与M1的源极相连，并通过电流源IB偏置。

负载电阻RL连接在M2的漏极和M1的源极之间。

接下来，我们对这个电路进行分解。

首先，将M1和M2的直流工作点确定。

假设输入信号为微弱的交流信号，可以将M1和M2视为理想可变电阻，其中M1的栅极和漏极之间的电压为vgs1，M2的栅极和源极之间的电压为vgs2、根据共源共栅和平衡电流假设，可以得到：id1 = id2 = id/2gm1vgs1 = gm2vgs2其中，id为分配给两个MOS管的总漏源电流，gm1和gm2分别为M1和M2的跨导。

然后，通过公式计算共源共栅结构的增益，可以得到：Av = -gm2RL最后，在进行差分模式和共模模式的分析。

差分模式下，输入信号为vcm-vd，其中vcm是共模信号，vd是差模信号。

共模模式下，输入信号为(vcm1+vcm2)/2、根据共模模式下输出电流为零的条件，可以得到共模抑制比CMRR与差分增益Av的关系为CMRR = Av/2gm.2.共源共栅共源共栅结构的分解共源共栅共源共栅结构是一种衍生自共源共栅结构的放大器，它包含两对共源共栅结构，具有更高的增益和更稳定的工作特性。

CMOS实验报告

CMOS实验报告模拟集成电路设计实验报告学院：班级：学号：姓名：班内序号：实验一:共源级放大器性能分析一、实验目的1、掌握synopsys 软件启动和电路原理图（schematic ）设计输入方法；2、掌握使用synopsys 电路仿真软件custom designer对原理图进行电路特性仿真；3、输入共源级放大器电路并对其进行DC 、AC 分析，绘制曲线；4、深入理解共源级放大器的工作原理以及mos 管参数的改变对放大器性能的影响二、实验要求1、启动synopsys ，建立库及Cellview 文件。

2、输入共源级放大器电路图。

3、设置仿真环境。

4、仿真并查看仿真结果，绘制曲线。

三、实验结果1、电路图2、幅度和相位曲线3、部分参数四、实验结果分析器件参数：NMOS 管的宽长比为10，栅源之间所接电容1pF ，Rd=10K。

实验结果：由仿真结果有：gm=173u，Rd=10k，所以增益Av=173*10/1000=1.73=4.76dB实验二:差分放大器设计一、实验目的1. 掌握差分放大器的设计方法；2. 掌握差分放大器的调试与性能指标的测试方法。

二、实验要求1. 确定放大电路；2. 确定静态工作点Q ；3. 确定电路其他参数。

4. 电压放大倍数大于20dB ，尽量增大GBW ，设计差分放大器；5.对所设计电路调试；6. 对电路性能指标进行测试仿真，并对测量结果进行验算和误差分析。

三、实验原理平衡态下的小信号差动电压增益AV 为：四、实验结果改变W/L和栅极电阻，可以看到，R 一定时，随着W/L增加，增益增加，W/L一定时，随着R 的增加，增益也增加。

但从仿真特性曲线我们可以知道，这会限制带宽的特性，W/L增大时，带宽会下降。

为保证带宽，选取W/L=25，R=20K的情况下的数值，保证了带宽约为500MHZ ，可以符合系统的功能特性，实验结果见下图。

1. 电路图2. 幅频特性曲线该图增益为26.9Db, 采用W/L为25，R 取30k ，带宽约为300M五、思考题根据计算公式，为什么不能直接增大R 实现放大倍数的增大？答：若直接增加Rd ，则Vd 会增加，增加过程中会限制最大电压摆幅；如果VDD —Vd=Vin—VTH ，那MOS 管处于线性区的边缘，此时仅允许非常小的输出电压摆幅。

CMOS可变增益放大器的研究和设计

独创性声明
本人声明所呈交的学位论文是我在导师指导下进行的研究工作及取得的研究成果。文中除已经标明引用的内容外，不包含任何其他个人或集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集体，均已在文中以明确方式标明。本声明的法律责任由本人承担。
学位论文作者签名：日期：年月日
学位论文版权使用授权书

Research and Design of the CMOS Variable Gain Amplifier
Candidate: Wang Zhendong Major:
Software Engineering
Supervisor: Prof. Zou Xuecheng
Huazhong University of Science & Technology Wuhan 430074, P.R.China May, 2012
II
华中科技大学硕士学位论文目录
摘要 ....................................................................................................... I Abstract....................................................................................................II 1 1.1 1.2 1.3 1.4 2 2.1 2.2 2.3 2.4 3 3.1 3.2 3.3 3.4 3.5 3.6 4 4.1 绪论研究背景 ........................................................................................ (1) 研究动机与挑战............................................................................. (2) 国内外研究现状............................................................................. (4) 本论文的组织结构 ......................................................................... (5) 可变增益放大器的设计基础自动增益控制环路基础.................................................................. (7) VGA 的性能参数 ........................................................................... (8) VGA 的结构................................................................................. (13) 本章小结 ...................................................................................... (20) 模块的分析与设计设计指标 ...................................................................................... (21) 可变增益级的设计 ....................................................................... (22) 衰减网络的设计........................................................................... (29) 输出缓冲器的设计 ....................................................................... (33) 带隙基准的设计........................................................................... (35) 本章小结 ...................................................................................... (40) 系统仿真系统结构 ...................................................................................... (41)

cmos模拟电路版图课程设计

cmos模拟电路版图课程设计一、课程目标知识目标：1. 学生能够理解并掌握CMOS模拟电路的基本原理和版图设计流程。

2. 学生能够识别并运用CMOS模拟电路中的常见器件，如MOSFET、二极管、三极管等。

3. 学生能够运用所学知识分析CMOS模拟电路的性能，并对其进行优化。

技能目标：1. 学生能够运用电路设计软件进行CMOS模拟电路的版图设计，包括器件布局、连线、电源地处理等。

2. 学生能够根据设计要求，完成版图设计中所需的匹配、对称、隔离等技巧。

3. 学生能够运用版图验证工具对设计进行验证，发现并解决潜在问题。

情感态度价值观目标：1. 学生通过课程学习，培养对电子工程的兴趣和热情，提高未来从事相关领域工作的信心。

2. 学生能够树立团队协作意识，主动与他人交流、分享设计经验，共同提高。

3. 学生能够养成严谨、细致的学习态度，面对设计挑战时保持积极心态，勇于克服困难。

课程性质分析：本课程为电子工程专业高年级课程，旨在帮助学生将所学理论知识与实际工程应用相结合，提高学生的实际动手能力。

学生特点分析：学生已具备一定的电子工程基础，具有较强的学习能力和动手能力，但可能对CMOS模拟电路的版图设计较为陌生。

教学要求：1. 结合教材内容，注重理论与实践相结合，提高学生的实际操作能力。

2. 针对学生特点，适当引导和启发，帮助学生掌握版图设计方法和技巧。

3. 关注学生的学习进度，及时调整教学策略，确保课程目标的实现。

二、教学内容1. CMOS模拟电路基本原理- CMOS工艺简介- MOSFET工作原理与特性- 常见CMOS模拟电路基本结构2. 版图设计流程与方法- 版图设计规范与要求- 器件布局与连线技巧- 电源地处理与隔离技术3. 版图设计实例分析- 简单放大器版图设计- 电流镜版图设计- 差分放大器版图设计4. 版图验证与优化- 版图验证工具的使用- 版图性能分析- 版图优化方法与技巧5. 教学内容安排与进度- 第一周：CMOS模拟电路基本原理- 第二周：版图设计流程与方法- 第三周：版图设计实例分析- 第四周：版图验证与优化教材章节关联：1. CMOS模拟电路基本原理：对应教材第1章和第2章内容2. 版图设计流程与方法：对应教材第3章内容3. 版图设计实例分析：对应教材第4章和第5章内容4. 版图验证与优化：对应教材第6章内容教学内容科学性和系统性：教学内容紧密结合教材，按照从基础原理到实际应用的顺序，逐步引导学生掌握CMOS模拟电路版图设计的方法与技巧，确保学生能够系统地掌握相关知识。

《模拟CMOS集成电路设计》实验教学大纲

《模拟CMOS集成电路设计》实验教学大纲
课程代码：MICR2004
课程名称：模拟CMOS集成电路设计
英文名称：Design of Analog CMOS Integrated Circuits
实验室名称：微电子实验室
课程学时：72实验学时：18
一、本课程实验教学目的与要求
通过本课程的实验，可以进一步加强学生对《模拟CMOS集成电路设计》所学内容的理解和掌握，特别是培养学生的动手能力，达到掌握模拟集成电路的设计原理、设计方法和设计工具。

二、主要仪器设备及现有台套数
PC机现有25台; Work Station现有4台。

四、考核方式
1、实验报告：包括实验目的、实验工具、实验方法过程、实验结果（原理图，版图，DRC、LVS验证报告，GDSII文件）。

2、考核方式：
（1）实验课的考核方式：教师验收评定成绩。

（2）实验课考核成绩:根据实验完成情况和实验报告是否完整确定，实验成绩占课程总成绩的10%。

五、实验教材、参考书
1、教材：《模拟CMOS集成电路设计实验指导手册》，自编。

2、参考书：《模拟CMOS集成电路设计》. 陈贵灿（译），西安交通大学出版社.2003出版。

CMOS差分放大器

CMOS差分放大器一、差分放大器的基本电路结构CMOS差分放大器的基本电路结构如图(a)、（b）所示二、工作原理假设M3与M4完全一致，则有：ID3＝ID4，即ID1＝ID3＝ID4。

根据输入状态来分析该电路的工作原理：（1）VGS1＝VGS2，则M1与M2的电流相等，即有：ID1＝ID2，所以ID4＝ID2，此时的输出电流为Io＝ID4－ID2＝0。

（2）VGS1＞VGS2，ID1＞ID2，则ID4＞ID2，输出电流Io＝ID4－ID2＞0。

（3）VGS1＜VGS2，ID1＜ID2，则ID4＜ID2，输出电流Io＝ID4－ID2＜0。

且由于ID1＋ID2＝IS，所以ID1的增加量（或减小量）等于ID2的减小量（或增加量），这样输出电流Io等于差分对管的漏极电流ID1与ID2之差，它的最大电流值为IS，从而实现了差分放大器的差分输出信号转换成单端输出信号。

图(b)则是另一种形式的CMOS差分放大器，PMOS管M1与M2作为差分对管，NMOS 管M3与M5构成电流源电路，作为差分放大器的负载。

差分放大器的工作电流由电流源IS 所提供，该电路的工作原理如同图(a)的电路结构一致。

三、电路分析——大信号分析以处于饱和区的NMOS管M0作为电流源。

转换特性（1）Vi1<<Vi2：M1截止，M3也截止，由于M4与M3完全相同，则M4截止，因此无电流从VDD中抽取，M2与M0工作在深线性区，电流也为0，因此Vo=0。

（2）当Vi1接近Vi2：M1导通，通过M3对ID0分流并使M4导通，则其输出电压依赖于ID4与ID2之间的差值。

对于Vi1与Vi2间差值很小时，M2、M4饱和，产生了高增益，如图(b)所示，当Vi1大于Vi2时，ID1 、|ID3| 、|ID4|增大而ID2减小，最终驱动M4进入线性区。

（3）Vi1>>Vi2：VGS2＜Vth2，M2截止，M1、M3、M0饱和，M4工作于深线性区，并为零电流，故Vo=VDD。

运算放大器电路及版图设计报告

目录摘要 (3)第一章引言 (4)第二章基础知识介绍 (5)集成电路简介 (5)CMOS运算放大器 (5)理想运放的模型 (5)非理想运算放大器 (6)运放的性能指标 (6)CMOS运算放大器的常见结构 (7)单级运算放大器 (7)简单差分放大器 (8)版图的相关知识 (9)版图介绍 (9)硅栅CMOS工艺版图和工艺的关系 (9)Tanner介绍 (10)第三章电路设计 (11)总体方案 (11)各级电路设计 (11)第三级电路设计 (11)第二级电路设计 (12)第一级电路设计 (13)三级运放整体电路图及仿真结果分析 (15)第四章版图设计 (16)版图设计的流程 (16)参照所设计的电路图的宽长比，画出各MOS管 (16)布局 (18)画保护环 (18)画电容 (18)画压焊点 (19)整个版图 (20)第五章 T-Spice仿真 (22)提取T-Spice文件 (22)用T-Spice仿真 (25)仿真结果分析 (27)第六章总结 (28)参考文献 (29)摘要本次专业综合课程设计的主要内容是设计一个CMOS三级运算跨导放大器，该放大器可根据不同的使用要求，通过开关的开和闭，选择单级、两级、三级组成放大器，以获得不同的增益和带宽。

用ORCAD画电路图，设计、计算宽长比，仿真，达到要求的技术指标，逐级进行设计仿真。

然后用L-Edit软件根据设计的宽长比画版图，最后通过T-Spice仿真，得到达到性能指标的仿真结果。

设计的主要结果归纳如下：（1）运算放大器的基本工作原理（2）电路分析（3）设计宽长比（4）画版图（5）仿真（6）结果分析关键词：CMOS运算跨导放大器；差分运放；宽长比；版图设计；T-Spice 仿真第一章引言众所周知，微电子技术、电力电子技术和计算机技术在相互渗透、相互支撑和相互促进的紧密关系中，均得到了飞速的发展。

现代信息社会的支柱——计算机和通讯，其主要硬件设备是集成电路。

CMOS二级运算放大器设计

CMOS二级运算放大器设计CMOS二级运放的基本结构包括差分对和共模反馈电路。

差分对是一对输入端分别与PNP型和NPN型晶体管相连的放大器。

这对晶体管的基极分别与镜像电流源相连，以提供共模反馈和差分模式放大。

共模反馈电路通过将差分模式信号与公共节点（即两个输入端的中点）比较，从而产生反馈信号，并将其注入到差分对中以抑制共模干扰。

1.确定规格和需求：确定运放的增益、频率响应、功耗和输入/输出特性等规格要求。

2.选择工作点：通过分析差分对的静态特性，选择适当的工作点。

工作点的选择应保证对输入信号具有较高的线性响应。

3.设计共模反馈电路：共模反馈电路包括反馈网络和差分对之间的连接。

通过反馈网络的设计，可以精确地抑制共模干扰，提高CMRR（共模抑制比）。

4.设计差分放大器：根据增益要求和输入/输出阻抗要求，设计差分放大器。

差分放大器的设计要考虑电压增益、带宽、输入和输出阻抗等因素。

5.设计输出级：输出级一般包括缓冲放大器和电流输出级。

缓冲放大器用于提供足够的驱动能力，以满足输出电流的要求。

电流输出级用于将电压信号转换为电流输出。

6.设计电源电压：根据设计要求和工艺限制，确定供电电压，并设计稳压电路以提供稳定的电源。

7.进行仿真和优化：通过电路仿真软件进行电路性能的模拟和优化，根据仿真结果进行参数调整和电路结构修改。

8.布局和版图设计：根据电路设计结果进行电路布局和版图设计，确保电路结构的可制造性和可靠性。

9.参数提取和后仿真：通过深入分析电路模型和特性，提取关键参数，并基于改进的模型进行后仿真。

根据后仿真结果进行最终的参数调整和性能评估。

最后，需要指出的是，CMOS二级运放的设计是一个综合性的工程任务，涉及到电路设计、模拟仿真、版图设计以及后仿真等多个方面的知识和技能。

在实际应用中，还需要考虑工艺变化、温度变化和耦合等因素对电路性能的影响，以实现稳定和可靠的运放电路设计。

差分放大器版图设计

一.绪论1.1差分放大器的概述差分放大器(Differential amplifier),是能把两个输入电压的差值加以放大的电路,也称差动放大器。

这是一种零点漂移很小的直接耦合放大器,常用于直流放大。

它可以是平衡(术语“平衡”意味着差分)输入和输出,也可以是单端(非平衡)输入和输出,常用来实现平衡与不平衡电路的相互转换,是各种集成电路的一种基本单元。

由两个参数特性相同的晶体管用直接耦合方式构成的放大器。

若两个输入端上分别输入大小相同且相位相同的信号时,输出为零,从而克服零点漂移。

适于作直流放大器。

差分放大器是一种将两个输入端电压的差以一固定增益放大的电子放大器,有时简称为“差放”。

差分放大器通常被用作功率放大器(简称“功放”)和发射极耦合逻辑电路(ECL, Emitter Coupled Logic) 的输入级。

差分放大器是普通的单端输入放大器的一种推广,只要将差放的一个输入端接地,即可得到单端输入的放大器。

很多系统在差分放大器的一个输入端输入信号,另一个输入端输入反馈信号,从而实现负反馈。

常用于电机或者伺服电机控制,以及信号放大。

在离散电子学中,实现差分放大器的一个常用手段是差动放大,见于多数运算放大器集成电路中的差分电路。

差分放大器可以用晶体三极管(晶体管)或电子管作为它的有源器件。

输出电压u0=u01-u02,是晶体管T1和T2集电极输出电压u01和u02之差。

当T1和T2的输入电压幅度相等但极性相反,即us1=-us2 时,差分放大器的增益Kd(称差模增益)和单管放大器的增益相等,即Kd≈Rc/re,式中Rc=Rc1=Rc2,re是晶体管的射极电阻。

通常re很小,因而Kd较大。

当us1=us2 ,即两输入电压的幅度与极性均相等时,放大器的输出u0应等于零,增益也等于零。

实际放大电路不可能完全对称,因而这时还有一定的增益。

这种增益称为共模增益,记为Kc。

在实际应用中,温度变化和电源电压不稳等因素对放大作用的影响,等效于每个晶体管的输入端产生了一个漂移电压。

集成电路实验报告

Kp 2 Kp 2
|Vtp 1 |
2 0.24 2 0.24
80.6= 35.8=
（（
）（1 − |Vtp |）
2 2
）（0.8 − |Vtp |）
得到：K p2 ，
|Vtp 2 |
K p =（K p1 +K p2 ）/2= 47.1 |Vtp | = （ |Vtp 2 | +|Vtp 2 |）/2=0.39
Ids 5 >=74.1uA
所以选择 Ids 5 =110uA D、根据共模输入最大值 VIC max = VDD − VSG 3 + VTN 1 ，可以计算 M3 和 M4 的尺寸 1.6v = 1.8v-VSG 3 +0.41v
55 0.5∗K P ∗( )
W L
VSG 3 = 0.61=
求解可得：(
.LIB "..\tsmc_018um_model.lib" CMOS_MODELS .END
PMOS PMOS I-V Characteristic M2 OUT IN VDD VDD CMOSP L=0.24U W=2U VIN VDD IN 0.8 VOUT VDD OUT 1 .OPTIONS LIST NODE POST .DC VOUT 0 1.8 0.1 sweep VIN 0.8 1.0 0.2 .PRINT DC I(M2) .LIB "..\tsmc_018um_model.lib" CMOS_MODELS .END 5、结论和分析：
联立两式可得λn =0.16 B、计算K n 和Vtn ：
235= 102=
Kn 2 Kn 2
（（
2 0.24 2 0.24
）（1 − Vtn ）

CMOS全差分跨导运算放大器的建模与设计

CMOS全差分跨导运算放大器的建模与设计傅文渊;凌朝东【摘要】Research of high-speed and high-gain transconductance amplifier with the structure of gain-boost, the mathematical modeling and Matlab simulation is presented for gain-boost operational amplifier. Designed operational amplifier is used in 12 bit 100 M SPSADC, and the optimal design on the auxiliary amplifier bandwidth can be obtained. Simulation results show that gain is 106 dB which increses of 55 dB if an auxiliary operational amplifier is added. Besides, if we the auxiliary operational, dominant pole is greatly reduced and non-dominant pole slightly decreases, but the addition of auxiliary amplifier does not affect the speed of the operational amplifier.%研究带增益自举结构的高速、高增益跨导运算放大器,并对增益自举运放建立数学模型和进行Matlab仿真验证.将设计的运算放大器应用于12 bit 100 M SPS模数转换器(ADC)中,可得到辅助运放的带宽的最佳设计.仿真结果表明:添加辅助运放后,可以达到106 dB的增益,增加了55 dB；添加辅助运放后的主极点较之前大大减小,次主极点略有减小,但辅助运放的添加并不会影响运放使用时的速度.【期刊名称】《华侨大学学报（自然科学版）》【年(卷),期】2012(033)001【总页数】4页(P23-26)【关键词】运算放大器;全差分跨导;增益自举;模数转换器;互补金属氧化物半导体【作者】傅文渊;凌朝东【作者单位】华侨大学信息科学与工程学院,福建厦门361021;厦门市专用集成电路系统重点实验室,福建厦门361008;华侨大学信息科学与工程学院,福建厦门361021;厦门市专用集成电路系统重点实验室,福建厦门361008【正文语种】中文【中图分类】TP722.770.2在高速、高精度流水线型模数转换器中，模拟信号经采样保持后得到的信号将经过多级流水线级进行处理.每个流水线级的输入信号经过Flash模数转换器（ADC）得到对应的数字码，而其中无法被分辨的残余信号被本级放大后再输出到下一级进行处理［1］，得到残差信号并将其放大的电路即为残差放大器（MDAC）.残差放大器是以运放为基础搭建的开关电容放大器，其精度和速度直接影响到整个流水线ADC的速度和精度.为满足高精度，要求运算放大器必须具有非常高的开环增益，倾向于选择多级结构和长沟道器件［2］；为了实现高速，要求运算放大器具有大的单位增益带宽，而单级运放结构和短沟道器件是能够满足的［3］.然而，两者不可避免会产生冲突，解决问题的关键是寻找一种满足要求的折衷结构.增益自举技术大大增加了输出阻抗以提高运放增益［4］，但并不增加额外的共源共栅器件，不会影响主运放的输出摆幅、单位增益带宽.基于增益自举结构的运算放大器［5］利用辅助运放来提高增益，且不会影响运放的输出共模范围和速度，适用于高速、高精度模数转换器.本文基于12bit 100MSPS模数转换器，设计全差分跨导运算放大器，并对增益自举运放建立数学模型和Matlab仿真验证.采用增益自举运算放大器结构，其频率响应特性近似为单极点系统，并能实现高增益、大带宽和快速建立时间，如图1所示.该运算放大器由一个套筒式共栅共源主运放和两个辅助运放构成.M1的工作像一个反馈电阻，检测输出电流并把电流转换为电压；然后，将电压经辅助放大器A1通过M2的栅端反馈到输出电流上，以此减小M2漏极电压的变化对Vx的影响，从而使输出电流更加稳定，得到更高的输出阻抗.设辅助运放直流增益为Aadd，根据电流－电压反馈原理，电路的输出阻抗增大了Aadd倍.因此，主运放的套筒式共栅共源结构加上辅助运放后，其运放的直流增益增大为在增益自举技术中，辅助运放A1的添加会影响主运放的性能，因此需要分析两者的关系，使整体运放达到最好的指标.考虑整体运放的开环特性，为简单计，设辅助运放为单极点系统，其传输函数为此时，增益自举运放的增益可以表示为式（3）中：gm1为输入管 M1 管跨导；CL 为负载电容；Rout（s）是频率的函数.Rout（s）的表示式为式（4）中：gm2为 M2 管跨导；rds1与rds2分别为 M1 与 M2 管的输出阻抗.将式（4）代入式（3），可得到把式（2）代入式（5）并化简，可得到总的开环增益为从式（6）可以看到，增益自举运放存在一个左半平面零点，其值等于辅助运放的单位增益带宽（WGB），即ωZ＝Aaddω1＝WGBadd.由式（6）可以推导出其主极点和次主极点分别为式（8）中：第1项为辅助运放的单位增益带宽；第2项为没有添加增益自举技术时主运放的主极点.当次主极点的第1项远大于第2项时，第2个极点p1≈Aaddω1≈ωZ.由此可以看出，辅助运放对整体运放产生了位置很相近的一个零极点对.进一步考虑其闭环特性.在首级残差放大器中，运算放大器处于反馈系数为β的闭环结构中.此时，闭环传输函数可表示为从式（10）中可以看出，零极点对的存在给运放的建立特性带来了影响.为了尽量减小其影响，必须使τ1＞τ2，则要求β·WGBmain＜WGBadd，同时确保Vout 数值有效，则有.由此可得当满足上述要求时，辅助运放的频率特性对整个放大器的频率特性没有太大的影响.增益自举的单位增益带宽主要由主运放的单位增益带宽决定，可表示为针对辅助运算放大器的主极点，编写Matlab程序，得出辅助运放的主极点和整体运放的建立时间、峰值电压和峰值时间的关系图，如图2所示.由图2可知，当辅助运放的主极点增大时，运放的峰值时间将减少，且减少趋势逐步降低；在300～750MHz时，峰值时间变化最小.同时，运放的峰值电压随着辅助运放主极点增大而增加.在320～890MHz之间，运放的建立时间随着辅助运放主极点的增加而减少，但变化幅度较少（低于0.003 7%）.因此，可以得出辅助运放的主极点在320～890MHz之间变化时，对增益自举运算放大器的建立时间影响不大，而在220～230MHz之间，运放建立时间减少1ns，变化幅度较为剧烈（10%）.此时，辅助运放的主极点将对整体运放产生迟滞作用，增大整体运放的建立时间.由此得到设计时在满足式（13）条件的基础上，辅助运算放大器的单位增益带宽不需太大，可以得到功耗和速度的优化.除了考虑辅助运放的频域、时域特性外，还必须考虑到其对整体运放共模输入范围和输出摆幅的影响［6-7］.辅助运算放大器采用折叠型共栅共源运放结构，不会影响整体运放的输出摆幅.由于两个辅助输入共模电平的不同，其输入管分别为PMOS管和NMOS管.图3是输入对管为NMOS管的辅助运放A1.图3中，A2也同为折叠式共栅共源运放，只是输入对管类型不同.运放仿真性能指标：开环增益为102dB；单位增益带宽为1.95GHz；相位裕度为62°；建立时间为4.8ns；负载电容为3.5pF；供电电源为3.3V.在有、无增益自举结构情况下，套筒运放在添加增益自举结构前后的幅频特性和相频特性，如图4所示.图4中：A为振幅增益；φ为相位裕度；f为频率.从图4中可知，仿真结果和理论研究基本相符.在未加增益自举结构时，运放仅能达到51dB的增益；添加辅助运放后，可以达到106dB的增益，满足首级MDAC 对运放增益的要求.在图4中还可以看到，添加辅助运放后的主极点较之前大大减小，次主极点略有减小.这是由于辅助运放的添加增大了该点的寄生电容.但是，由于增益的提高，运放的单位增益带宽及相位裕度在两种情况下基本不变，证明辅助运放的添加并不会影响运放使用时的速度.系统分析了在Pipeline ADC设计中增益自举结构的跨导运算放大器特性，揭示了辅助运算放大器对整体运算放大器带宽影响的数学机理，对模数混合信号电路设计者有较大的参考价值.【相关文献】［1］GALTON S E.A digitally enhanced 1.8－V 15－bit 40－MSample／s CMOS Pipelined ADC［J］.IEEE Journal of Solid－State Circuits，2004，39（12）：2126－2138.［2］QUINN P J，VAN ROERMUND A H M.Design and optimization of multi－bit front－end stage and scaled back－end stages of pipelined ADCs［J］.IEEE ISCAS，2005，40（3）：1964－1967.［3］BULT K，GEELEN G J G M.A fast－settling CMOS op amp for SC circuits with 90－dB DC gain［J］.IEEE Journal of Solid－State Circuits，1990，25（6）：1379－1384.［4］LOTFI R，TAHERZADEH－SANI M，AZIZI M Y，et al.Systematic design for power minimization of pipelined analog－to－digital converters［C］∥International Conference on Computer Aided Design.San Jose：［s.n.］，2003：371－374.［5］CHOKSI O，CARLEY R L.Analysis of switched－capacitor common－mode feedback circuit［J］.IEEE Transactions on Circuit and Systems（Ⅱ）：Analog and Digital Signal Processing，2003，50（12）：：906－917.［6］GRAY P R.Analysis and design of analog integrated circuits［M］.New York：Wiley，2000.［7］凌朝东，黄群峰，张艳红，等.脑电信号提取专用电极芯片的设计［J］.华侨大学学报：自然科学版，2007，28（3）：260－263.。

模拟cmos集成电路设计(拉扎维)第4章差分放大器

大信号差分特性大信号共模特性小信号差分特性小信号共模特性
MOS管做负载的基本差分对放大器差分放大器的应用－Gilbert单元
西电微电子学院－精董品刚课－件模拟集成电路设计
18
简单差分电路 g m = 2 I D μ n CWLOX
Av = − g m R D
Vout,CM = VDD −ISS
9
上一章
共漏级－源跟随器
Rin大，Rout小，输出摆幅小，增益有百分之几非线性； PMOS管能消除体效应，提高线性度，但输出阻抗大，带宽降低；电压缓冲器、电压平移
Av
= 1+
gm RS
=
(gm + gmb )RS
1
1
≈
+ (1+η)
gm RS
1
1+η
Av
= 1
g
+
m1 (rO1 rO1 ) g m1 (rO1 rO1
28
本讲
差分放大器简介简单差分放大器基本差分对放大器
大信号差分特性大信号共模特性小信号差分特性小信号共模特性
MOS管做负载的基本差分对放大器差分放大器的应用－Gilbert单元
西电微电子学院－精董品刚课－件模拟集成电路设计
29
小信号差分特性－等价跨导公式
从大信号结果入手计算小信号差分增益
西电微电子学院－精董品刚课－件模拟集成电路设计
7
上一章
深线性区MOS管做负载的共源级
输出摆幅大（可以为VDD）
得到精准的Ron2比较困难；受工艺、温度变化影响比较大，产生稳定、精确的Vb比较难
RON 2
=
μnCox⎛⎛W
1 ⎛(V⎛DD

华东师范大学CMOS差分放大器版图设计报告

Project report课程名称：VLSI版图设计作业内容：差分放大器版图设计任课教师：田应洪学生姓名：刘毓达学校院系：华东师范大学电子工程系所在班级：集成电路工程一、设计目标本次版图设计我做的是CMOS差分放大器的设计。

CMOS差分放大器是模拟电路中最基本也是最重要的电路单元之一，掌握其版图对更进一步加深对电路的理解极为重要，更为关键的是，良好的版图能力是一个合格的模拟电路设计者所必须具备的素质。

本次所画差分放大器的原理图如下：二、设计要求设计规则是设计人员与工艺人员之间的接口与“协议”，是版图设计必须无条件的服从的准则，可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。

设计规则主要包括几何规则、电学规则以及走线规则。

1.工艺本次版图设计使用无锡上华CSMC 0.6um的工艺库。

2.DRC在版图完成后必须要通过DRC规则检查。

只有通过DRC的版图才初步具备实际的生产价值。

DRC文件为工艺库中自带。

以下为部分规则示意：3.I/O端口两个输入端口，两个输出端口，VDD及VSS接口。

如原理图所示。

4.尺寸差分放大器共使用了5个MOS管。

两个PMOS，三个NMOS管。

其中P管尺寸为W/L=80/1，N管尺寸为W/L=64/1。

均使用叉指结构。

P管分成8个W/L为10:1的管。

N管分成16个W/L为4:1的管。

PAD尺寸为：poly层：120*120ummetal1和metal2层：110*110umnwell层：100*100umpad层：96*96umvia层：88*88um三、版图设计首先考虑五个管子的布局。

从上面所给的管子尺寸可以看到，每一个晶体管都是又细又长的一条。

对于实际生产显然不合适，所以经过考虑将每个晶体管做成叉指结构，这样使版图密集紧凑，并且能很好的工作。

对于总体布局，应充分考虑外部pad的连接，避免外部引线过长及交叉。

总体布局图考虑各个器件的匹配。

由于M1和M2的源漏需要与M3和M4的源漏连接，让它们的栅相互靠近，这样就比较容易把输出连接至M3和M4。

新型的CMOS分布放大器的设计

新型的CMOS分布放大器的设计
刘畅
【期刊名称】《黄冈师范学院学报》
【年(卷),期】2013(33)6
【摘要】利用0.6微米CMOS技术设计了一种新型的CMOS分布放大器.介绍了分布放大器的原理.利用HP-ADS软件仿真和设计了一个四级CMOS分布放大器.设计中使用了一系列片上螺旋电感.测量了分布放大器的S参数.对实验结果进行了分析和讨论.
【总页数】4页(P56-59)
【作者】刘畅
【作者单位】黄冈师范学院物理与电子信息学院,湖北黄冈438000
【正文语种】中文
【中图分类】TN722
【相关文献】
1.一种基于0.18μm CMOS工艺的分布式放大器设计 [J], 张瑛;马凯学;周洪敏;郭宇锋
2.一种新型BiCMOS灵敏放大器设计 [J], 马利峰;王浩然
3.新型高线性CMOS可编程电流模放大器设计 [J], 解鸿国;颜菱
4.基于0.5μm CMOS工艺的一款新型BiCMOS集成运算放大器设计 [J], 赵俊霞;陆雅明
5.0.6μm CMOS分布式放大器设计 [J], 陈勖;王志功;李伟
因版权原因，仅展示原文概要，查看原文内容请购买。