集电极开路门与三态输出门的应用
集电极开路门与三态输出门的应用
三、实验内容
1. OC门的特性及其应用
① 用OC门74LS03验证 OC门的“线与”功能。 通过K1K2设置AB改变第1个与非门输出，通过K3K4设置CD改
变第2个与非门输出，观测两个与非门输出并联信号（当 VL=5V时可用实验箱逻辑电平指示）。 RL为1kΩ时，输出F的表达式：
FAB C D A BCD
② 验证OC门74LS03的特性， 输入 A 、B接逻辑电平输出信号，输 出端Y接直流电压表。VCC2接 +5V,电阻为4.7K, 观测输出与输入 信号的逻辑关系，如果去掉R, 观 测输出信号的变化。VCC2改接 +15V， 检测输出信号的高电平 和低电平电压。
③测量上拉电阻的取值（选作）
OC门上拉电阻过大，高电平输 出电流小;上拉电阻过小，低电平 输出电流小, 当OC门高电平和低 电平负载固定值时，通过实验测 量出上拉电阻的取值范围。
多个三态输出门可并联构成一条总线，但必有控制使能
端电路，在任一时刻只能有一个三态输出门使能有效，其
他都无效。总线的信号由有效的三态输出门输入确定。
控制端 、三态门的输入A 、B接 逻辑电平输出信号，输出端Y接逻辑 电平显示电路，观测输出与输入及
控制信号的逻辑关系。
控制端 接1kHz(100kHz)信号，一 个三态门的输入A接100kHz(1MHz) 信号，另一个三态门B的输入接 10kHz(500KHz)信号,用示波器观察
输出Y与控制端 的波形。
三态门TL Gate）
输出门 电路结构
输出特性
应用
普通的 TTL门 OC门
三态门
推拉式输出电 路
集电极开路门
（内部输出管集电 极没接其他电路）
有控制两开关 管都不导通电 路
集电极开路、漏极开路、推挽、上拉电阻、弱上拉、三态门、准双向口
集电极开路、漏极开路、推挽、上拉电阻、弱上拉、三态门、准双向口集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路；左边的三极管为反相之用，使输入为“0”时，输出也为“0”。
对于图 1，当左端的输入为“0”时，前面的三极管截止，所以5v电源通过1k电阻加到右边的三极管上，右边的三极管导通；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止。
我们将图1简化成图2的样子，很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。
而当开关断开时，则输出端悬空了，即高阻态。
这时电平状态未知，如果后面一个电阻负载到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
图3中那个1k的电阻即是上拉电阻。
如果开关闭合，则有电流从1k电阻及开关上流过，但由于开关闭和时电阻为0（方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降），所以在开关上的电压为0，即输出电平为0。
如果开关断开，则由于开关电阻为无穷大（同上，不考虑实际中的漏电流），所以流过的电流为0，因此在1k 电阻上的压降也为0，所以输出端的电压就是5v了，这样就能输出高电平了。
但是这个输出的内阻是比较大的——即1k，如果接一个电阻为r的负载，通过分压计算，就可以算得最后的输出电压为5*r/(r+1000)伏，所以，如果要达到一定的电压的话，r就不能太小。
如果r 真的太小，而导致输出电压不够的话，那我们只有通过减小那个1k的上拉电阻来增加驱动能力。
但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值。
另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。
如果我们将一个读数据用的输入端接在输出端，这样就是一个IO口了，51的IO口就是这样的结构，其中P0口内部不带上拉，而其它三个口带内部上拉。
实验四集电极开路门与三态门输出的应用
集电极开路门与三态门输出的应用一．实验内容与目的实验目的：进一步了解逻辑门的结构，熟悉OC 门和三态门的逻辑功能和用途，特别是集电极负载电阻R L 对OC 门的影响。
实验内容：1.用OC门74LS03验证OC门的“线与”功能。
2.测试输出电平的转换得出结论3.验证三态门74LS125的逻辑功能。
当E拔无效为高电平，三态门输出为高阻态时，输出Y对应开关K的状态（接+5V或地）为高电平或低电平；当E 拔有效为低电平时，Y=A。
4.测试上拉电阻的取值范围。
实验仪器：HBE硬件基础电路实验箱，数字万用表元器件：74LS00，74LS03,74LS06,74LS125二．实验过程与数据分析1.用OC门74LS03验证OC门的“线与”功能步骤：了解74LS03的引脚排列图：定位标志下的引脚1，然后逆时针开始引脚2,3…13,14共十四的引脚，其中下行为引脚1到引脚7，上行为引脚8到引脚14，引脚7接地，引脚14接点语言正极，引脚1引脚2为逻辑与非门的输入端，引脚3为其逻辑输出端，依次引脚4,5,6，引脚13,12,11，引脚10,9,8为一个独立的逻辑与非门，其中引脚6,11,8为各自的输出端。
然后按照引脚内部排列的各自功能接线：打开实验箱电源，找到实验箱上已经固定好的74LS03（这里在实验箱的IC15 DIP14），用导线把引脚7 接实验箱的接地插孔，引脚14用导线接实验箱的直流5V电源插孔。
然后在实验箱的十六位逻辑电平输出中选择两位用导线各自连接74LS03的引脚1，引脚2作为与非门的输入端，把74LS03的引脚3输出端用导线连接到十六位逻辑电平显示中的一个插孔中。
然后按下5V直流电源的开关。
开始测试。
实验连接的电路图如下：OC门74LS03的测量结果如下：分析：2.输出电平的转换测试OC门74LS03的输出电压，参考下图，输入A、B接逻辑电平输出信号，输出端Y接直流电压表。
VL接+5V，电阻RL为4.7千欧，观测输出与输入信号的逻辑关系，如果去掉RL，观测输出信号的变化。
三态门和集电极开路(OC)门实验报告
4、验证 74LS03 集成电机开路门的逻辑功能
接上拉电阻
不接上拉电阻
A/V
B/V
Y/V
A/V
B/V
Y/V
4.93
4.93
0.17
4.93
4.93
0
4.93
0
12.15
0
0
0
0
4.93
12.15
0
4.93
0
0
0
12.15
4.93
0
0
由上表可得，当不接上拉电阻时，Y 端始终为 0；当接上拉电阻时，Y 当且仅
当 A、B 同时为高电压时取低电压，74LS03 集成电机开路门实现了与非门的功能。
5、74LS03 实现线与、电平转换功能
VB
VA
VF
4.93
4.93
0.12
4.93
0
4.93
0
4.93
4.93
0
0
4.93
由上表和电路图可得，只要 A、B 中有一个低电平那么输出端就为低电平，
逻辑上实现了线与的关系。
示：
数据选择器
e）三态门构成双向数据收发器及总线数据传输 :
• DIR1 = 1 且 DIR2 = 0 时，数据传送方向从 X → Y • DIR1 = 0 且 DIR2 = 1 时，数据传送方向从 Y → X
三态门和集电极开路(OC)门
2010-10-15
Page 4 of 9
f)集电极开路门总线数据收发传输: 电路图和功能表如下
如下图表所示：
三态门和集电极开路ge 2 of 9
74LS125 芯片
3、集电极开路（OC）门：
a）对 TTL 逻辑门，将逻辑门电路输出级的三极管 T4 去掉， 此时 T5 的集电极直接输出，T5 集电极呈开路状态，其输 出驱动电源由外部提供。
实验三、TTL集电极开路门与三态输出门的应用
实验三、TTL集电极开路门与三态输出门的应用一、实验目的1、掌握TTL集电极开路门（OC门）的逻辑功能及应用。
R对集电极开路门的影响。
2、了解集电极负载电阻L3、掌握TTL三态输出门（TSL门）的逻辑功能及应用。
二、仪器和用具OL iH I —负载门高电平输入电流（<50uA ） iL I —负载门低电平输入电流（<1.6mA ）C E —L R 外接电源电压n —OC 门个数 N —负载门个数m —接入电路的负载门输入端总个数L R 值须小于max L R ，否则OH U 将下降，L R 值须大于min L R ，否则L R OL U 将上升，又由于LR 的大小会影响输出波形的边沿时间，在工作速度较高时，L R 应尽量选取接近min L R . 2. TTL 三态输出门（TSL 门）TTL 三态输出门是一种特殊的门电路，它与普通的TTL 门电路结构不同，它的输出端除了通常的高电平、低电平两种状态外（这两种状态均为低阻状态），还有第三种输出状态—高阻状态，处于高阻状态时，电路与负载之间相当于开路。
图2.3－4是三态输出四总线缓冲器的逻辑符号，它有一个控制端（又称禁止端或使能端）E ，E ＝0为正常工作状态，实现Y=A 的逻辑功能；E =1为禁止状态，输出Y 呈高阻状态。
这种在控制端加低电平电路才能正常工作的工作方式称低电平使能。
三态输出门按逻辑功能及控制方式分有各种不同的类型，在实验中所用的三态门的型号是74LS125，引脚图如图2.3－5所示。
三态电路主要用途之一是实现总线传输，即用一个传输通道以选通方式传送多路信息。
图3－6所示，电路把若干个三态TTL 电路输出端直接连接在一起构成三态门总线，使用时，要求只有需要传输信息的三态控制端处于使能态，其余各门都处于禁止状态。
四、实验内容1. TTL 集电极开路与非门74LS03负载电阻L R 的确定用两个集电极开路与非门“线与”使用驱动一个TTL 非门，负载电阻由一个200Ω电阻和一个470k Ω电位器串接而成，取C E ＝5V ，OH U ＝3.6V ，OL U ＝0.3V ，OL U 按图3－7连接实验电路，接通电源，用逻辑开关改变两个OC 门的输入状态，先使OC 门“线与”输出高电平，调节P R 使OH U ＝3.5V ，测得此时的L R 即为max L R ，再使电路输出低电平用两个集电极开路与非门“线与”使用驱动一个TTL 非门，负载电阻由一个200Ω电阻和一个470k Ω电位器串接而成，取C E ＝5V ，OH U ＝3.6V ，OL U ＝0.3V ，OL U 按图3－7连接实验345TitleNum berSize B Date:13-Dec-2003File :F:\T UXIN G\ZSW.ddbYA123443211413121110981234567E3CCU +A 1E1地Y1E2A 2Y2Y3Y4E4A3A4图2.3-4 图2.3-5E321DCBA1413121110981234567ABCD6543TitleNum ber RevisionSize 数 据 总 线nA nE 1E CCU +1A 2A .. .2E 地图2.3-6 图2.3-774LS 04电路，接通电源，用逻辑开关改变两个OC 门的输入状态，先使OC 门“线与”输出高电平，调节P R 使OH U ＝3.5V ，测得此时的L R 即为max L R ，再使电路输出低电平OL U ＝0.3V ，测得此时的L R 即为min L R ，图2.3－8所示。
什么是集电极开路输出_集电极开路输出点的作用
什么是集电极开路输出_集电极开路输出点的作用
什么是集电极开路输出_集电极开路输出点的作用
开路集电极是用三极管导通和截止形成的“开”各“关”控制信号。
输出点与数字公共端子之间，相当于一个微型开关。
可外接电源和负载，由外接电源、负载、端子内部开关形成电流通路。
如外接DC24V与小型继电器，一般开关集电极输出点的电流容量为100mA以下，外部负载供电电源电压50V以下。
与无源触点（继电器输出触点）数字端子相比，集电极输出只适应外接直流负载，外供电源也应为直流电源。
可以说，是一个“单向直流开关”，不允许外接交流负载，并且对外供负载类型和电压级别有要求。
开路集电极输出其实就是一个控制三极管工作在截止区或者饱和区这两种状态，相当于一个开关，但是这不能接电流较大的负载，毕竟它是晶体管不是继电器，这个开关是可以编程的，可以设定成变频器的状态或者是其他的一些功能定义。
集电极开路输出端的作用
1、变频器采用集中或远程控制的话，该点可以提供给PLC，表明变频器是否正在运行。
2、也可以应用在和其它设备联锁控制逻辑中，比如某个设备的运行需要另一个设备已经运行。
3、也可以直接连接指示灯，表明变频器是否运行。
注意：运行信号是最重要的控制信号之一，是很多控制的依据，对于控制系统来讲，如果连被控设备的状态都不知道，那样的逻辑是不完整的。
数字逻辑课件——TTL集电极开路的门和三态门
当EN1 = 1而其余为0时，门G2和G3呈 高阻，信号A1的非送到了总线Y上；
1
0
0
图2-2-23 用三态非门构 成单向总线
15
当仅有EN2 = 1时，信号A2的非送到 了总线Y上；
当仅有EN3 = 1时，信号A3的非送到 了总线Y上。
这样，就实现了信号A1，A2，A3向总 线Y的分时传送。见表2-2-3所示，
与非门1：
i
功耗
T4热击穿
与非门2：UOL
不允许输出直接“短
接”
2
（1）输出电平既非“1”（3.6V），也非“0”（0.3V），而 是两者之间的某一值，导致逻辑混乱。 （2）导致输出级电流远大于正常值，导致功耗剧增，可能烧 毁管子。 两种允许输出端连接在一起的TTL电路。 （一）集电极开路门电路—OC门(Open-Collector Gate) 集电极开路与非门的电路结构与逻辑符号示于图2-2-19。它
而当两个门的输出端连在一起，只要其中 有一个输出低电平（即VT5和VT’5中至少 有一个饱和），总的输出Y就是低电平；
7
只有当两个门都输出高电平（即VT5和 VT’5都截止）时，总的输出Y才是高电平， 这相当于“与”逻辑关系：
Y Y1 Y2 A1B1 A2B2
8
由于这个“与”关系是通过将输出线Y1和Y2短接实现的，
27
VD3的作用：VD3经过VT2为VT4提 供了一个低电阻放电回路，使
VT4更快地截止，有利于缩短传 输延迟时间。
VD4的作用：Y由高变低时，VD4经 VT2c、VT5b为CL提供另一条放电回 路，既加快了CL的放电速度，又 为VT5增加了基极驱动电流，加 快了VT5的导通。
(经典)集电极开路,漏极开路,推挽,上拉电阻,弱上拉,三态门,准双向口
查看文章(经典)集电极开路,漏极开路,推挽,上拉电阻,弱上拉,三态门,准双向口我们先来说说集电极开路输出的结构。
集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）。
对于图 1，当左端的输入为“0”时，前面的三极管截止（即集电极c跟发射极e之间相当于断开），所以5v电源通过1k电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。
我们将图1简化成图2的样子。
图2中的开关受软件控制，“1”时断开，“0”时闭合。
很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。
而当开关断开时，则输出端悬空了，即高阻态。
这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
再看图3，图3中那个1k的电阻即是上拉电阻。
如果开关闭合，则有电流从1k电阻及开关上流过，但由于开关闭和时电阻为0（方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降），所以在开关上的电压为0，即输出电平为0。
如果开关断开，则由于开关电阻为无穷大（同上，不考虑实际中的漏电流），所以流过的电流为0，因此在1k 电阻上的压降也为0，所以输出端的电压就是5v了，这样就能输出高电平了。
但是这个输出的内阻是比较大的（即1kω），如果接一个电阻为r的负载，通过分压计算，就可以算得最后的输出电压为5*r/(r+1000)伏，即5/(1+1000/r)伏。
所以，如果要达到一定的电压的话，r就不能太小。
如果r 真的太小，而导致输出电压不够的话，那我们只有通过减小那个1k的上拉电阻来增加驱动能力。
但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。
OC门及三态门解析
注意！在实际使用中，必 须注意管脚的排列！
EXIT
二、其他功能的 TTL 门电路
(一)集电极开路与非门
1. 电路、逻辑符号和工作原理 功 能
OC门具有与非逻 常用的有集电极开路与非门、三态门、或非门、与 即 Open collector gate ，简称 OC 门。 辑功能，其逻辑表达 或非门和异或门等。它们都是在与非门基础上发展出来 VC 可以等于 VCC。 Y A B C 式为 的，TTL 与非门的上述特性对这些门电路大多适用。 也可不等于 VCC 使用时需外接 上拉电阻 RL
Y
Y AB CD AB CD 相当于与门作用。 因为 Y1、Y2 中有低电 平时，Y 为低电平；只有 Y1、Y2 均为高电平时，Y 才为高电平，故 Y = Y1 ·Y2。
注意
只有 OC 门才能实现线与。普通 TTL 门输出端不能并联，否则可能损坏器件。
EXIT
(3)实现电平转换 TTL 与非门有时需要驱动其他种类门电路，而不 同种类门电路的高低电平标准不一样。应用 OC 门就 可以适应负载门对电平的要求。
EXIT
应用集成门电路时，应注意：
(1)电源电压的正确使用
TTL电路只能用＋5 V(74系列允许误差±5%)；CMOS 4000 系列可用 3 ~ 15 V；HCMOS系列可用 2 ~ 6 V； CTMOS 系列用 4.5 ~ 5.5 V。一般情况下，CMOS 门多 用 5 V，以便与 TTL 电路兼容。
(二)三态输出门
1. 电路、逻辑符号和工作原理 三态门的输出有0、1、高阻三种状态，故称三态门。 当出现高阻状态时，门电路的输出阻抗很大，使得输入 和输出之间呈现开路状态。
实验12_集电极开路门和三态门
规范值 范 围
≤0.1mA
0.35V
0.8 mA 2.4 mA 17 ns 15 ns
≤0.5V ≤0.1mA ≤20 uA ≤0.4mA ≤1.6mA ≤4.4mA ≤32ns ≤28ns
VCC 14
13
12
11
10
9
8
&
&
&
&
&
1
2
3
4
5
6
7 GND
图 12-2 集电极开路与非门 74LS01 引脚图及逻辑符号
2. OD 门 如同 TTL 电路中的 OC 门一样，CMOS 门的输出电路结构也可以作成漏极开路的形式 （见图 1.2-3 所示 40107 OD 门）。在 CMOS 电路中，这种输出结构经常用在输出缓冲/驱动 器中，或者用于输出电平的转换，以满足吸收大负载电流的需要，也可以用于实现“线 与”。
31
Vcc
A
B
T1
EN 1
1
T4
T2 Y
T5 D
(a)
A
&
B
Y
EN
EN
32
实验报告· 实验 1.2 集电极开路门和三态门的性能与应用
Vcc
T4
A
B
T1
T2 Y
T5
EN 1
D
A
&
B
Y
EN
EN
图 12-5 三态输出门的电路图和图形符号
(a) 控制端高电平有效 (b) 控制端低电平有效
三态门增加了一个控制端，从而有高电平，低电平，高阻态三种输出状态。当控制端处
00 01
0.1145 4.229
门电路-OC门和三态门
门电路-OC门和三态门一、OC门实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据（状态）用同一条导线输送出去。
因此，需要一种新的与非门电路来实现线与逻辑，这种门电路就是集电极开路与非门电路，简称OC门（open collector）。
OC门电路及逻辑符号见图Z1201，该电路的特点是输出管T5的集电极悬空，使用时需外接一个负载电阻RＰ和电源E c。
OC门的主要用途有以下3个方面：（1）实现与或非逻辑用ｎ个OC门实现与或非逻辑的电路如图Z1202所示.因为任何一个门输入全为1时,其输出为零，而n个门的输出端又并接在一起（线与），故输出Y=0，即Y=A1B1+A2B2+……+A n B n，是与或非的逻辑功能。
（2）用做电平转换在数字系统的接口部分常需要进行所示电平转换,这可用OC门来实现.如图Z1203所示电路是用OC门把输出高电平变换为10V的电路。
（3）用做驱动器可以用OC门驱动指示灯,继电器等,其驱动指示灯的电路如图Z1204所示。
二、三态输出门1. 三态门的特点三态输出门又称三态电路。
它与一般门电路不同，它的输出端除了出现高电平、低电平外，还可以出现第三个状态，即高阻态，亦称禁止态，但并不是3个逻辑值电路。
2. 三态逻辑与非门三态逻辑与非门如图Z1205所示。
这个电路实际上是由两个与非门加上一个二极管D2组成。
虚线右半部分是一个带有源泄放电路的与非门，称为数据传输部分，T5管的u I1、u I2称为数据输入端。
而虚线左半部分是状态控制部分，它是个非门，它的输入端C称为控制端，或称许可输入端、使能端。
当C端接低电平时，T4输出一个高电平给T5，使虚线右半部分处于工作状态，这样，电路将按与非关系把u I1，u I2接受到的信号传送到输出端，使u0或为高电平，或为低电平。
当C端接高电平时，T4输出低电平给T5，使T6、T7、T10截止。
另一方面，通过D2把T8的基极电位钳在1v左右，使T9截止。
集电极开路门与三态输出门的应用
实验三集电极开路门与三态输出门的应用实验目的：1.测试74LS00门电路的逻辑功能。
2.测试与非门74LS00输出与输入关系的特性曲线。
实验器材：示波器、信号发生器、实验电路箱、万用表、74LS00芯片，导线若干。
实验内容：实验步骤：（1）测试74LS00与非门电路的逻辑功能。
1.设计如下图所示的电路图。
2.输入接入两个输入管脚，由电平指示灯的按键控制输入端的高低电平。
3.用万用表测试输入两端的电压，输出的电压。
并记录示数。
4.整理实验数据及其分析。
（2）用实验箱及其芯片测试74LS00输出与输入电压之间的关系。
1.按照如下所示的电路图连接好电路。
2.用万用表测出上面的端口与5V之间的电压以及输出电压，并记录数据。
3.整理数据并进行分析。
74LS00的输入与输出的关系特性5.用信号发生器调出三角波，将其加入到输入端。
6.调试输出波形，直至出现正确的波形。
实验结果显示：1.74LS00的逻辑功能测试结果如下表：A和B均为输入，C为输出。
//所测出的与非门输出电压有误，可能是电源没有接好造成。
由实验结果可以得到74LS00的逻辑功能表：2.74LS00输入电压与输出电压的关系特性曲线由上述的电路连接测试得到的相关数据：输入输出0 4.421.01 3.771.05 3.351.1 1.541.12 1.341.14 1.141.16 0.841.18 0.261.19 0.21.25 0.43由上面的数据整理得到的74LS00输入电压与输出电压的关系特性曲线。
//不要用转贴的数据由信号发生器和示波器连接好的电路图所测得的图形，由图所读到的：Uin1=1.28V Uout1=0.4VUin2=1.08V Uout2=1.24V由实验箱测试到的对应输入电压的输出电压：Uin1=1.25V Uout1=0.43V;Uout1=1.10V Uout2=1.22V数据近似相等，实验验证成功。
实验总结：1.用信号发生器和示波器测输入电压与输出电压的关系特性曲线的时候，当出现三角波的时候，我把信号加入到输入的端口之间的时候，连接电路出现了错误。
2.4 TTL特殊门电路
Y
A B
&
EN
Y
低电平有效 0有效
EN
4) 低电平有效的三态门电路结构
5) 三态门应用1-总线结构
1 0
0
5) 三态门应用2-双向传输 0 1
*3. TTL集成逻辑门电路系列简介 1．74系列——为TTL集成电路的早期产品，属中速TTL器件。 2．74L系列——为低功耗TTL系列，又称LTTL系列。 3．74H系列——为高速TTL系列。
2) 三态门电路结构与工作原理
2) 三态门电路结构与工作原理
影响 Vc1 不影响 V =0 V c1c1
D导通 VC2=0
Y悬空 Y=A B 高阻态 0 1 0 1
3) 三态门逻辑符号（三态与非门）
A B EN &
EN
Y
A B
&
EN EN
Y
高电平有效 1有效
3) 三态门逻辑符号
A B EN EN &
2.4 TTL特殊门电路
1. 集电极开路门（ OC门） 1) OC 门电路结构
在工程实践中，有时需要将几个门的输出端并联使用。普通的 TTL门电路输出端不能并联使用。为此，生产了集电极开路门。
当输入有低电平 使T5截止时，只 有很小的漏电流 流入门里的T5的 集电极。可认为 此时门的输出端 处于高阻状态。
4．74S系列——为肖特基TTL系列，进一步提高了速度。 5．74LS系列——为低功耗肖特基系列。 6．74AS系列——为先进肖特基系列，它是74S系列的后继产品。 7．74ALS系列——为先进低功耗肖特基系列，是74LS系列的后 继产品。
小结 pOC门工作原理及其应用 pTS门工作原理及其应用 pTTL系产品
集电极开路门和三态输出门的应用
实训二集电极开路门和三态输出门的应用一、实训目的1．熟悉集电极开路门（OC门）和三态输出门（TSL门）的逻辑功能；2．熟悉用OC门构成线与功能；3．熟悉用TSL门构成总线功能。
二、实训内容1．用OC门构成线与功能；2．用TSL门构成总线功能。
三、实训主要元件1．74LS03 （四二输入与非门，OC门）2。
74LS126（四总线缓冲器）外引线排列图：外引线排列图：（详细资料请查后附表）四、实训原理、步骤及要求1．用OC门实现“线与”功能（1）选用四二输入（OC）“与非”门74LS03，工作电源5V，外接上拉电阻R L=2kΩ。
（2）按图2.1接好线路。
将74LS03其中三个OC门的两输入端接在一起，形成三个输入端A、B、C，再将A、B、C分别接三个逻辑开关，输出Y接输出状态显示（LED管）。
按表1所示向输入A、B、C提供不同电平取值，观察输出状态显示（LED管）的状态，判断输出Y的取值，填入表1中，通过真值表，写出“线与”的逻辑表达式。
表1 “线与”电路真值表图 2.1 用OC门实现“线与”的电路“线与”功能电路的逻辑表达式：2．用三态输出门74LS126（TSL门）构成输出总线（1）选用四总线缓冲器74LS126（EN端高电平有效），电源电压为5V。
(2)首先检查74LS126中所有的三态与非门是否能正常工作，自已拟定检测的方法。
（3）按图2.2接好线路。
给第一个TSL门输入端1A接上1HZ的脉冲周期性信号、第二个TSL 门的输入端2A接地、第三个TSL门的输入端3A接高电平，三个TSL门的使能端1EN、2EN、3EN分别接逻辑开关，总线接输出状态显示（LED管）。
表2 总线真值表图2.2 总线传输电路（4）将使能端1EN、2EN、3EN全部接0，观察总线上二极管的状态。
然后，使使能端1EN、2EN、3EN交替接1，即任一时刻只能一个使能端为1（注：在每次使某个使能端为1之前，先全为0），观察总线上（LED管）的状态，判断Y取值，将结果填入表2中。
oc门和三态门实验
oc门和三态门实验
TTL三态门和OC门（也可以称为集电极开路门或漏极开路门）都是集成电路门电路的输出类型，它们之间的主要区别在于输出电压的处理方式和用途。
TTL三态门：
TTL三态门是一种具有三个工作状态的门电路，即高电平、低电平和高阻态。
在高阻态时，输出晶体管是断开的，因此输出端对地和电源电压来说都是高阻抗的，即相当于输出端与输入端完全断开。
这种门电路通常用于多路复用和双向总线应用，以及需要避免线与（线路上的电位冲突）的应用。
OC门：
OC门是一种具有推挽输出的门电路，其输出晶体管在饱和时具有较低的电阻，使得输出电压可以接近电源电压。
与TTL三态门不同的是，OC门的输出端在饱和时是低阻抗的。
因此，OC门通常用于需要高电流输出的应用，如驱动LED、电机等。
此外，OC门还可以通过将多个门的输出并联起来，实现“线与”逻辑。
在这种配置下，当所有门的输出都为高电平时，输出为低电平；而当至少一个门的输出为低电平时，输出也为低电平。
这种特性在实现多路复用、解码器等功能时非常有用。
总结来说，TTL三态门和OC门的主要区别在于输出电路的处理方式和用途。
TTL三态门适用于需要高阻态的三态输出的应用，如多路复用和双向总线；而OC门适用于需要高电流输出的应用，如驱
动LED、电机等，并可以通过并联实现“线与”逻辑。
实验 OC门和三态门
F = AB + CD+ EF
实验内容和步骤
（1）OC门应用 OC门应用 ①TTL集电极开路与非门74LS01负载电阻 TTL集电极开路与非门74LS01负载电阻 RL的确定。 用两个集电极开路与非门“线与” 用两个集电极开路与非门“线与”使用驱 动一个TTL非门；按图1 动一个TTL非门；按图1–2–4连接实验电路， 负载电阻R 用一只200 电阻和100k 负载电阻RL用一只200 电阻和100k 电位 器串联而成，用实验方法确定和的阻值， 并和理论计算值相比较。填入表1 并和理论计算值相比较。填入表1–2–2中。
假设将n OC门的输出端并联“线与”，负载是m 假设将n个OC门的输出端并联“线与”，负载是m 个TTL与非门的输入端，为了保证OC门的输出电 TTL与非门的输入端，为了保证OC门的输出电 平符合逻辑要求，OC门外接负载电阻R 平符合逻辑要求，OC门外接负载电阻RL的数值应 介于与所规定的范围值之间。
UOH —— OC门输出高电平； OC门输出高电平； UOL ―― OC门输出低电平； OC门输出低电平； ――负载电阻所接的外接电源电压； ――负载电阻所接的外接电源电压； ――接入电路的负载门输入端个数； ――接入电路的负载门输入端个数； ――“线与”输出的OC门的个数； ――“线与”输出的OC门的个数； ――负载门的个数； ――负载门的个数； IIH――负载门高电平输入电流； IH――负载门高电平输入电流； IIL――负载门低电平输入电流； IL――负载门低电平输入电流； IOLmax――OC门导通时允许的最大负载电流； OLmax――OC门导通时允许的最大负载电流； IOH――OC门输出截止时的漏电流。 OH――OC门输出截止时的漏电流。
OC门电路应用范围较广泛，利用电路的 OC门电路应用范围较广泛，利用电路的 “线与”特性，可以方便地实现某些特定 线与” 的逻辑功能，例如：把两个以上OC结构的 的逻辑功能，例如：把两个以上OC结构的 与非门“线与”可完成“与或非” 与非门“线与”可完成“与或非”的逻辑 功能；实现电平的转换等任务。
数字电子技术实验指导书
实验一：TTL集成逻辑门的逻辑功能与参数测试一、实验目的1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法2、掌握TTL器件的使用规则3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法二、实验原理本实验采用四输入双与非门74LS20，即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端。
其逻辑框图、符号及引脚排列如图2－1(a)、(b)、(c)所示。
(b)（a） (c)图2－1 74LS20逻辑框图、逻辑符号及引脚排列1、与非门的逻辑功能与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全“1”得“0”。
）其逻辑表达式为 Y＝2、TTL与非门的主要参数(1)低电平输出电源电流ICCL 和高电平输出电源电流ICCH与非门处于不同的工作状态，电源提供的电流是不同的。
ICCL是指所有输入端悬空，输出端空载时，电源提供器件的电流。
ICCH是指输出端空截，每个门各有一个以上的输入端接地，其余输入端悬空，电源提供给器件的电流。
通常ICCL＞I CCH ，它们的大小标志着器件静态功耗的大小。
器件的最大功耗为P CCL ＝V CC I CCL 。
手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。
I CCL 和I CCH 测试电路如图2－2(a)、(b)所示。
[注意]：TTL 电路对电源电压要求较严，电源电压V CC 只允许在＋5V ±10％的范围内工作，超过5.5V 将损坏器件；低于4.5V 器件的逻辑功能将不正常。
(a) (b) (c) (d)图2－2 TTL 与非门静态参数测试电路图(2)低电平输入电流I iL 和高电平输入电流I iH 。
I iL 是指被测输入端接地，其余输入端悬空，输出端空载时，由被测输入端流出的电流值。
在多级门电路中，I iL 相当于前级门输出低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数，因此希望I iL 小些。
TTL或非门、集电极开路门和三态门电路
1.TTL或非门图4.4.6(a)表示TTL或非门的逻辑电路，图(b)是它的逻辑符号。
或非逻辑功能是对TTL与非门（图4.4.3）的结构改进而来，即用两个BJT管T2A和T2B代替T2。
若两输入端中有一个为高电平，则T2A和T2B均将截止，i B3=0，输出为高电平。
若A、B两输入端中有一个为高电平，则T2A或T2B将饱和，导致i B3＞0，i B3便使T3饱和，输出为低电平。
这就实现了或非功能。
即L=A+B=A·B。
这个式子表明，图4.4.6(a)就正逻辑而言是或非门。
图4.4.6 TTL或非门(a)电路图(b)逻辑符号2. 集电极开路门（OC门）所谓集电极开路是指TTL与非门电路的推拉式输出级中，删去电压跟随器，如图4.4.7(a)所示。
为了实现线与的逻辑功能，可将多个门电路输出管T3的集电极至电源V CC之间，加一公共的上拉电阻R P，如图4.4.7(a)所示。
为了简明起见，图中以两个集电极开路门并联为例。
图(c)为其逻辑符号，其中图标“”表示集电极开路之意。
图4.4.7集电极开路(OC)门(a)OC门的输出级(b)由构成的线与逻辑原理图(c)逻辑符号3.三态与非门（TSL门）三态与非门的输出除了具有一般与非门的两种状态，即输出电阻较小的高、低电平状态外，还具有高输出电阻的第三状态，称为高阻态，又称为禁止态。
一个简单的TSL门的电路如图4.4.8(a)所示，图(b)是它的逻辑符号。
其中CS为片选信号输入端，A、B为数据输入端。
图4.4.8三态与非门电路(a)电路图(b)逻辑符号当CS=1时，TSL门电路中的T5处于倒置放大状态，T6饱和，T7截止，即其集电极相当于开路。
此时输出与输入的逻辑关系与一般与非门相同。
这种状态成为TSL的工作状态。
但当CS=0时，T7导通，使T4的基极钳制于低电平。
同时由于低电平的信号送到T1的输入端，迫使T2和T3截止。
这样T3和T4均截止，门的输出端L出现开路，既不是低电平，又不是高电平，这就是第三工作状态。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验 4 集电极开路门与三态输出门的应用
实验目的
1. 掌握 TTL 集电极开路(OC)门的逻辑功能及应用。
2. 掌握 TTL 三态(3S)输出门的逻辑功能及应用。
实验仪器设备与元器件
1．硬件基础电路实验箱，双踪示波器，数字万用表。
2．74LS00，74LS03，CC4011，74LS125 各一块。
实验概述
1.TTL 集电极开路门
图1.4-1所示是一个TTL 二输入集电极开路与非门的逻辑符号和内部电路。
OC 门的使用方法如下：
(1) 利用OC 门“线与”特性完成特定逻辑功能。
图1.4.2所示，输出端实现了线与的逻辑功能： 若有一个门的输出为低电平，则F 输出为低，当所有门的输出为高电平，F 输出为高，即在输出端实现了线与的逻辑功能。
(2) 利用OC 门可实现逻辑电平的转换
改变上拉电阻R L
的电源V L
的电压，输出端的逻辑电平会跟V L
改变。
不同电平的逻辑电
路可以用OC 门连接。
(3) OC 门用于驱动
OC 门的输出电流较大，可驱动工作电流较大的电子器件。
图1.4.3所示是用OC 门驱动发光二级管的低电平驱动电路。
3. TTL 三态门图1.
4.4所示为三态门的逻辑符号和内部结构图，控制端为低有效。
实验内容
1. OC 门的特性及其应用
(1) 参考图1.4.2，用OC 门74LS03验证 OC 门的“线与”功能。
R L
为1k Ω时，写出输出F 的表
达式，观测输出与输入信号的逻辑关系，将数据填入自制表格中。
(2) 参考图1.4.7, 验证OC 门74LS03的特性,输入A 、B 接逻辑电平输出信号，输出端Y 接直流电
压表。
V L 接+5V,电阻R L 为4.7k, 观测输出与输入信号的逻辑关系，如果去掉R L , 观测输出信号 的变化。
V L 改接+15V ， 检测输出信号的高电平和低电平电压。
(3) 参考图1.4-8，用OC 门74LS03驱动COMS 电路与非门CD4011,V L 接+5V ，调节电位器R w
，
观察上拉电阻的取值对输出端Y 的电平的影响。
要求输出信号Y 的高电平不小于3.5V, 低电平不大于0.3V,实验求出上拉电阻的取值范围。
(4) 参考图1.4.3，利用OC 门74LS06驱动一个发光二极管，设发光二极管的工作电压U
D
为2 V ，发光二极管的工作电流I D
为8 mA ，门电路输出低电平的值V oL
为0.3V ，求限流电阻R L
，
然后，通过实验检测。
2. 三态门的特性及其应用
⑴ 参考图1.4.9，验证三态门74LS125的逻辑功能。
控制端E 、三态门的输入A 接逻辑电平输出信号，输出端Y 接逻辑电平显示电路，通过开关K 可使电阻接+5V 或地，当E 无效为高电平，三态门输出为高阻态时，输出Y 对应开关K 的状态（接+5V 或地）为高电平或低电平；当E 有效为低电平时，Y=A 。
⑵参考图1.4.5，用74LS125两个三态门输出构成一条总线。
控制端E 、三态门的输入A 、B 接逻辑电平输出信号，输出端Y 接逻辑电平显示电路，观测输出与输入及控制信号的逻辑关系，控制端E 接1kHz 信号，一个三态门的输入A 接100kHz 信号，另一个三态门B 的
输入接10kHz 信号,用示波器观察输出Y 与控制端E 的波形。
实验数据
1. OC 门的特性及其应用 (1)验证 OC 门的“线与”功能 实验过程表明若有一个门的输出为低电平，则F 输出为低，当所有门的输出为高电平，F 输出为高，即在输出端实现了线与的逻辑功能。
(2)验证不同输入电压时OC 门的输出电压
A B C D F V H H * * L 0.43 * * H H L 0.45 L * L * H 4.9 *
L
*
L
H
5.0
A B F V 0
1
11.8
当接入+5V 时
当接
入+12V 时 A B F V 0 0 1 4.43 0 1 1 4.43 1 0 1 4.43 1
1
0.12
该实验表明改变上拉电阻R L
的电源V L
的电压，输出端的逻辑电平会跟V L
改变。
不同电平的逻辑电路可以用OC 门连接。
2. 三态门的特性及其应用 ⑴ 验证三态门的逻辑功能
该实验表明当E 无效为高电平，三态门输出为高阻态时，输出Y 对应开关K 的状态（接+5V 或地）为高电平或低电平；当E 为有效低电平时，Y=A,由输入决定。
(2)三态门实现总线传输
该实验表明用两个三态门输出构成一条总线，使任意时刻只有一个控制端处于使能状态。
输出由当前工作的三
态门输入决定。
实验心得
当实验中线路出现问题时，主要是接触不良或者芯片烧坏。
判断是否芯片烧坏要采取逐门输入输出判断。
另外实验中要注意电压不能直接加到输出端，以免电路烧坏
思考题
（1） 对74LS03，若上拉电阻的电源为+15V 时，输出能否接到实验箱的指示灯上。
不能，因为这样电流太大有可能把试验箱的指示灯烧掉。
（2） 如何利用三态门实现双向传输，画图说明。
0 1 1 11.8 1 0 1 11.8 1 1
0.12
E A Y
V
1 0 高阻态 0/4.99 1 1 高阻态 0/4.99 0 0 0 0 0
1
1
4.9
E A B Y V 0 0 1 4.97 0 1 0 0.19 1 0 1 4.99 1
1
0.82。