LPCVD 多晶硅的形貌和结构的研究
lpcvd多晶硅生产工艺流程
lpcvd多晶硅生产工艺流程英文回答:Low-Pressure Chemical Vapor Deposition (LPCVD) Polysilicon Fabrication Process.LPCVD is a thin-film deposition technique used tocreate polycrystalline silicon (polysilicon) layers on semiconductor substrates. The process involves the chemical reaction of silane gas (SiH4) with oxygen in a vacuum chamber at low pressure. The following is an overview ofthe LPCVD polysilicon production process:1. Substrate Preparation: The substrate, typically a silicon wafer, is cleaned to remove any contaminants. Athin layer of silicon dioxide (SiO2) may be deposited onthe substrate to improve adhesion and prevent contamination.2. LPCVD Reactor: The substrate is placed in an LPCVD reactor, which is a vacuum chamber equipped with gas inlets,a heater, and a gas exhaust.3. Gas Introduction: Silane gas (SiH4) and oxygen (O2) are introduced into the reactor. The flow rates of these gases are carefully controlled to achieve the desired stoichiometry of the polysilicon film.4. Chemical Reaction: Inside the reactor, the silane and oxygen gases react to form silicon atoms and hydrogen gas according to the following chemical equation: SiH4 + O2 → Si + 2H2.5. Film Deposition: The silicon atoms condense on the substrate surface, forming a polycrystalline silicon film. The thickness and properties of the polysilicon film are controlled by the deposition time, temperature, and gas flow rates.6. Post-Deposition Treatment: After deposition, the polysilicon film may undergo additional processing steps, such as annealing or doping, to improve its electrical and physical properties.中文回答:LPCVD多晶硅生产工艺流程。
6.LPCVD
清洗流量计(N2)
工艺开始执行至结束
调压(N2, NH3, O2)
抽流量计
抽本体真空
清洗流量计(N2)
抽流量计
回填(N2)
2、Exercises-设备操作流程
9、打开炉门, 小心取出硅片, 关上炉门 10、抽真空 11、停止加热 12、关工艺气体(TEOS源)
(足够高真空以后) 13、关罗兹泵 14、关机械泵 15、关主机 16、关加热电源 17、关主电源 18、关冷却水、压缩空气
1、Fundamentals-薄膜质量评价
晶粒(大小、晶向等)
与淀积温度、掺杂类型、热处理工艺有很大关系 温度对多晶硅晶粒的影响: <590℃,无定形态 >610℃,晶体态 590~610℃,中间态
晶粒大小对表面粗糙度的影响:
1、Fundamentals-薄膜质量评价
应力与应力梯度
应力:拉应力、压应力 来源、影响、测量、控制
热偶报警
表示控制系统的零点跳动大
超温报警(系统自动转到保温状态) TEOS源液位报警 表示炉膛温度超过极限超温报警值(系统将自动关掉炉子的加 热电源)
TEOS源温度报警 压力差报警(当实际压力值与设定值之差超过某一固定值时)
F3: * 表示故障;- 表示正常
1、Fundamentals-薄膜淀积之LPCVD
氧化硅薄膜(Silicon dioxide)
1、Fundamentals-薄膜淀积之LPCVD
氮化硅薄膜(Silicon Nitride)
用途:电气/热绝缘层、钝化层、掩膜层、刻蚀阻止层 反应方程式:
3SiH4 + 4NH3 -> Si3N4 + 12H2 x SiCl2H2 + y NH3 -> SixNy + 2xHCl + 3y/2H2
LPCVD制备微晶硅薄膜及热处理工艺研究
LPCVD制备微晶硅薄膜及热处理工艺袁媛(哈尔滨工业大学材料科学与工程学院,哈尔滨150001)摘要:试验采用低压化学气相沉积(LPCVD)方法在单抛n型(100)4寸硅片上沉积微晶硅薄膜,沉积薄膜前用湿氧氧化法在硅片表面氧化SiO2层作为扩散阻挡层。
用普通氧化铝管式炉加热处理制成的微晶硅薄膜制备多晶硅薄膜。
选取了650℃、800℃、950℃及1100℃不同退火温度,炉内通入高纯Ar气,退火时间2小时。
用Raman光谱和XRD测试薄膜的二次晶化状态,用SEM分析薄膜的表面形貌。
关键词:低压化学气相沉积;多晶硅薄膜;退货温度1 引言多晶硅薄膜是综合了晶体硅材料和非晶硅合金薄膜的优点,在能源科学、信息科学的微电子技术中有着广泛应用的一种新型功能薄膜材料[1]。
LPCVD方法生长多晶硅薄膜内含高密度的微孪晶,生成的晶粒尺寸小,载流子迁移速率较低,因此在器件应用方面受到了限制。
为了使制备的多晶硅薄膜具有较大的晶粒尺寸以及较高的载流子迁移率,我们采用普通氧化铝管式炉加热处理制成的微晶硅薄膜,使其二次晶化,研究退火温度对多晶硅薄膜的影响。
2 分析2.1 薄膜晶化率与晶粒尺寸分析图2-1为在597℃条件下沉积的薄膜样品,分别在650℃、800℃、950℃、1100℃温度下退火2小时后的Raman光谱图。
在Raman谱图中,480cm-1处代表非晶硅散射峰,520cm-1处代表多晶硅散射峰。
一般而言,Raman特征峰越强,半高宽越小,峰形越对称,材料的结晶性越好;散射峰越靠近单晶硅峰位521.5cm-1,薄膜的晶粒尺寸越大。
从图2-1可以看出,随着退火温度升高,曲线在520cm-1处散射峰强度逐渐升高且越来越尖锐,480cm-1处散射峰基本消失。
这表明,从未退火的样品a),到退火后的样品b)~e),薄膜样品中非晶成分随着退火温度的增加而减少,多晶成分逐渐增多,多晶硅薄膜晶化率提高。
且退火温度由650℃升高至1100℃的过程中,Raman 散射峰位由519.067cm -1向右移至520.597cm -1处,逐渐靠近单晶硅散射峰,说明退火后硅薄膜中的晶粒尺寸随退火温度的升高而长大。
6第六章 化学气相淀积
教师: 潘国峰 E-mail: pgf@
河北工业大学微电子研究所
化学气相淀积:是指一种或数种物质的气体,以某种方式 激活后,在衬底发生化学反应,并淀积出所需固体薄膜的 生长技术。其英文原名为 “Chemical Vapour Deposition”,简称为 “CVD”。 ULSI中常用“CVD” 制备各种薄膜。
2.低压化学气相淀积
低压化学汽相淀积(LPCVD)反应器的结构示意图
应用情况
多晶硅:SiH4/Ar(He) Si3N4: SiH2Cl2 +NH3 PSG: SiH4 +PH3 +O2 BSG: B2H6 +O2 SiO2: SiH2Cl2 +NO2 620℃ 750-800℃ 450℃ 450℃ 910℃
Si(OC2H5)4
650~750
SiO2 +副产品
3. SiO2薄膜性质
6.3.2 多晶硅薄膜
1.多晶硅淀积动力学 A.反应方程式 SiH4 Si+2H2 由N2或Ar携带SiH4 20%+ N2 80% B.淀积参量:压力、温度、硅烷浓度、杂质浓度
温度:600℃~650℃ ,一般用625℃
化学反应主要是吸附和分解:
SiH4(g)SiH2(g)+H2(g) SiH2(g)+Si(s)2(Si(s)-H*) (式二)吸附 (式三)分解
2(Si-H*)2Si(s)+H2(g)
(式四)淀积
(式三)表示吸附,(式四)表示分解。其中g,s分别表示 气态和固态。在充分吸附的情况下,(式二)和(式三)处于平 衡状态下,而(式四)即(Si-H*)的热分解过程将决定淀积率。 当衬底温度一定时,即分解率一定时,淀积率将直接与吸附 反应剂分子的多少有关。
PECVD法制备多晶硅薄膜
• •
• •
2.2多晶硅薄膜太阳能电池 多晶硅薄膜太阳电池因同时具有单晶硅的高迁移率,长寿命及非晶硅材料成 本低、可大面积制备,材料制备工艺相对简单的优点,且无光致衰减效应。多 晶硅薄膜电池技术可望使太阳电池组件的成本得到更大程度的降低,从而使得 光伏发电的成本能够与常规能源相竞争
•
目前认为,影响多晶硅薄膜太阳能电池性能的主要因素是晶粒尺寸,晶界宽 度和有害杂质的含量及分布方式。此外影响电池光电转换效率的因素还有: 禁带宽度,温度,载流子的复合寿命,光强,参杂浓度及剖面分布,表面复 合速率以及衬底因素等 纳米多晶硅薄膜太阳能电池基于纳米尺寸的多晶硅薄膜,当晶粒尺寸为几个 纳米时,会产生量子特性,其导电不再是由热电子引起,而是由量子隧穿效 应代替。纳米多晶硅薄膜太阳能电池可以在廉价衬底上制备,且无效率衰减 问题,转化效率比非晶硅薄膜太阳能电池高,成本低,所以具有市场发展潜 力。 2.3GaAs太阳能电池 GaAs具有直接能带隙,宽度1.42eV。实验室最高效率已达到24%以上。砷化 镓太阳电池目前大多用液相外延方法或金属有机化学气相沉积技术制备,因 此成本高,产量受到限制。砷化嫁太阳电池目前主要用在航天器上。
•
多晶硅薄膜的制备方法
• 生长多晶硅薄膜的方法很多,这些方法从两个方面来分类,一种分类是按照 制备温度的高低,可以分为高温制备技术(>600℃)和低温制备技术(<600℃)。 另一种分类是按照制备过程,可分为直接制备方法和间接制备方法,主要有 以下六种 : 一 化学气相沉积法(CVD)、二 液相外延技术(LPE)、三 固相晶化法 (SPC)、四 金属诱导晶化(MIC)、五 区域熔化再结晶法(ZMR)、六 激光晶化法(LIC)。
直接法就是通过不同的反应条件以控制最初晶粒的形成并直接长大在基片衬 底上制备多晶硅的方法。 一 化学气相沉积法(CVD)
lpcvd原位掺杂多晶硅探究
lpcvd原位掺杂多晶硅探究英文回答:LPCVD (Low Pressure Chemical Vapor Deposition) is a widely used technique for depositing thin films of materials, including polysilicon. In LPCVD, a precursor gas is introduced into a chamber at low pressure and high temperature, where it decomposes and deposits the desired material onto a substrate.One interesting aspect of LPCVD is the ability to perform in-situ doping of the deposited material. This means that during the deposition process, impurities can be intentionally introduced into the growing film to alter its electrical properties. In the case of polysilicon, this can be achieved by adding dopant gases such as phosphine or diborane to the precursor gas.The doping process in LPCVD is controlled by adjusting the flow rate and concentration of the dopant gases. Theimpurities are incorporated into the growing film by diffusion, resulting in a modified material with altered conductivity. This is particularly useful in thefabrication of microelectronic devices, where different regions of the device may require different electrical characteristics.For example, let's say we want to create a polysilicon resistor with a specific resistance value. By adjusting the flow rate of the dopant gas, we can control the concentration of dopants in the film and thus theresistivity of the material. This allows us to tailor the electrical properties of the resistor to meet our design requirements.中文回答:LPCVD(低压化学气相沉积)是一种广泛应用于薄膜沉积的技术,包括多晶硅。
(太阳能光伏)多晶硅薄膜的制备方法
多晶硅薄膜的制备方法多晶硅薄膜材料同时具有单晶硅材料的高迁移率及非晶硅材料的可大面积、低成本制备的优点。
因此,对于多晶硅薄膜材料的研究越来越引起人们的关注,多晶硅薄膜的制备工艺可分为两大类:一类是高温工艺,制备过程中温度高于600℃,衬底使用昂贵的石英,但制备工艺较简单。
另一类是低温工艺,整个加工工艺温度低于600℃,可用廉价玻璃作衬底,因此可以大面积制作,但是制备工艺较复杂。
目前制备多晶硅薄膜的方法主要有如下几种:低压化学气相沉积(LPCVD)这是一种直接生成多晶硅的方法。
LPCVD是集成电路中所用多晶硅薄膜的制备中普遍采用的标准方法,具有生长速度快,成膜致密、均匀、装片容量大等特点。
多晶硅薄膜可采用硅烷气体通过LPCVD法直接沉积在衬底上,典型的沉积参数是:硅烷压力为13.3~26.6Pa,沉积温度Td=580~630℃,生长速率5~10nm/min。
由于沉积温度较高,如普通玻璃的软化温度处于500~600℃,则不能采用廉价的普通玻璃而必须使用昂贵的石英作衬底。
LPCVD法生长的多晶硅薄膜,晶粒具有择优取向,形貌呈“V”字形,内含高密度的微挛晶缺陷,且晶粒尺寸小,载流子迁移率不够大而使其在器件应用方面受到一定限制。
虽然减少硅烷压力有助于增大晶粒尺寸,但往往伴随着表面粗糙度的增加,对载流子的迁移率与器件的电学稳定性产生不利影响。
固相晶化(SPC)所谓固相晶化,是指非晶固体发生晶化的温度低于其熔融后结晶的温度。
这是一种间接生成多晶硅的方法,先以硅烷气体作为原材料,用LPCVD方法在550℃左右沉积a-Si:H薄膜,然后将薄膜在600℃以上的高温下使其熔化,再在温度稍低的时候出现晶核,随着温度的降低熔融的硅在晶核上继续晶化而使晶粒增大转化为多晶硅薄膜。
使用这种方法,多晶硅薄膜的晶粒大小依赖于薄膜的厚度和结晶温度。
退火温度是影响晶化效果的重要因素,在700℃以下的退火温度范围内,温度越低,成核速率越低,退火时间相等时所能得到的晶粒尺寸越大;而在700℃以上,由于此时晶界移动引起了晶粒的相互吞并,使得在此温度范围内,晶粒尺寸随温度的升高而增大。
pecvd法低温沉积多晶硅薄膜的研究
pecvd法低温沉积多晶硅薄膜的研究多晶硅(PolycrystallineSilicon,简称多晶Si)是由多个晶格交错排列而成的硅材料,具有高电导率、热导率、弹性模量和抗冲击强度的特点,在电子元器件中具有广泛的应用前景。
传统的多晶Si 薄膜沉积过程是在温度高于1000℃的环境中,由DC/RF源进行等离子体化学气相沉积(Plasma-Enhanced Chemical Vapor Deposition, PECVD)而产生。
沉积温度较高,会引起材料表面的组分失衡,以及因温度过高导致发生拉伸应力等等,这些因素会严重影响薄膜的性能,降低工作效率。
因此,低温沉积多晶硅薄膜成为当前研究的热点话题,PECVD法低温沉积多晶硅薄膜的研究也引起了研究者的广泛关注。
关于PECVD法低温沉积多晶硅薄膜PECVD法低温沉积多晶硅薄膜的研究的核心点在于在低温下(较常规高温沉积温度低几百度)成功沉积出低拉伸应力、组分均衡、较高饱和电导率以及较好的传输特性的多晶硅薄膜。
研究者们采用半导体工艺(如PECVD、CVD和DLCVD)、化学法(如LPCVD)以及外来离子辅助沉积(ILCVD)等多种方法对低温多晶硅薄膜进行沉积,并研究其相关的性能,取得了积极的成果。
关于PECVD法低温沉积多晶硅薄膜的研究进展由于低温沉积多晶硅薄膜有较高的抗压强度和热稳定性,因此越来越多的应用被发现,如MEMS(微机电系统)、电晶体管和半导体光刻机等。
根据研究人员的不断发展,PECVD法低温沉积多晶硅薄膜也取得了较好的进展,如实现了低温多晶硅薄膜的气体态沉积;发展出更多的多晶硅气相沉积化学体系,如用于高性能MEMS的气相铝型化学体系;成功制备出多晶硅薄膜,可保证在低拉伸应力情况下,满足电子元器件的表征要求;以及发现新的半导体工艺,提高沉积速率,能够保持良好的构筑效率等。
关于PECVD法低温沉积多晶硅薄膜的应用PECVD法低温沉积多晶硅薄膜的应用主要体现在电子元器件的表征要求满足以及获得的优异的性能表现上。
多晶硅刻蚀特性的研究
多晶硅刻蚀特性的研究随着硅珊MOS器件的出现,多晶硅渐渐成为先进器件材料的主力军。
文章主要对多晶硅刻蚀的特性进行研究,希望能够给相关人士一定的借鉴。
标签:多晶硅;刻蚀;研究1 硅和多晶硅刻蚀的介绍硅栅(Poly Gate)的干法刻蚀:随着晶体管尺寸的不断缩小对硅栅的刻蚀就越具有挑战性。
因为受到光刻线宽的限制,为达到最后的CD线宽要求往往需要先对光阻进行缩小处理,然后进一步往下刻蚀。
BARC打开后,再以光阻为阻挡层将TEOS打开。
接着把剩余的光阻去除,再以TEOS作为阻挡层对硅栅进性刻蚀。
为了保护栅极氧化层不被损伤,通常要把硅栅的刻蚀分成几个步骤:主刻蚀、着陆刻蚀和过刻蚀。
主刻蚀通常有比较高的刻蚀率但对氧化硅的选择比较小。
通过主刻蚀可基本决定硅栅的剖面轮廓和关键尺寸。
着陆刻蚀通常对栅极氧化层有比较高的选择比以确保栅极氧化层不被损伤。
一旦触及到栅极氧化层后就必须转成对氧化硅选择比更高的过刻蚀步骤以确保把残余的硅清除干净而不损伤到栅极氧化层。
Cl2,HBr,HCl是硅栅刻蚀的主要气体,Cl2和硅反应生成挥发性的SiCl4而HBr和硅反应生成的SiBr4同样具有挥发性。
为了避免伤及栅极氧化层,任何带F基的气体如CF4,SF6,NF3都不能在过刻蚀的步骤中使用。
2 硅和多晶硅刻蚀的结构我们介绍一个Logic刻蚀的程式,刻蚀多晶硅的结构包括PR,SION,Poly,Oxide。
多晶硅的线宽要求非常小。
如图1所示。
在MOS器件中,掺杂的LPCVD多晶硅是用做栅极的导电材料。
掺杂多晶硅线宽决定了有源器件的栅长,并会影响晶体管的性能。
因此,CD控制是很关键的。
多晶硅栅的刻蚀工艺必须对下层栅氧化层有高的选择比并具有非常好的均匀性和可重复性。
同时也要求高度的各向异性,因为多晶硅栅在源/漏的注入过程中起阻挡层的作用。
倾斜的侧壁会引起多晶硅栅结构下面部分的掺杂。
刻蚀多晶硅(硅)通常是一个三步工艺过程。
这使得在不同的刻蚀步骤中能对各向异性刻蚀和选择比进行优化。
lpcvd 多晶硅 介电常数 -回复
lpcvd 多晶硅介电常数-回复LPCVD(Low-Pressure Chemical Vapor Deposition)是一种常用的化学气相沉积技术,用于多晶硅(Polycrystalline Silicon)的薄膜生长。
多晶硅是一种具有高度结晶性的硅材料,广泛应用于半导体器件制造中。
但要生长高质量的多晶硅薄膜,需要控制介电常数。
介电常数是材料的电容性能指标,描述了材料在电场作用下的电荷储存能力。
在半导体器件中,介电常数的大小直接影响着电容的性能,因此对于薄膜生长过程中控制介电常数至关重要。
首先,让我们了解LPCVD多晶硅薄膜的生长原理。
在LPCVD过程中,通过在真空或低压环境下加热硅前体气体,使其分解并在基片表面沉积形成多晶硅薄膜。
这种薄膜具有优异的物理和电学性能,非常适合用于制造高性能的半导体器件。
然而,要控制多晶硅薄膜的介电常数,需要考虑以下几个方面:1. 前体气体的选择:多晶硅薄膜的介电常数受到前体气体的影响。
在LPCVD过程中,常用的前体气体有硅源气体(如SiH4)、掺杂气体(比如PH3或B2H6)以及稀释气体(如氮气或氢气)。
这些气体组合的比例和流速会直接影响多晶硅薄膜的结构和性能,从而影响介电常数的数值。
2. 气压和温度控制:LPCVD过程中的气压和温度也会影响多晶硅薄膜的介电常数。
较高的气压和温度可以促进硅前体气体的分解和沉积,从而得到结晶度更高的多晶硅薄膜。
然而,过高的气压和温度可能导致薄膜内部杂质含量增加,从而降低薄膜的电学性能。
3. 化学反应控制:LPCVD过程中涉及到多个化学反应,这些反应的速率和平衡也会影响多晶硅薄膜的结构和介电常数。
通过优化反应条件和添加合适的催化剂,可以控制化学反应的进行,从而得到所需的多晶硅薄膜性质。
4. 控制生长速率:多晶硅薄膜的生长速率也会直接影响其介电常数。
较高的生长速率通常会导致较粗的晶粒和结构不均匀,从而导致介电常数的增加。
通过调节前体气体流速和反应条件,可以控制多晶硅薄膜的生长速率,从而实现所需的介电常数。
LPCVD多晶硅薄膜发雾的形成与消除
LPCVD多晶硅薄膜发雾的形成与消除许帅;徐超;王新胜;刘国柱【摘要】The fogging of LPCVD poly Si films has great effects on properties of CMOS device, in this paper, the formation mechanism and influencing factors of fogging were analyzed, the solution of adopting low temperature, low pressure and keeping gas system clean to eliminate the fogging was suggested. According to the shape and location of fogging, the surface defects were classified, and the proposal were put forward in the aspects of clean process, contamination analysis and previous process to avoid fogging.%LPCVD多晶硅薄膜发雾对CMOS器件性能有重大影响,文章分析了多晶硅薄膜发雾的形成机理与影响因素,指出了低温、低压以及保持气路系统的清洁是消除多晶"发雾"的有效措施。
根据多晶硅薄膜雾状斑点的形状与分布位置,对硅片表面缺陷的来源进行了分类,并从清洗工艺、污染物成分分析、前道工序等方面提出了相应的解决措施。
【期刊名称】《电子与封装》【年(卷),期】2012(012)002【总页数】4页(P40-43)【关键词】LPCVD;多晶硅薄膜;发雾;表面缺陷【作者】许帅;徐超;王新胜;刘国柱【作者单位】中国电子科技集团公司第58研究所,江苏无锡214035;中国电子科技集团公司第58研究所,江苏无锡214035;中国电子科技集团公司第58研究所,江苏无锡214035;中国电子科技集团公司第58研究所,江苏无锡214035【正文语种】中文【中图分类】TN3051 引言随着集成电路的发展,多晶硅薄膜在CMOS器件、双极集成电路、微波器件和各种特殊功能的半导体器件中的应用也日益广泛,对于多晶硅薄膜的研究越来越引起人们的关注[1]。
低压化学气相淀积多晶硅薄膜工艺研究
2 讨 论
2.1 影响 多 晶硅 薄膜质 量 的 因素 热 壁 LPCVD 多晶硅 薄膜 表 面质 量 的好 坏 与器
件关 系较 大 。要 克 服 多 晶硅 表 面 的“雾 状 ”,关 键 是 严格掌 握操 作 规程 ,硅片 进炉 之 前 ,反 应 系统 内 的残
·34 ·
《新 技 术新 工艺》·涂层 技 术性 能研 究 2006年 第 11期
增加趋 势逐步放 缓 ,并最终 保持稳 定 。选 择合适 的 淀
积压 强是获得 晶粒 细 、表 面光 亮 、均匀 的多 晶硅 薄 膜
的关键 。若淀 积压强在 8O~133 Pa,则 制备 的多晶硅
薄膜 的晶粒要粗 一些 ,这样 容易 产生针 孔 。严 格选择 最佳工 艺条件 ,才能制备 高质量 的多晶硅薄膜 。
当温 度远 低于 600℃时 ,淀 积速 率变 得太慢 ,以致 不 能应用 。多 晶硅淀 积 常 常 调 节 温 度 分 布 ,使 炉 子 尾 部 区域 温 度 比前部 及 中心 区域 高 出 5~15℃ 。较 高 的温度 增 加 了淀积 速率 ,补偿 了 SiH 的消耗 。
I.PCVD系统 的 压 强 可 以 通 过 3种方 式 加 以调 节 :1)改变输 入气 体 的流 量 ,维 持 泵速 不变 ;2)改变 泵速 ,保持输入 气体流量 不变 ;3)当输入气体 为 Sil 与 的7昆合 物 时 ,改 变 N 的流量 ,维 持 Sil 流量 不变 ;或者 Sil 和 N 的流量 均改变但保持 两者 的比 例不变 。以上 3种方 法 ,无论采 用哪种 ,都 比较 恒定 , 均可以控制反 应系统 的压强 。如果 总 的流量改 变 (比 例和泵 速 恒 定 ),那 么淀 积速 率 是 压 强 的线 性 函 数 。 但是 ,如果 泵速 和 N:流量 变化 ,那 么淀积速率仅与 压 强呈较弱 的关 系 (见 图 2)。当进 入 的气体 流 量 保持 恒定 ,压强 由泵速来 控制 ,淀积 的重复性最好 。
LPCVD多晶硅工艺技术研究
大, 气体不能完全反应 , 未参与分解的 S i 将会 l 被排走 , 在尾气排放过程 中会出现硅烷燃烧爆炸
的现象 , 存在 安全 隐患 。 由于 Sl i 进 入 炉管 的前
后 端进 气方式 不 一样 , 前端 直接进 入炉 管 , 端通 后
着 Sl i 流量 的增 大 而 增 快 , 期 基 本 呈 线 性 增 前
率慢, 有利于提高薄膜均匀性 ; 反之 , 则速率快, 均
匀性 较差 , 膜 致 密 性 差 , 薄 晶粒 粗 , 产 生 针 孔 。 易 因此选择 适 中的 淀 积压 强 是 获 得 晶粒 细 、 面光 表 亮、 均匀 的多 晶硅 薄膜 的关 键 。如温度 较高 时 , 淀
导晶化、 电子束蒸发等。由于 L C D法具有生长 PV
速度快 , 成膜致密、 均匀 , 装片容量大等特点, 是集
第 O 第1 3 卷 期
蓑
蒌
膜 均匀性 较好 。
3 7
后端的进气流量比将是影响均匀性的一个关键 因 素。L C D多晶硅 薄膜 的淀积温度 在 5 0 ~ PV 8℃
发 花 、 雾 现 象 , 可 能 是 由一 系 列 的原 因造 成 发 这
的。
为满足器件制备 的要求, 一般 的淀积薄膜片 内、 间和批间的厚度均匀性都应控制在 ± % 片 4 以内。影响薄膜均匀性的主要因素有温度、 气体 流量比、 反应压力及片间距。要提高片内均匀性 , 1 首先要保证淀积温度和反应气体流量稳定 , ) 并 选择合适的气体前后端 流量 比例 , 同时设置较低
电路 中 , 重掺 杂 多 晶 硅 替代 金 属 铝 , 为 MO 用 作 S
lpcvd原位掺杂多晶硅探究
lpcvd原位掺杂多晶硅探究在半导体领域,多晶硅是一种常用的材料,用于制造太阳能电池、集成电路等器件。
而掺杂则是一种常见的工艺,通过引入外部杂质,可以改变材料的电学性质,从而实现对器件性能的调控。
本文将探讨利用低压化学气相沉积(LPCVD)原位掺杂技术在多晶硅中引入掺杂原子的方法以及相关研究进展。
多晶硅作为一种廉价且性能稳定的半导体材料,被广泛应用于各种微电子器件的制备中。
为了改善多晶硅的导电性能或者其他特定性能,掺杂技术成为不可或缺的工艺之一。
而LPCVD技术则是一种常用的多晶硅薄膜制备方法,其可以在较低的温度下实现对硅材料的快速生长。
在LPCVD过程中,通过向反应室中引入掺杂气体,将掺杂原子引入多晶硅晶格中。
这种原位掺杂的方法相较于后续的离子注入或者扩散掺杂等工艺,具有操作简便、成本低廉等优点。
同时,由于掺杂过程与生长过程同时进行,可以有效避免掺杂过程中可能引入的晶体缺陷等问题,从而获得更加纯净的掺杂多晶硅材料。
近年来,国内外的研究者们对LPCVD原位掺杂多晶硅进行了大量的研究工作。
他们探究了不同掺杂原子(如磷、硼等)对多晶硅电学性质的影响,研究了掺杂浓度、掺杂温度、掺杂时间等工艺参数对掺杂效果的影响,以及掺杂多晶硅在太阳能电池、晶体管等器件中的应用情况等。
这些研究工作不仅为多晶硅材料的性能优化提供了重要参考,也为LPCVD原位掺杂技术的进一步发展提供了有益启示。
在研究中发现,LPCVD原位掺杂多晶硅技术在实际应用中存在一些问题和挑战。
首先,掺杂效率不高是目前该技术面临的一个主要问题。
由于多晶硅的晶格结构比较复杂,掺杂原子不易在其中扩散,导致掺杂效果不理想。
其次,掺杂过程中可能会引入晶格缺陷,影响材料的电学性能和稳定性。
此外,LPCVD原位掺杂多晶硅的工艺条件还需要进一步优化,以提高材料的质量和稳定性。
针对这些问题,研究者们提出了一些解决方案。
例如,可以通过改变反应室内的气氛、调节掺杂气体的流量和压力等方式,优化掺杂过程的工艺参数,提高掺杂效率。
lpcvd 多晶硅 介电常数 -回复
lpcvd 多晶硅介电常数-回复LPCVD是指低压化学气相沉积(Low Pressure Chemical Vapor Deposition),是一种常用的沉积多晶硅薄膜的方法。
多晶硅是一种具有重要应用价值的材料,其具有较高的光电特性和机械强度,因此在半导体工业和光伏行业中得到广泛应用。
在了解LPCVD沉积多晶硅之前,我们首先需要了解介电常数的概念。
介电常数是材料对电场响应的一种度量,也是描述电介质性能的指标之一。
它表示了材料在电场作用下的极化程度,即电介质的电容性质。
介电常数的值越大,说明材料在电场的作用下能够更好地极化,从而具有较高的电容性能。
多晶硅作为一种半导体材料,其介电常数是一个非常重要的参数。
多晶硅的介电常数取决于其微观结构,包括晶粒形态和杂质含量等。
因此,通过控制沉积多晶硅薄膜的工艺条件,我们可以调控其介电常数,进而实现不同应用需求下的多晶硅材料。
LPCVD沉积多晶硅的过程可以分为几个关键步骤。
首先是基片表面的准备,必须确保基片表面干净,没有杂质或氧化层的存在。
这可以通过采用酸洗或化学气相去除氧(CVD-D)等方法来实现。
接下来的步骤是载入基片到反应室,并进行真空抽取,以确保反应室内的稳定工作环境。
在达到所需真空度之后,反应室会被填充上制备多晶硅所需的沉积气体。
通常,这包括一种硅源气体,如二甲基硅烷(SiH2(CH3)2),以及一种稀释气体,如氢气(H2)。
随后是加热沉积气体,使其分解成活性的硅源,从而释放出硅原子用于沉积。
多晶硅薄膜的沉积一般发生在较高的温度下,通常在600至700摄氏度范围内。
在沉积过程中,硅原子会在基片表面逐渐沉积形成多晶硅薄膜。
同时,考虑到多晶硅的介电常数,还可以通过控制沉积过程中的其他参数来调节其介电性能。
例如,改变沉积气体的浓度、沉积温度和压力等,都可以对多晶硅的结晶度和杂质含量进行调控,从而影响其介电常数的大小。
最后是冷却和减压步骤,用于冷却已沉积的多晶硅薄膜,并使反应室内的气体压力迅速恢复到大气压。
lpcvd多晶硅生产工艺流程
lpcvd多晶硅生产工艺流程下载温馨提示:该文档是我店铺精心编制而成,希望大家下载以后,能够帮助大家解决实际的问题。
文档下载后可定制随意修改,请根据实际需要进行相应的调整和使用,谢谢!并且,本店铺为大家提供各种各样类型的实用资料,如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等,如想了解不同资料格式和写法,敬请关注!Download tips: This document is carefully compiled by theeditor.I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!LPCVD技术在多晶硅薄膜生产工艺中的应用引言低压力化学气相沉积(Low-Pressure Chemical Vapor Deposition, LPCVD)是半导体行业中广泛使用的薄膜沉积技术之一,特别是在制造多晶硅薄膜时。
LPCVD制备多晶Si薄膜的工艺和性能分析
LPCVD制备多晶Si薄膜的工艺和性能分析胡佳宝;何晓雄;杨旭【摘要】文章利用低压化学气相沉积法(LPCVD),在单晶Si衬底上制备多晶Si薄膜。
利用原子力显微镜观察薄膜厚度和镀膜温度对多晶Si薄膜表面形貌的影响,并利用XRD研究退火温度对多晶Si薄膜结晶性能的影响。
结果表明:镀膜温度越高、薄膜越厚,薄膜的晶粒尺寸越大;退火温度越高,薄膜的结晶越好。
%10.3969/j.issn.1003-5060.2012.11.014【期刊名称】《合肥工业大学学报(自然科学版)》【年(卷),期】2012(000)011【总页数】5页(P1496-1499,1540)【关键词】多晶硅薄膜;低压化学气相沉积;表面形貌;X射线衍射【作者】胡佳宝;何晓雄;杨旭【作者单位】合肥工业大学电子科学与应用物理学院,安徽合肥 230009;合肥工业大学电子科学与应用物理学院,安徽合肥 230009;合肥工业大学电子科学与应用物理学院,安徽合肥 230009【正文语种】中文【中图分类】TN305.8随着设备的发展和制备工艺的改进,多晶硅薄膜被广泛应用于微机电系统、半导体桥、大规模集成电路、晶体管、太阳能电池火工品等产品上[1-3]。
多晶硅薄膜具有很多特点,如生长温度低、对衬底选择不苛刻、适合半导体工艺加工、同单晶硅有相近的敏感特性和机械特性等[4]。
多晶硅薄膜的制备主要有真空蒸镀、离子镀、溅射镀膜和化学气相沉积(CVD)等方法[5]。
本文利用低压化学气相沉积法(LPCVD),在单晶Si(100)衬底上制备能用于半导体火工桥的多晶硅薄膜。
首先按照不同的气压、温度、沉积时间、退火温度等工艺参数制备出多晶硅薄膜;然后用原子力显微镜(AFM)观察其表面形貌,用X射线衍射(XRD)研究退火温度对薄膜结晶性能的影响,用半导体特性测试仪测试其I-V曲线,用XP-100型台阶仪测量薄膜的厚度,最后对工艺参数与薄膜性能间的关系进行了分析。
在P型(100)晶面单晶硅衬底上氧化一层二氧化硅(SiO2),厚度大约为300nm。
lpcvd 多晶硅 介电常数 -回复
lpcvd 多晶硅介电常数-回复LPCVD多晶硅是指低压化学气相沉积(Low Pressure Chemical Vapor Deposition)技术所制备的多晶硅薄膜。
多晶硅是一种在晶体结构上存在晶格缺陷,由许多小晶粒组成的材料。
多晶硅具有许多优异的电学特性,其中之一是其介电常数。
介电常数是描述材料对电场作用下电容性质的一个重要参数。
它是材料在电场作用下表现出的相对介电性与真空介电常数之比。
多晶硅膜作为介电材料,其介电常数在一定程度上影响着膜的电学性能以及器件的工作性能。
首先,我们来了解多晶硅的基本性质及其制备过程。
多晶硅是一种由许多小晶粒组成的材料,其晶粒内部存在晶格缺陷,导致晶粒边界具有较高的能量状态。
多晶硅膜可以通过化学气相沉积技术制备而成,其中低压化学气相沉积是一种常用的方法。
在LPCVD过程中,多晶硅的制备需要通过在高温环境下,将硅源气体(如二硅化硅)暴露在衬底表面,使其发生化学反应生成多晶硅薄膜。
其次,我们来探讨多晶硅的介电常数及其影响因素。
多晶硅的介电常数一般在2.2到11之间变化,取决于多晶硅晶粒的大小、形状、排列方式以及晶界缺陷等因素。
通常情况下,晶粒越大,晶界缺陷越少,多晶硅的介电常数越接近于单晶硅。
此外,多晶硅晶粒的排列方式(如晶粒的取向)也会对其介电常数产生影响,晶粒排列得越紧密,介电常数越高。
同时,多晶硅的介电常数还受到温度、频率及杂质含量等因素的影响。
在低温下,多晶硅的介电常数较高,随着温度的升高,其介电常数会下降。
频率对于多晶硅的介电常数也有一定的影响,通常在较低的频率下,多晶硅的介电常数较高,而在高频率下会逐渐降低。
此外,杂质含量也是影响多晶硅介电常数的因素之一,杂质的存在会导致晶粒边界的电子态密度增加,从而降低介电常数。
最后,我们来探讨多晶硅的介电常数对器件的影响。
多晶硅作为一种常见的介电材料,广泛应用于电子器件中,例如电容器、晶体管等。
介电常数的大小直接影响着器件的电容性能。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
(1)
6279
where lhk t and 11 1 1 are intensities o f ( h k l ) and (1 1 1) planes, respectively. Film morphology and microstructure were investigated using plane and crosssectional scanning electron microscopy (SEM) and transmission electron microscopy (TEM). 10 2
1. Introduction
Polycrystalline silicon (polysilicon) films formed by low-pressure chemical vapour deposition (LPCVD) of silane (Sill4) are widely used in integrated circuits for various applications as MOS gates, interconnects, resistors, and emitter contacts. Other applications include photovoltaic conversion, thermal and mechanical sensors, and thin film transistors (TFT) for large-area liquid-crystal displays (LCDs). The electrical performance of the polysilicon is strongly determined by its microstructure, which depends on deposition parameters [1-4]. Electrical properties for as-deposited polycrystalline or as-deposited amorphous silicon have been investigated by a number of authors [5,7]. It was suggested that deposition temperature should be as low as possible to obtain high conductivity and carrier mobility. It is well known that the surface roughness of polysilicon degrades the electrical characteristics of dielectric film on the polysilicon [6, 8, 9]. However, in order to obtain the sufficient storage capacitance required for 64M bit dynamic random access memory (DRAM) and beyond, some fabrication technologies having an uneven surface of hemispherically grained (HSG) polysilicon film have been suggested for increasing effective surface area [10, 11]. In the present work, we investigated the deposition condition dependence of surface morphology and microstructure of LPCVD polysilicon. The grain growth mechanism during the deposition and subsequent in situ annealing at the amorphous to crystal0022-2461 9 1993 Chapman & Hall
Fig. 1 shows the Arrhenius plots of growth rates in the temperature range 540-640~ under 0.25 torr. The silane growth is controlled by surface reaction and has an apparent activation energy of 34 kcal mol - 1, which agrees well with 32-39.9kcalmo1-1 reported by Harbeke et al. I-4]. The surface morphology of the films at various deposition temperatures is shown in Fig. 2. It was observed that the film deposited at 560 ~ has a smooth surface and the film deposited at 570~ has some nuclei, which start to grow in the amorphous phase. The film deposited at 580~ has hemispherical grains (HSG), while at 590-600 ~ it has an extra-rough, rugged surface with a greater surface profile variation, and at 620 ~ has a rough surface. The surface morphologies of the specimens annealed at 1000 ~ for 4 h were similar to those of asdeposited specimens. These facts imply that the surface morphology of the film is strongly dependent on the deposition temperature, but is almost independent of annealing conditions. Crystal structures of the films were analysed using XRD. Three X-ray diffraction peaks showing (1 1 1), (1 1 0),, and (3 1 1) reflections were detected for the samples deposited at and above 570 ~ Fig. 3 shows the ratios of(1 1 0) and (3 1 1) intensity to (1 1 1) intensity as a function of deposition temperature. For a
line transition temperature without breaking the vacuum has been also discussed.
2. Experimental procedure
The experiments were carried out in an inductionheated hot-wall horizontal reactor. Undiluted monosilane (Sill4) gas as a silicon source was supplied from both sides of the tube and was evacuated using a rotary pump. The deposition parameter, temperature and pressure, were varied within the constraints of equipment available and film quality. The starting wafers were CZ(1 0 0) p-type silicon, with 100 nm thick silicon dioxide (SiO2). The film thickness was measured using an e!lipsometer, and was approximately 100 nm unless otherwise specified. All films were undoped and were visually inspected with an oblique light and a qualitative assessment of film quality based on the hazy spot. The preferred orientation (texture) of the films was investigated using an X-ray diffractometer (XRD) with a glancing incident angle to reduce the penetration depth of X-rays and hence the diffraction from the suhstrate silicon. The texture of the films was measured by comparing the intensity of diffraction peaks with those obtained on randomly oriented polycrystalline film. In order to quantify the texture of the films, the relative unit (r.uh k Z) for each diffraction plane (h k l) is normalized to the (! 1 1) plane as follows.