PADS PCB功能使用技巧系列 —— 如何走差分线

pads差分对规则

pads差分对规则
Pads差分对规则是指Pads软件在进行PCB布局设计过程中，需要针对差分信号进行规则约束，以确保信号的可靠传输和抗干扰能力。

在进行差分对布线时，需要注意以下几个规则：
1.差分信号直线部分要保持一定的间距，通常要求在5-10mil之间。

2.差分信号走曲线部分要尽量保持同步，并且两条信号之间的间距要保持一定距离，以减少串扰的影响。

3.差分对必须保持相对位置，即两条信号的走线路径必须保持相对位置，不允许交叉走线或者更改差分信号的角度。

4.差分对的连接端必须保持对称性，即连接差分对的两个端点必须保持对称布局，以确保差分信号的相位一致性。

5.差分信号走线顺序要保持一致，即两个端点之间的路径要按照同样的顺序进行走线，不可以反向走线，否则会影响信号传输质量。

总之，差分对规则在PCB设计中非常重要，能够有效提高差分信号的
传输质量和抗干扰能力。

设计师在进行PCB布局设计过程中，必须认真遵循差分对规则，保证设计质量和可靠性。

PCB之PADSLAYOUT学习笔记1

一：设置好用于 stitching 和 shielding的 VIA 尺寸。
二： Tool / Options 中的 Via Patterns 中设置好需要用于 stitching 和 shielding的 VIA形式。三： DRP 打开！四：选择一个shape (or flood之后的shape),选择之后点击右键/ add via stitch 接口。五：对 NET 添加 shielding via : 选择net之后点击右键/ add via shielding 即可完成添加。
2014-1-2
PADS 中的快捷键失灵
一：快捷键失灵： TOOL/ CUSTOMIZE / RESET 各种配置即可
二： PADS 库的修复： I 数据库完整性测试，设计过程中发现系统异常时，可试着敲此键。
2014-1-2
铺铜后给GND 大面积打VIA & 对某些网络添加shielding

Router 中的OPTION 选项中的 length monitor ：如果勾选，则会在布线过程中显示布线的长度，如果有长度限制，则会给出相应的提示。如果不勾选，则布线过程中不会给出长度提示。
2014-1-2
绘制等长线 & 蛇形线
一：设置等长线：选中net （或者net group）之后点击右键,选择 match length group ，之后再到 project explore 中的 Match Length Group 中为之命名即可。或者在 Project Explore的net 中copy 相应的net,然后paste 到 match length group 选项组中，再为之命名即可。
统一修改板子上元件的标号字体： Edit / Filters / Labels 只选择labels Ctrl + A 选择所有的字体后 Ctrl + Q 对其属性进行设置即可

PADSPowerPCB布线详细步骤（每次画完必看,比对有何漏洞）

PADSPowerPCB布线详细步骤（每次画完必看,比对有何漏
洞）
1、导入网表。

2、设置Board Outline，然后DisperseComponents。

3、关掉各个器件的Label属性。

4、大器件初步布局，观看走线是否顺畅。

如有必要需ECO调整。

5、设置GND、Power net成不同颜色，并设置成不显示unrouted的net。

6、设置Layer Definition ，指定属于不同层的网络。

7、设置Pad Stacks，指定via属性。

8、设置Design Rule，然后设置特殊net的Design Rule，如GND、Power、Clk、DP、DM。

9、开始走一些关键信号，如clk。

10、手动完成其他net走线。

11、对power、gnd平面分块，并完成power、gnd网络连接。

12、对top和bottom设置copper pour区域。

13、设置solder mask top /bottom区域。

14、打开器件Label属性，选中所有label，设置成同样size，正确摆放Lable.
15、在silkscreen top放置logo、board name、date信息，添加相关必要的指示性text。

16、自动测量板长板宽。

17、在空闲区域放置glued gnd via。

18、 Copper Pour。

19、 Verifyconnectivity ，Verify clearance。

20、 RS274X格式CAM输出。

21、使用CAM350参看gerber文件。

PCBLayout中的直角走线、差分走线和蛇形线

布线（Layout）是PCB设计工程师最基本的工作技能之一。

走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过Layout 得以实现并验证，由此可见，布线在高速PCB 设计中是至关重要的。

下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。

主要从直角走线，差分走线，蛇形线等三个方面来阐述。

1．直角走线直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。

其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。

直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。

传输线的直角带来的寄生电容可以由下面这个经验公式来计算：C=61W(Er)[size=1]1/2[/size]/Z0在上式中，C 就是指拐角的等效电容（单位：pF），W指走线的宽度（单位：inch），εr 指介质的介电常数，Z0就是传输线的特征阻抗。

举个例子，对于一个4Mils的50欧姆传输线（εr为4.3）来说，一个直角带来的电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量：T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps通过计算可以看出，直角走线带来的电容效应是极其微小的。

由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。

而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps 之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。

PADSPCB功能使用技巧系列——如何走差分线

PADSPCB功能使用技巧系列——如何走差分线在PADSPCB设计软件中，差分线是常见的设计要素，它们被用于传输高速信号。

走差分线需要一些技巧和注意事项，下面介绍如何在PADSPCB 中走差分线的方法。

1.设置差分线规则：在PADS中，首先需要设置差分线规则。

选择菜单栏中的"规则"，下拉菜单中选择"Differential Pairs"，然后点击"New"按钮创建新的差分线规则。

在对话框中，设置差分线的宽度、间距和层间距。

3.确认差分线类型：创建差分线后，PADS会自动将它们标记为差分线。

鼠标选中一条差分线，查看属性栏中的"Object Properties"，确认该线是否为差分线。

如果不是，需要手动设置属性为差分线。

4.差分线的连接：差分线的两条线必须保持相等的长度，以保持信号的同步性。

可以使用工具栏上的"Alternate Length Route"按钮创建多条平行的差分线。

选择其中一条差分线，然后按住"Shift"键拖动鼠标，创建与之平行的差分线。

6.检查差分线的规则：差分线布线完成后，需要再次确认差分线是否符合规则。

选择菜单栏中的"规则"，下拉菜单中选择"Differential Pairs"，然后点击"Check"按钮进行检查。

如果有错误或警告，需要进行修复。

走差分线是高速信号传输的关键部分，在PADSPCB设计软件中，可以通过设置差分线规则、创建差分线、确认差分线类型、保持差分线的对称性、检查差分线规则和压缩差分线空间等步骤来实现。

通过合理布线，可以提高电路的可靠性和性能。

PADSPCB功能使用技巧系列——如何走差分线

PADSPCB功能使用技巧系列——如何走差分线差分信号传输在高速PCB设计中被广泛应用，它可以减少信号线的干扰和损耗，提高信号传输的质量和稳定性。

在设计差分线时，需要注意一些技巧和原则，以确保信号的完整性和可靠性。

本文将介绍如何在PADSPCB中走差分线的一些功能使用技巧。

1.设置差分规则
3.调整差分层
在差分信号传输中，选择合适的差分层是非常重要的。

一般来说，差分信号线应尽量避免与其他信号线或地平面层重叠，以减少干扰和损耗。

在 PADS PCB 中，可以通过 Layers-Assign Layers 来调整差分层。

确保差分线在 PCB 中能够有足够的空间和隔离，以保证信号的完整性。

4.使用差分双走道
5.配置差分过孔
对于差分信号线，还需要正确配置过孔以确保信号的传输质量。

在PADS PCB 中，可以通过 Design-Rules-Edit 来设置差分过孔规则。

根据设计要求，设置合适的过孔规则，如过孔大小、间距、连接方式等。

合理配置差分过孔可以进一步提高信号的稳定性和可靠性。

6.进行差分线长度匹配。

Pads-Router布线技巧分享..

Router高级布线技巧当设计高速信号PCB或者复杂的PCB时，常常需要考虑信号的干扰和抗干扰的问题，也就是设计这样的PCB时，需要提高PCB的电磁兼容性。

为了实现这个目的，除了在原理图设计时增加抗干扰的元件外，在设计PCB时也必须考虑这个问题，而最重要的实现手段之一就是使用高速信号布线的基本技巧和原则。

用这些基本的布线方法，可以大大提高高速信号的质量和电磁兼容性。

下面分别介绍这些布线方法的设置和操作。

10．5．1 控制走线长度为了控制布线长度，可以对需要走线的网络或引脚对设置走线长度限制，将走线长度控制在一定的范围之内。

控制走线长度的操作步骤如下：（1）首先选择需要控制走线长度的网络。

在项目浏览器中展开网络，然后选择需要控制走线长度的网络，例如本实例的CLKIN网络。

（2）然后单击鼠标右键，并执行弹出快捷菜单中的Properties命令。

执行该命令后，系统会弹出网络属性对话框，此时选择Length（长度）选型卡，如图10-57所示。

此时可以设置走线长度的限制。

选择Restrict length选项，然后分别在Minimumlength编辑框中输入最小的长度值，如本实例设置为500mil;在Maximum length编辑框中输入最大的长度值，如本实例设置为2000mil。

(3)设置了长度限制值后，单击OK按钮退出设置对话框。

设置网络走线长度限制后，走线时将遵守该长度设置，将走线控制在设置范围内。

设置长度限制规则后，在布线时就会显示走线长度监视器，动态显示布线的实际长度。

图10-57 长度选择卡走线长度监视器能以图形的方式来帮助控制走线的长度。

当设置长度限制规则后，走线长度信息成为走线时光标的一部分显示出来，这样可以很好地控制走线的长度，如图10-58所示。

走线长度监视器会显示最小的和最大的允许布线长度，以及当前的实际长度，走线长度监视器在获得小于最大设置长度和大于最大设置长度的长度后，会显示不同的颜色。

pads布线

pads布线CAE封装栅格设置：G 100 GD 100G 50 GD 50CAE封装管脚间距100原理图栅格设置⼀定要与CAE封装的栅格设置⼀样1.1. PCB布线的相关设置1.1.1. PCB布线的显⽰设置(1) 显⽰颜⾊显⽰颜⾊的设置可以让我们更加直观的去观察PCB,保证设计的可读性。

可以根据个⼈的设计习惯来调整执⾏对象的颜⾊。

执⾏菜单命令【Setup】|【Display Color】，打开下图所⽰的对话框（Ctrl + Alt + C）。

(2) ⽹络名显⽰、元件管脚编号显⽰显⽰元件管脚编号、⽹络名可以让我们在⾛线的时候知道这个⽹络是什么⽹络，从⽽在PCB⾛线的时候更加有针对性。

1.1.2. 过孔设置执⾏菜单命令【Setup】|【Pad Stacks】, 打开【Pad Stacks Properties】(焊盘栈属性)对话框（Alt+ss），如下图所⽰，在【Pad Stacks Type】（焊盘栈类型）区域选择【Via】（过孔）复选框。

u 过孔类型导通孔：也称通孔，导通孔贯穿所有层。

孔的深度为PCB板的厚度，设置时⽆需指定孔的深度。

u 半导通孔：也称盲埋孔，半导通孔只贯穿具体的某⼀些层。

孔的深度为指定到达PCB板内的某⼀层或从某⼀层到达另外⼀层。

在设置半导通孔时需要指定孔的深度。

过孔的种类信号过孔：孔径⼤⼩为0.2-0.3(0.25mm),表层焊盘⽐孔整体⼤0.3mm，中间层焊盘⽐孔整体⼤0.3mm。

电源过孔：孔径⼤⼩为0.3-0.4(0.35mm),表层焊盘⽐孔整体⼤0.3mm，中间层焊盘⽐孔整体⼤0.5mm。

地过孔：孔径⼤⼩为0.4-0.5(0.45mm),表层焊盘⽐孔整体⼤0.4mm，中间层焊盘⽐孔整体⼤0.7mm。

备注：设置过孔直径时，要将“三层”的孔径统⼀修改，否则会出错。

PCB板⼚商⼯艺参数：机械钻孔的⼤⼩：最⼩：0.20mm,最⼤：6.0mm，钻咀⼤⼩按0.05mm递增。

成品板最⼩孔径的⼤⼩取决于PCB成品板的厚度，成品板厚和孔径的⽐必须⼩于8:1（板厚 < 8 * 孔径）。

AD中关于差分线的设置和走线的方法

AD中关于差分线的设置和走线的方法差分线是一种用于传输高速信号的电路设计技术。

在高速信号传输中，信号会受到电磁干扰和信号损耗的影响，差分线技术能够有效地减小这些干扰和损耗，并提高信号传输的可靠性。

下面，我将详细介绍AD中关于差分线的设置和走线的方法。

一、差分线的设置：1.差分线的长度匹配：差分信号的传输速率越高，其对线路长度匹配的要求就越高。

在AD 中，可以通过Signal Integrity模块来进行差分线的长度匹配。

首先，在PCB设计阶段，可以根据差分线的长度和传输速率进行合理的走线规划，以确保差分信号在传输过程中能够同步到达。

其次，可以通过Signal Integrity模块中的差分线长度匹配功能，自动调整差分线的长度，以满足设计的要求。

2.差分阻抗的控制：差分线的阻抗匹配对于有效地传输差分信号至关重要。

在AD中，可以通过布局阶段中的差分线约束规则来设置差分线的阻抗。

首先，在布局阶段，可以通过选择合适的宽度和间距来控制差分线的阻抗值。

然后，在走线阶段，可以使用差分线走线规则来确保差分线的宽度和间距满足设计要求。

二、差分线的走线方法：1.差分线的走向选择：在AD中，可以通过走线规则和信号完整性分析来选择差分线的走向。

首先，在布局阶段，可以根据芯片引脚的布置情况和信号传输路径来确定差分线的走线方向。

其次，在走线阶段，可以使用规则驱动的走线方法，根据差分线的长度和布局情况来选择最佳的走线路径。

2.保持差分线的对称性：在设计中，差分线的对称性对于减小信号的不对称失配和减小共模噪声的影响非常重要。

因此，在走线过程中，应尽量保持差分线的对称性，包括差分线的宽度、间距和走线路径的相对位置等方面。

可以通过AD中的规则驱动走线功能和信号完整性分析，自动调整差分线的走线路径，以达到最佳的对称性。

3.避免与其他信号线的干扰：差分线的走线过程中，还应避免与其他信号线的干扰。

干扰可能包括电磁辐射、互电感和互电容等因素。

PADS2007 Layout 自动走线详解

PS：以下走线需要在自动走线中完成一。

蛇形走线(Add accordions)1.1蛇形走线的振幅和间隙可以进行定义。

振幅（A）是表示蛇形走线的高度，间隙（G）是指蛇形走线之间的距离。

1.2在Router>Routing to length constraints 区域设置默认蛇形走线参数。

在振幅栏中将最小值设为10。

结果：蛇形走线的振幅最小值被设置为走线宽度的10 倍。

在间隙栏中将最小值设为3。

结果：蛇形走线的间隙最小值被设置为走线到拐角间距的3 倍Soft Length Rules:表示你可以忽略上面的最小幅度和间隙的长度规则来结束蛇行走线。

1.3添加蛇形走线1.3.1添加蛇形走线通常在动态走线过程中才会用到，在动态走线过程中鼠标右键选择Add Accordion。

1.3.2使用 Add Accordion 命令，那么在走线过程中，你每点击一次鼠标左键就添加一个蛇形线段。

1.3.3还可以通过鼠标在设计中的光标的位置选择来定义蛇形走线。

完成蛇形走线定义后双击鼠标左键回到动态走线状态。

上图中的红色箭头表示蛇形走线被确定的位置。

1.4设置蛇行走线1.4.1选择网络，右键Unroute 撤消当前的走线。

1.4.2在未选择任何对象状态下鼠标右键选择Select Trace/Pins/Unroutes。

1.4.3在标准工具栏中的层目录中选择要走线层为当前操作层。

1.4.4右键Interactive Route 或F3 开始对该网络走线。

1.4.5走线过程中在板框开放区域增加一个新的拐角作为蛇行走线的起始点。

1.4.6鼠标右键选择Add Accordion。

1.4.7在你所需走线方向移动光标，开始按照默认参数来进行蛇行走线。

1.4.8增加你所需要的蛇行走线后双击鼠标左键或鼠标右键选择CompleteAccordion 回到动态走线状态。

1.4.9继续完成走线。

1.5自定义蛇行走线可以通过鼠标选择点来定义蛇行走线参数：第一次左键选择走线起始点，第二次确定蛇行线的振幅位置。

(整理)高速pcb布线差分对走线

高速PCB布线差分对走线
为了避免不理想返回路径的影响，可以采用差分对走线。

为了获得较好的信号完整性，可以选用差分对来对高速信号进行走线，如图1所示，LVDS电平的传输就采用差分传输线的方式。

图1 差分对走线实例差分信号传输有很多优点，如：·输出驱动总的dI/dr会大幅降低，从而减小了轨道塌陷和潜在的电磁干扰；·
与单端放大器相比，接收器中的差分放大器有更高的增益；·差分信号在一对紧耦合差分对中传输时，在返回路径中对付串扰和突变的鲁棒性更好；·
因为每个信号都有自己的返回路径，所以差分新信号通过接插件或封装时，不易受到开关噪声的干扰；
但是差分信号也有其缺点：首先是会产生潜在的EMI，如果不对差分信号进行恰当的平衡或滤波，或者存在任何共模信号，就可能会产生EMI问题；其次是和单端信号相比，传输差分信号需要双倍的信号线。

如图2所示为差分对走线在PCB上的横截面。

D为两个差分对之间的距离；s为差分对两根信号线间的距离；W为差分对走线的宽度；Ff为介质厚度。

使用差分对走线时，要遵循以下原则：·保持差分对的两信号走线之间的距离S在整个走线上为常数；·
确保D＞25，以最小化两个差分对信号之间的串扰；·使差分对的两信号走线之间的距离S满足：S ＝3H，以便使元件的反射阻抗最小化；·
将两差分信号线的长度保持相等，以消除信号的相位差；·避免在差分对上使用多个过孔，过孔会产生阻抗不匹配和电感。

pads使用技巧

pads使用技巧1. 鼠线的处理Layout的缺省设置并不是让飞线最短化。

一开始布元件时，飞线实在是密如蛛网，晕头转向。

Tools\length minimization (CRTL＋M) 也没有用，硬着头皮在缺省设置下完成了元件布局。

几欲faint。

后来才发现其实没有设置好。

正确或者说方便的设置应该是让飞线最短并且在移动中始终最短。

Setup\design rules\default rules\routing\ topology type\minimize 这样在按CTRL＋M，很多飞线就消失了，也就最短。

2. 移动中鼠线处理Setup\preference\length minimize\during moving 这样移动元件是飞线始终最短。

很多飞线其实是地线。

可以把地线的飞线先hide起来。

并把地线的net 设置成比较特殊的颜色。

这样就布局就方便多了。

*3. 字体属性的修改单击鼠标右键，选select components, 再单击右键，选select all （CTRL＋A）。

再单击右键，选query/modify (CTRL+Q)， part outline width 输入想要的宽度，下面选label，选Ref. Des. Press the big button under it. 弹出新窗口， input the value you want at size and width. Press OK. Then the size, width , even the part outline width are same.4. 加过孔击老鼠右键，check “select net”, select the net you w ant to add via, usually, GND net, the GND is high light. Then right click mouse again, select “ add via”, then you can add vias which are connected to GND net. Freely and put them wherever you want. Remember, if the GND net is hide and set to a special color, no connection for these vias, but they are same color as other pads and trace in GND net.5. 覆铜。

PCB设计中的差分线

PCB设计中的差分线在高速数字电路设计过程中，工程师采取了各种措施来解决信号完整性问题，利用差分线传输高速数字信号的方法就是其中之一。

在PCB中的差分线是耦合带状线或耦合微带线，信号在上面传输时是奇模传输方式，因此差分信号具有抗干扰性强，易匹配等优点。

随着人们对数字电路的信息传输速率要求的提高，信号的差分传输方式必将得到越来越广泛的应用。

1用差分线传输数字信号如何在高速系统设计中考虑信号完整性的因素，并采取有效的控制措施，已成为当今国内外系统设计工程师和PCB设计业界的一个热门课题。

利用差分线传输数字信号就是高速数字电路中控制破坏信号完整性因素的一项有效措施。

在印刷电路板上的差分线，等效于工作在准TEM模的差分的微波集成传输线对，其中，位于PCB 顶层或底层的差分线等效于耦合微带线；位于多层PCB的内层的差分线，正负两路信号在同一层的，等效于侧边耦合带状线，正负两路在相邻层的，等效于宽边耦合带状线。

数字信号在差分线上传输时是奇模传输方式，即正负两路信号的相位相差180°，而噪声以共模的方式在一对差分线上耦合出现，在接受器中正负两路的电压(或电流)相减，从而可以获得信号，消除共模噪声。

而差分线对的低压幅或电流驱动输出实现了高速集成功耗的要求。

2差分线的阻抗匹配差分线是分布参数系统，因此在设计PCB时必须进行阻抗匹配，否则信号将会在阻抗不连续的地方发生反射，信号反射在数字波形上主要表现为上冲、下冲和振铃现象。

传输线的特性阻抗可以由有关软件计算出来，它和差分线的线宽、线距及相邻介质的介电常数有关，一般把差分线的特性阻抗控制在100Ω左右。

值得注意的是，一个差分信号在多层PCB的不同层传输时(特别是内外层都走线时)，要及时调整线宽线距来补偿因为介质的介电常数变化带来的特性阻抗变化。

终端负载电阻的控制要根据不同的逻辑电平接口，来选择适当的电阻网络和负载并联，以达到阻抗匹配的目的。

3差分线的一些设计规则在做PCB板的实际工作中，应用差分线可以很大程度上提高信号线的抗干扰性，要想设计出满足信号完整性要求的差分线，除了要使负载和信号线的阻抗相匹配外，还要在设计中尽量避免阻抗不匹配的环节出现。

PCB设计中的差分信号布线技巧

PCB设计中的差分信号布线技巧在PCB设计中，差分信号布线是非常重要的一步，尤其是对于高速信号传输的电路而言。

差分信号传输可以减少串扰和噪音，提高信号的稳定性和抗干扰能力。

因此，合理布线差分信号对于整个电路的性能起到至关重要的作用。

在实际的PCB设计过程中，有一些技巧可以帮助工程师更好地进行差分信号布线。

首先，差分信号的布线应尽量保持对称。

差分信号通常由一个正向信号和一个反向信号组成，它们需要在PCB上同时传输。

因此，在布线过程中，要尽量保持这两条信号的路线对称，减少它们之间的不匹配，防止出现相位失调。

这样可以确保差分信号传输的稳定性和可靠性。

其次，控制差分信号的长度匹配。

在高速传输中，由于信号是以电磁波形式传播的，信号线的长度差异会导致信号到达终点的时间不同，从而造成相位失调和信号失真。

因此，布线差分信号时，要尽量保持两条信号线的长度相同，可以通过采用匹配的布线方式或者使用长度调整器件来实现长度匹配。

此外，差分信号的布线需要避免与其他信号线交叉。

信号线之间的交叉会导致串扰和干扰，影响信号的传输质量。

尤其是差分信号不应与高速数字信号或电源线交叉，这样容易导致信号失真。

因此，在布线时要尽量避免差分信号与其他信号线的交叉，可以采用分层布线或增加地线层等方法来减少信号之间的干扰。

另外，要注意差分信号的引脚布局。

正确的引脚布局可以减少差分信号的串扰和干扰，提高信号的传输质量。

在PCB设计中，通常推荐将差分信号的引脚布置在一起，并尽量减少信号线的弯曲。

这样可以有效地减少信号的传输路径，提高信号的传输速度和稳定性。

最后，对于高速差分信号的设计，在布线时还需要考虑信号线的阻抗匹配。

信号线的阻抗匹配是为了减少信号的反射和波纹，提高信号传输的质量。

其中，差分信号需要保持一致的阻抗，可以通过控制信号线的宽度和间距来实现阻抗匹配。

综上所述，差分信号布线是PCB设计中的关键环节之一。

通过合理布线差分信号，可以提高电路的性能和稳定性。

差分线的走线要求

中心议题：差分信号介绍差分信号线的布线差分信号的优势解决方案：差分线对中的两个PCB线完全一致高速设计规则通常也都适用于差分信号的布线布线非常靠近的差分信号对相互之间也会互相紧密耦合，这种互相之间的耦合会减小EMI发射，差分信号线的主要缺点是增加了PCB的面积，本文介绍电路板设计过程中采用差分信号线布线的布线策略。

众所周知，信号存在沿信号线或者PCB线下面传输的特性，即便我们可能并不熟悉单端模式布线策略，单端这个术语将信号的这种传输特性与差模和共模种信号传输方式区别开来，后面这两种信号传输方式通常更为复杂。

差分和共模方式差模信号通过一对信号线来传输。

一个信号线上传输我们通常所理解的信号；另一个信号线上则传输一个等值而方向相反(至少在理论上是这样)的信号。

差分和单端模式最初出现时差异不大，因为所有的信号都存在回路。

单端模式的信号通常经由一个零电压的电路(或者称为地)来返回。

差分信号中的每一个信号都要通过地电路来返回。

由于每一个信号对实际上是等值而反向的，所以返回电路就简单地互相抵消了，因此在零电压或者是地电路上就不会出现差分信号返回的成分。

共模方式是指信号出现在一个(差分)信号线对的两个信号线上，或者是同时出现在单端信号线和地上。

对这个概念的理解并不直观，因为很难想象如何产生这样的信号。

这主要是因为通常我们并不生成共模信号的缘故。

共模信号绝大多数都是根据假想情况在电路中产生或者由邻近的或外界的信号源耦合进来的噪声信号。

共模信号几乎总是“有害的”，许多设计规则就是专为预防共模信号出现而设计的。

差分信号线的布线通常(当然也有一些例外)差分信号也是高速信号，所以高速设计规则通常也都适用于差分信号的布线，特别是设计传输线这样的信号线时更是如此。

这就意味着我们必须非常谨慎地设计信号线的布线，以确保信号线的特征阻抗沿信号线各处连续并且保持一个常数。

在差分线对的布局布线过程中，我们希望差分线对中的两个PCB线完全一致。

PCB设计软件操作之两种常见的差分信号设定方法.

PCB设计软件操作之两种常见的差分信号设定方法
上一期我们介绍了主流PCB设计软件
allegro操作
两种建立Match Group的方法
本期介绍
常见两种差分信号设定方法
方法一：在命令菜单里建立差分信号
点菜单Logic=>Assign Differential Pair…，弹出对话框
先给差分信号命名，依次点击想要建立的差分线网络，点Add 完成差分线的建立，上面会显示你所建的差分信号的名称，如果还有其它的差分线要建立，可以继续在上图重复建立差分线，最后点OK 退出。

方法二：在约束管理器里建立差分信号
进入约束管理器界面，接着按下图所示展开Electrical 的NET
点击菜单命objects=>CREATE=>DIFFERENTIAL PAIR 如下图所示。

弹出differential pair 对话框，如下图所示。

在左上角的下拉框中选择NET ,然后在列表框中找到要建立的网络并双击，这样这两个网络就会添加到selections 编辑框中，在Diff Pair Name 输入差分信号的名称，然后点击Create,点击close 关闭对话框。

PADS PCB功能使用技巧系列 —— 如何走差分线

PADS PCB功能使用技巧系列——如何走差分线差分信号在高速电路设计中应用越来越广泛，如USB、HDMI、PCI、DDR*等，承载差分信号的差分线主要优势有：抗干扰能力强，能有效抑制EMI、时序定位精确等，对于PCB工程师来说，最关注的是如何确保在实际走线中能完全发挥差分线的这些优势。

（1）定义差分对信号：在Router中，同时选定需要走差分线的网络（Net），右击后选择Make Differential Net，如下图所示。

（2）打开项目浏览器Project Explorer窗口，展开Net Objects树形列表下的Differential Pairs项，刚刚定义的差分对DM<->DP就在这里，选定该差分对后右击选择Properties，如下图所示。

（3）在弹出的对话框中，可设置相应的线宽及线距，此处分别设置为8与6（8:8:6）。

点击OK，即完成差分对的定义。

线宽及线距影响差分线的阻抗，其值可由Polar SI8000软件粗略估算一下，如下图所示，对于阻抗要求高的可与PCB厂家沟通确定。

（4）选择其中的一个引脚，按F3或单击工具栏上图标，即可开始差分对布线（与常规布线一致），如下图所示。

（5）在终端处需要分开布线，右击后选择弹出菜单中的Route Separately，如下图所示。

（6）按如上操作后，按常规走线完成即可，如下图所示。

至此已经完成了差分线的走线，有些读者可能会见过一些如DDR*的板子，差分线也走了蛇形线，其实将PADS PCB功能使用技巧（NO.001与NO.002）两个结合起来是很容易做到的，这里就不赘述了。

Pads差分走线在高速设计中你可以使用到差分走线进行设计。

要进行差分走线一定要了解相关的功能术语。

差分走线的目的是将差分信号的走线同时从源管脚（Source pins）走出，绕过障碍物并同时进行被控间距的走线。

将两根信号走到一个相同点（称为集合点Gathering Point），即差分走线的起始点，从源管脚到集合点这部分走线我们称之为开始区域（Start Zone）。

PCB layout之USB差分走线布线经验教训

PCB layout之USB差分走线布线经验教训USB是一种快速、双向、同步传输、廉价、方便使用的可热拔插的串行接口。

由于数据传输快，接口方便，支持热插拔等优点使USB设备得到广泛应用。

目前，市场上以USB2.0为接口的产品居多，但很多硬件新手在USB应用中遇到很多困扰，往往PCB装配完之后USB接口出现各种问题比如通讯不稳定或是无法通讯，检查原理图和焊接都无问题，或许这个时候就需怀疑PCB设计不合理。

绘制满足USB2.0数据传输要求的PCB对产品的性能及可靠性有着极为重要的作用。

USB协议定义由两根差分信号线（D+、D-）传输数字信号，若要USB设备工作稳定差分信号线就必须严格按照差分信号的规则来布局布线。

根据笔者多年USB相关产品设计与调试经验，总结以下注意要点：1. 在元件布局时，尽量使差分线路最短，以缩短差分线走线距离（√为合理的方式，×为不合理方式）；2. 优先绘制差分线，一对差分线上尽量不要超过两对过孔（过孔会增加线路的寄生电感，从而影响线路的信号完整性），且需对称放置（√为合理的方式，×为不合理方式）；3. 对称平行走线，这样能保证两根线紧耦合，避免90°走线，弧形或45°均是较好的走线方式（√为合理的方式，×为不合理方式）；4. 差分串接阻容，测试点，上下拉电阻的摆放（√为合理的方式，×为不合理方式）；5. 由于管脚分布、过孔、以及走线空间等因素存在使得差分线长易不匹配，而线长一旦不匹配，时序会发生偏移，还会引入共模干扰，降低信号质量。

所以，相应的要对差分对不匹配的情况作出补偿，使其线长匹配，长度差通常控制在5mil以内，补偿原则是哪里出现长度差补偿哪里；6. 为了减少串扰，在空间允许的情况下，其他信号网络及地离差分线的间距至少20mil(20mil是经验值)，覆地与差分线的距离过近将对差分线的阻抗产生影响；7. USB的输出电流是500mA，需注意VBUS及GND的线宽，若采用的1Oz的铜箔，线宽大于20mil即可满足载流要求，当然线宽越宽电源的完整性越好。