第七章 集成电路测试技术

fs-a-1
z
(a) fs-a-0冗余故障 (b) fs-a-1冗余故障 图7.6 冗余故障举例
2014/12/9 17
冗余故障举例
X 1 4 5 6 7 9 10 8 11 12 13 16 15 14
Sa-1
17 18 19
A
Y Z
2 3
B
A = X • F15 • (Y ⊕ Z )
化简后得 A = X • (Y ⊕ Z )
2014/12/9 10
固定型故障举例
a b c a, b, c = [0, 1, 1] f=1 (a) 无故障 f a b c s-a-1 f a, b, c = [0, 1, 1] f=0 (b) 有故障
图 三输入与非门
a b
f
a,b = [0, 0] f=1 检查不出s-a-1故障
a,b = [0, 1] f=0 检查出s-a-1故障
6
7.1 测试的重要性和基本方法(续)
随着集成电路规模的扩大，测试码的生成变得越来越困 难，人们逐步把研究重点转移到可测性设计上来，即在 电路设计阶段就考虑电路的测试问题。 可测试性设计受到三个方面的限制： 1) 受电路附加引出脚数目的限制, 2) 受芯片内部附加电路大小的限制， 3) 对电路性能的影响要小。 可测试性的三个重要方面： (1) 测试生成－产生验证电路行为的一组测试码 (2) 测试验证－通过故障模拟估算给定测试集合有效性测度 (3) 测试设计－从设计阶段就考虑芯片的测试问题

2014/12/9 20
测试生成示例
与正常逻辑不同
x1 0 0 1 1 0 x2 0 1 0 0 1 x3 0 0 0 1 1 x4 0 1 1 0 0 x5 1 1 1 1 1 x6 1 1 1 1 1
X1 X2 X3 X4 X5 X6 G1
1 1
G3
1
s-a-0 G4
Y2 Y1
G2
1 1
可观查
2014/12/9 31
7.4 பைடு நூலகம்测性设计(续)
可测性技术的三个要素：初始化，可观 察性和可控制性。 可观察性-直接或间接地观察电路内部任 何节点状态的能力。 可控制性-指对电路内部每个节点的置位 与复位的能力。 电路的可测性设计主要有两种手段： 针对电路的特定方法 变化电路结果的可测性设计
2014/12/9 2
7.1 测试的重要性和基本方法(续)
处理器 激励 芯片 响应 结果 比较 测试样品 存储器 期望响应 存储器 通过/失败
自动测试设备
图7.1 测试过程示意图
2014/12/9 3
7.1 测试的重要性和基本方法(续)
图 测试示意图
2014/12/9 4
测试术语



测试向量：加载到集成电路的输入信号称为测试 向量(或测试矢量)。 测试图形：测试向量以及集成电路对这些输入信 号的响应合在一起成为集成电路的测试图形。 测试向量的生成
2014/12/9 23
(1) 布尔差分法(续)


当xi发生变化xi时，则有F产生，如果 F=(d/dxi)f(xi)=1，则在xi上的错误能够 被检测的到，否则就不能。 差分法的性质：
布尔差分法(续)

若g(x)与xi无关，则可以简化为：
d d { f ( x ) g ( x )} = g ( x ) ⋅ f ( x) xi dxi d d { f ( x ) + g ( x )} = g ( x ) ⋅ f ( x ) dxi dxi

2014/12/9 7
7.2 故障模型

故障：集成电路不能正常工作。 故障的原因：设计中的错误，制造中材料的缺 陷，工艺的缺陷，外界环境的影响和长期工作 造成的电路失效等。
图7.2 集成电路故障举例
7.2 故障模型(续)
故障模型：物理缺陷的逻辑等效。
可分为固定故障和间歇故障。为了有效地对故障 进行测试和分析，需要构造合适的故障模型。
2014/12/9
得： 满足此条件的测试码为： [1 0 0 x x], [0 0 x x x], [0 x 1 1 x]
28
(2) 路径敏化法


启发式方法常用的是路径敏化法。若电路中存 在一个故障，为了生成测试码，必须满足下列 两个条件： 构造的测试向量应能够使得故障点的函数值f 在正常情况下与故障情况下的状态不同。 要使输出端Y的正常值与有故障时的值不同， 即输出的测试向量应能使故障点f的逻辑错误 通过一条或几条路径传输到电路的输出端Y。 这样的路径称为敏化路径。 在找到了敏化路径并给路径上的门的其它输入 端加了限制之后，还需要从输出端向输入端回 推，以最后确定输入端的测试码。有时，回推 不成功，还要选其它路径计算。
与x1无关
= ( x2 + x3 + x4 )( x2 + x4 ) • ( x2 x3 )
布尔差分法(续)
x1 x2 x3 x4 x5 F 9 H 8 s-a-0 6 G 10 E 11 7 G F
图7.8 国际ISCAS’89C17电路
2014/12/9
27
布尔差分法(续)
要想测试benchmark电路c17的线网x8上的故障s-a-0， Fx8 = x8 + x2 ⋅ ( x3 + x4 ) 有：
2014/12/9
13
7.2.3 桥接故障(续)
x1 x2 x3 x1 y x2 y
x3
(a) 原故障电路
x1 x2 x3
(b) 正逻辑等效故障电路
y
(c) 负逻辑等效故障电路
图7.5 桥接故障的等效电路
2014/12/9 14
7.2.4 存储器故障
存储器故障分为两类：
(1) 参数型故障：一个或多个直流、交流参数不满足功能定 义的技术指标。 直流参数故障表现在输出逻辑电平、噪声容限、功耗等 不满足设计要求的现象。 交流故障可表现在存储器的存取时间过长，存储单元的 建立、保持时间不够长等。 (2) 功能型故障：表现在电路功能与设计不符的现象。如写 入的数据与读出的不同等。
x8 = x1 x3 Fx8 (1) = x2 ⋅ ( x3 + x4 ) Fx8 (0) = 1 dF ( x) / dx8 = Fx8 (1) ⊕ Fx8 (0) = x2 + x3 x4 dF ( x) x8 ⋅ = [( x1 + x3 ) ⋅ x2 + x1 ⋅ x3 ⋅ x4 ] = 1 dx8
路径敏化法(续)
错误的敏化 1
1 1 错误的传递 1 0 s-a-0
G 1 H
1
E
0
Out
回溯
所用的方法：D算法和PODEM算法 图7.9 错误敏化举例
2014/12/9
30
7.4 可测性设计
可测性设计就是在电路的设计阶段就考虑电 路的可测性，使设计出来的电路容易测试。 可测性设计应注意以下几点： (1) 测试向量尽可能少 (2) 容易产生测试向量 (3) 测试码生成时间尽可能少 (4) 对电路其他性能的影响最小
故障模型有：
固定故障 — 固定为1或0的故障 短路或开路故障— 模仿短路或开路的故障 桥接故障 — 模仿可编程器件交叉点的故障 存储器故障 — 模仿存储器读/写的故障。

7.2.1 固定型故障
固定故障(stuck-at fault)
逻辑电路中某一信号连线的逻辑值固定不变，可以 用固定故障来表示。 由被固定的逻辑值不同，又可将固定故障分为固定 为1的故障(stuck-at-1，简称s-a-1)和固定为0的故障 (stuck-at-0，简称s-a-0)。 电路中的元件损坏，连线的开路和相当一部分短路 故障都可以用固定型故障模型比较准确地模拟出来。 电路中有且只有一条线存在固定型故障，称为单固 定型故障，否则，称为多固定型故障。

测引线xi发生单故障s-a-1的充要条件是：
xi ⋅ df ( x ) / dxi = 1
xi ⋅ df ( x ) / dxi = 1

测引线xi发生单故障s-a-0的充要条件是：
25
2014/12/9
布尔差分法(续)
d d (x1 x2 x3 + x2 x3 x4 + x2 x4 ) f (X ) = dx1 dx1 d (x1 x2 x3 ) = ( x2 x3 x4 + x2 x4 ) • dx1 = x2 x3 x4

2014/12/9 32
7.4.1 扫描设计技术(续)
扫描路径法是一种规则的可测试性设计方法，适用于时 序电路。其设计思想是把电路中的关键节点连接到一个 移位寄存器上，当作为扫描路径的移位寄存器处于串入/ 并出状态时，可以用来预置电路的状态。当作为扫描路 径的移位寄存器处于并入/串出状态时，可以把内部节点 的状态依次移出寄存器链。 扫描路径法的工作过程： 测试扫描路径本身 移入测试序列，电路进入正常工作，测试与扫描路 径相连的部分电路 移出扫描路径，检查状态的正确性

人工法 程序自动生成 自测试
2014/12/9
5
故障覆盖率

测试的可靠性取决于测试信号的正确性和完整性。 测试码生成后，要检验其正确性，通常需要用模 拟的方法分析故障覆盖率，称之为故障模拟。
故障覆盖率=已测故障数/可测故障总数 一般来说，故障覆盖率达到95%即可满足要求。
2014/12/9
2014/12/9
18
7.3 测试向量生成
电路的可测试性反映在可控制性和可观察性上。 可控制性 - 对电路内部每个节点的置位与复 位的能力。 可观察性 - 直接或间接地观察电路内部任何 节点状态的能力。
7.3 测试向量生成(续)
测试向量：加载到集成电路的输入信号称为测试 向量（或测试矢量） 测试图形：测试向量以及集成电路对这些输入信 号的响应合在一起成为集成电路的测试图形。 测试输入激励的产生主要有两种方法。 一、提出一组输入向量，然后由故障模拟程序检查 芯片内部的故障并给出故障模型的检测几率。 二、由测试算法产生检查芯片内特定故障的一组测 试向量。