Moore型同步时序逻辑电路的设计与分析

实验九Moore型同步时序逻辑电路的分析与设计

22920132203686 薛清文周2下午实验

一．实验目的：

1.同步时序逻辑电路的分析与设计方法

2.D，JK触发器的特性机器检测方法。

2.掌握时序逻辑电路的测试方法。

3.了解时序电路自启动设计方法。

4.了解同步时序电路状态编码对电路优化作用。

二．实验原理：

二、

1.Moore同步时序逻辑电路的分析方法：

时序逻辑电路的分析，按照电路图（逻辑图），选择芯片，根据芯片管脚，在逻辑图上标明管脚号；搭接电路后，根据电路要求输入时钟信号（单脉冲信号或连续脉冲信号），求出电路的状态转换图或时序图（工作波形），从中分析出电路的功能。

2.Moore同步时序逻辑电路的设计方法：

（1）分析题意，求出状态转换图。

（2）状态分析化简：确定等价状态，电路中的等价状态可合并为一个状态。（3）重新确定电路状态数N，求出触发器数n，触发器数按下列公式求：2n-1

（4）触发器选型（D、JK）。

（5）状态编码，列出状态转换表，求出状态方程、驱动方程。

（6）画出时序电路图。

（7）时序状态检验，当N <2n时，应进行空转检验，以免电路进入无效状态不能启动。

（8）功能仿真，时序仿真。

3.同步时序逻辑电路的设计举例：

试用D触发器设421码模5加法计数器。

（1）分析题意：由于是模5（421码）加法计数器，其状态转换图如图1所示：（2）状态转换化简：由题意得该电路无等价状态。

（3）确定触发器数：根据，2n-1

（4）触发器选型：选择D触发器。

（5）状态编码：Q3、Q2、Q1按421码规律变化。

（6）列出状态转换表，如表1.

（7）利用卡诺图如图2，求状态方程、驱动方程。

（8）自启动检验：将各无效状态代入状态方程，分析状态转换情况，画出完整

的状态转换图，如图3所示，检查是否能自启动。

（9）画出逻辑图，如图4 所示。

三、实验仪器：

1.示波器1台。

2.函数信号发生器1台。

3.数字万用表1台。

4.多功能电路实验箱1台；

四、实验内容：

一． 模5（421码）（基于D 触发器）加法计数器功能检验：

按图搭接电路，Cp 接单脉冲信号P+，Q3Q2Q1分别接逻辑指示灯L3L2L1，Rd ----

接逻辑开关K12，Sd1----、Sd2----、Sd3----分别接逻辑开关K1、K2、K3；接通电源后利用Rd ----使计数器复位后，加单脉冲，观察计数器工作情况，写出时序表。

1．可通过脉冲发生器进入各种状态。然后按单脉冲信号可观察L3L2L1的亮暗来对比完整的状态转换图是否正确。 2．接入单脉冲，观察信号灯指示情况。

二． 模5（421码）（基于JK 触发器）加法计数器的设计：

1. 由D 触发器分析得到状态转换图得知化简后没有等价状态

2. 确定触发器数为n=3

3. 列出JK 触发器功能表和特征方程

4.根据要求，结合功能表列出状态转换表

5．画出卡诺图，化简得到驱动方程

6.经过检验，无效状态代入状态方程后，可以自启动7．Multisim仿真

Q1与CP

Q2与CP

Q3与CP

六．实验过程中出现的故障现象及解决方法1.仿真时出现问题：当有4个不同的信号需要同时对比波形时，出现波形偏移，无法确定基准点解决：采用外触发源，使用Q3作为基准，使用

三次双踪示波器观察并作图

2.在卡诺图中确定K3时，采用了D触发器实

验中的结果，而未使用K3=X（任意值），为了保证设计的驱动方程能够明确保证自启动

3.遇到脉冲发生器按钮不稳定，点一下发出N 多脉冲的情况，在老师指导下采用函数发生器发出1HZ方波代替，稳定性骤增

4.关于Rd与Sd，必须将其准确置1，否则悬空时在实验中和模拟时不一样。

七．思考题与反馈

1.若Rd与Sd悬空，会出现不稳定的高电位，

因为TTL的特性，悬空时为高电位，但是会受到实验环境中的电磁波干扰，以致其不稳定，会突然跳变

2.在实验过程中，遇到之前数电没学懂的知识，

比如Qn与驱动方程的关系，为何要这样做，亲自实践后对于课本知识的感悟更深刻，记忆更牢固

3.在同步时序逻辑电路中，加入时钟信号但是

电路并没有按照设计时序变动。此时首先应该考虑设计有没有考虑到自启动，其次想到设计电路的遗漏点。然后是线路连接，检查触发器

电源与公共端，接线牢固与否。并使用万用表测量某状态下某一个点的电位，以判断在此处之前的电路是否正确