用两片74LS190芯片设计一个计数器和倒数器 - 副本
任意进制计数器的设计
任意进制计数器的设计【摘要】计数器集成芯片一般有4位二进制、8位二进制或十进制计数器，而在实际应用中，往往需要设计一个任意n进制计数器，本文给出它的设计方法和案例。
【关键词】计数器；清零一、利用反馈清零法获得计数器1 集成计数器清零方式异步清零方式：与计数脉冲cp无关，只要异步清零端出现清零信号，计数器立即被清零。
此类计数器有同步十进制加法计数器ct74ls160、同步4位二进制加法计数器ct74ls161、同步十进制加/减计数器ct74ls192、同步4位二进制加/减计数器ct74ls193等。
同步清零方式：与计数脉冲cp有关，同步清零端获得清零信号后，计数器并不立刻被清零，只是为清零创造条件，还需要再输入一个计数脉冲cp，计数器才被清零。
属于此类计数器有同步十进制加法计数器ct74ls162、同步4位二进制加法计数器ct74ls163、同步十进制加/减计数器ct74ls190、同步4位二进制加/减计数器ct74ls191等。
2 反馈清零法对于异步清零方式：应在输入第n个计数脉冲cp后，利用计数器状态sn进行译码产生清零信号加到异步清零端上，立刻使计数器清零，即实现了n计数器。
在计数器的有效循环中不包括状态sn，所以状态sn只在极短的瞬间出现称为过渡状态。
对于同步清零方式：应在输入第n-1个计数脉冲cp后，利用计数器状态sn-1进行译码产生清零信号，在输入第n个计数脉冲cp 时，计数器才被清零，回到初始零状态，从而实现n计数器。
可见同步清零没有过渡状态。
利用计数器的清零功能构成n计数器时，并行数据输入端可接任意数据，其方法如下：①写出n计数器状态的二进制代码。
异步清零方式利用状态sn，同步清零方式利用状态sn-1。
②写出反馈清零函数。
③画逻辑图。
例1 试用ct74ls160的异步清零功能构成六进制计数器。
解：①写出sn的二进制代码。
sn=s6=0110②写出反馈清零函数。
③画逻辑图。
如图1所示。
74LS190内部功能电路设计报告
成绩评定表课程设计任务书摘要74LS190电路是十进制同步可逆计数器，它是单时钟控制的，能够完成置数、加减计数、保持功能，还有进位或借位、级联等功能。
本文详细介绍了依据功能要求74ls190内部电路方案设计的过程。
并在此基础上将整体电路分为加法模块、减法模块、RC信号产生模块、进位借位等主要功能模块。
实现中采用Verilog HDL描述、ModelSim进行功能仿真、通过Design Compiler进行逻辑综合，然后在Cadence公司的encounter13.1上完成布局布线并输出网表，最后再用Modelsim进行后仿真，验证设计的功能与时序的正确性。
关键词Verilog HDL；FPGA；仿真；综合；74LS190可逆计数器；PR目录引言 (1)1 总体电路结构设计 (2)1.1 电路功能与性能 (2)1.2 主要调度算法 (2)1.3 电路接口 (3)1.4 电路功能框图 (3)1.5 74ls190电路原理框图 (4)2 模块设计 (5)2.1 加、减法计数器模块设计 (5)3 设计仿真 (6)3.1 仿真的功能列表 (6)3.2 仿真平台构建和仿真结果 (6)3.2.1 仿真平台与激励 (6)3.2.2 电路功能仿真结果 (7)4 约束及综合实现 (8)4.1 约束策略 (8)4.2 脚本 (8)4.3 综合文件 (10)4.4 综合过程 (11)5 布局布线 (13)5.1 文件准备 (13)5.2 布局布线过程 (13)5.3 物理验证 (15)6 后仿真 (18)总结 (19)参考文献 (20)附录A 电路源代码 (21)附录B 顶层设计源代码 (22)附录C 设计约束代码 (24)附录D IO文件代码 (26)引言随着可编程器件FPGA/CPLD成本的逐渐降低，以及开发测试技术的日益普及，FPGA/CPLD以其较好的集成度和稳定性、可编程实现与升级的特点，在电子设计领域得到了越来越多的应用。
labview红绿灯课程设计报告
labview红绿灯课程设计报告第一篇：labview红绿灯课程设计报告1.1 课程设计目的（1）掌握labview的软件编程方法；（2）培养综合应用所学知识来指导实践的能力； 1.2 课程设计的任务本次课程设计要完成一个十字交通灯的设计，这个交通灯系统能为东西和南北两个方向行驶的车辆指示能否通行。
这个交通路口每一个方向上的红绿灯按绿—黄—红的顺序循环，每个循环的时间为60秒，其中红灯时间为30秒，黄灯时间5秒，绿灯时间25秒，当按下停止键时，循环停止。
1.3 课程设计的要求及技术指标（1）能够将现实生活中的交通灯出现顺序在电脑上面显示；（2）要有时间现实；（3）具有有好的人机界面； 1.4总体设计思路此次设计可以用12盏灯来指示路口的红绿灯状况，他们分别是下文中的东西红1、东西红2、东西黄1、东西黄2、东西绿1、东西绿2、南北红1、南北红2、南北黄1、南北黄2、南北绿1、南北绿2。
信号灯按一定规律循环点亮，每盏红灯亮30秒，每盏黄灯亮5秒，每盏绿灯亮25秒。
每个循环包括四个阶段。
第一阶段：南北绿（1、2）和东西红（1、2）亮25秒；第二阶段：南北黄（1、2）和东西红（1、2）亮5秒；第三阶段：南北红（1、2）和东西绿（1、2）亮25秒；第四阶段：东西黄（1、2）和南北红（1、2）亮5秒；中间放置一个时间计数器，用于观测时间的进行。
用计数器产生以秒为单位的计时信号，再将信号进行分段，每到一个时间段时时间系统进行相应的动作。
总体流程图如下：1.5前面板的设计前面板是VI的用户界面。
创建VI时，通常应先设计前面板，然后在前面板上创建输入/输出任务。
本课程设计总前面板的设计比较简单，需要用到12盏灯、一个时间显示器、一个停止键即可。
其中的12盏灯，在控件选板中选择指示灯，将它放在前面板合适的位置，单击鼠标右键，更改指示灯的属性，改变指示灯的大小并设定颜色，做出一个合适的指示灯，再用框将每组灯框起来，做成一个交通灯。
倒计时器设计(辽宁工程技术大学数电模电课设,格式完全正确,10分下载即用)
课程设计名称：电子技术课程设计题目：倒计时器的设计学期：201X-201X学年第X学期专业：班级：姓名：学号：指导教师：辽宁工程技术大学课程设计成绩评定表课程设计任务书一、设计题目倒计时器的设计二、设计任务显示两位数倒计时，如99到11.当到9时喇叭自动响0时结束2.用LED数码管显示结果3.可以实现预置数功能三、设计计划电子技术课程设计共1周。
第1天：针对选题查资料，确定设计方案；第2天：方案分析比较，电路原理设计，进行元器件及参数选择；选用芯片参考：减法器、74160A、74LS48、LED数码管、74190等。
第3～4天：利用Multisim或PROTUES电路仿真，画电路原理图；第5天：编写整理设计报告。
四、设计要求1. 画出整体电路图（Protel或Altium Designer或Multisim，推荐Altium Designer）。
2. 对所设计的电路全部或部分进行仿真，使之达到设计任务要求。
3. 写出设计报告书。
指导教师：时间：201X年X月XX日目录1 方案论证 (1)1.1 方案的比较与选择 (1)1.2 实验方案 (1)2 原理及技术指标 (2)2.1 实验原理 (2)2.2 实验设备 (2)3 单元电路设计及参数计算 (3)3.1 单元电路设计 (3)3.2 实验的连接与处理 (8)4 仿真 (9)4.1 电路图 (9)4.2 仿真结果 (9)5 设计小结 (11)5.1 个人感悟 (11)5.2 遇到问题及解决途径 (11)参考文献 (12)摘要在体育运动以及各类活动的准备过程中，还剩多少天活动正式开始的倒计时是人们最关注的事之一，比如即将在辽宁举行的第十二届全国奥运会的倒计时。
在考试中，进行分钟的倒计时也是很普遍的。
通过以上所述，倒计时在人们心中的地位是很重要的，那么我们就需要有倒计时器帮助人们进行倒计时，那么我们此次做的便是倒计时器的设计。
本文对计时器进行综合分析，论证了多种方法，选定两种方案，最终选择通过减法器实现两位数是十进制数减法运算，实现倒计数功能。
数字电路课程设计_24秒倒计时
赣南师院物理与电子信息学院数字电路课程设计报告书姓名：班级：学号：时间：图1 总原理框图1.1 555定时器555定时器是一种多用途的数字-模拟混合集成电路，用它可以构成施密特触发器、单稳态触发器和多谐振荡器。
本设计用LM555CM定时器设计一个多谐振荡器给电路提供脉冲信号，产生的脉冲信号用由74LS192进行计数，且设置周期为1秒。
1.1.1555定时器管脚名称和功能图2 555的管脚名称1脚为接地端，也是芯片的公共端。
2脚为C2比较器的信号输入端V2l又称为触发端。
它们输入的信号可以图3 555定时器的内部结构1.1.3 555定时器的功能表输入各级输出T 1状态D RV 1l V 2L V 1C V 2C触发器输出Q 1+n输出V OT 1状态0 ⨯ ⨯ ⨯ ⨯0 低电平 导通 1 (32)V CC (31V CC ) 0 1 0 低电平 导通 1 (32)V CC (31V CC ) 0 0 1 高电平 截止 1 (32)V CC (31V CC ) 1 0 0 高电平 截止 1(32)V CC (31V CC ) 11Q不变不变表1 555定时器的功能表1.274LS192十进制同步加减计数器图5 74LS192的内部结构图1.2.374LS192的功能表表2 74LS192的功能表1.374LS48七段译码器本设计中用共阴极七段显示数码管，为使七段显示数码管能正常工作，将74LS190连接到74LS48,74LS48将高低电平信号译成数码管可读信号，从而实现数字的显示。
1.3.174LS48的引脚排列图6 74LS48的引脚排列1.3.274LS48的真值表表3 74LS48的逻辑功能真值表1.4共阴极数码管数码管有共阴和共阳之分，本设计使用共阴数码管，因为译码器使用为74LS48，相应的数码管要用相应的译码器才能实现译码和显示数字。
1.4.1共阴数码管的引脚排列和简易符号图7 八段共阴数码管图8 数码管简易图1.4.2 共阴数码管的内部结构图9 共阴数码管内部结构2电路分析和仿真结果由上对各个元件进行的简介以及相关的原理图，下面对电路进行分部分析。
数电大作业(交通指示灯+电子琴+智能钟表)
数电大作业(交通指示灯+电子琴+智能钟表)-标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII（交通指示灯是可以实现的电子琴那个是不知道是否正确自己验证吧）(最后还有两个题一个是交通指示灯的有点复杂的另一个是时钟的个人感觉也是有点复杂)一、交通灯电路设计要求：1.设计一个十字路口交通灯控制电路，要求东西方向车道和南北方向车道两条交叉掉路上的车辆交替运行，每次通行的时间设置为24秒。
2.在绿灯转为红灯时，要求黄灯先亮4秒钟，才能变换运行车道。
3.可用LED模拟交通灯。
4.用倒计时显示每个状态的时间。
思路分析：1.电路有四个状态：东西绿南北红→东西黄南北红→东西红南北绿→东西红南北黄一共有四个状态循环，所以可以先用一个模4计数器来转换这四个状态。
设计电路如图所示：这里采用74LS163构成模4计数器，状态由 00 → 01 → 10 → 11 进行循环。
L1（东西绿）：当00时亮，其他状态时不亮。
L2（东西黄）：当01时亮，其他状态时不亮。
L3（东西红）：当10、11时亮，00、01时不亮。
L4（南北绿）：当10时亮，其他状态时不亮。
L5（南北黄）：当11时亮，其他状态时不亮。
L6（南北红）：当00、01时亮，10、11时不亮。
电路可以这样实现：B A Y0 Y1 Y2 Y30 0 0 1 1 10 1 1 0 1 11 0 1 1 0 11 1 1 1 1 0所以，Y0~Y4口接上非门后可以控制L1、L2、L4、L5。
L3=B，L6=B，所以将L3直接连在1B端，将1A端加非门与L6相连。
通过这样的连接便可以实现这四个状态的循环。
接下来要完成电路的计数部分：由于要实现倒计时显示，所以可以采用两片74LS190，该芯片是十进制加减法计数器。
通过网络找出一下功能表。
由于要实现倒计时，所以U/D端输入高电平，此时计数器进行减计数。
用两片74LS190，通过RC端进行异步级联，由于红灯28秒，黄灯4秒，绿灯24秒，所以各状态及持续时间如下：状态1：东西绿南北红（00）：24秒状态2：东西黄南北红（01）：4秒状态3：东西红南北绿（10）：24秒状态4：东西红南北黄（11）：4秒当状态转变时，给计数器置数即可。
数显声响倒计时
一、 方案的论证和选择1.1 整体电路构思图1.1 整体电路构思图1.2 方案一如图1.1信号由555定时器产生频率为1HZ ，占空比1/2的信号，由190构成 15进制计数器，由JK 触发器控制190和发光二极管的工作状态，三态门控制停止电路和声控电路。
图1.2 74ls190构成的数显声响倒计时电路555信号发生器由T 触发器构成的开关 74ls190计数器报警电路 译码器LED 显示器1.3方案二如图1.2 信号由555定时器产生频率为1HZ，占空比为1/2的信号，由192构成15进制的计数器，由JK触发器控制192和发光二极管的工作状态，由三态门控制停止电路和声控电路。
图1.3 74ls192构成的数显声响倒计时电路1.4方案的选择我们组设计的是数显声响倒计时电路，有两种方案均能达到要求，但经查阅相关资料，结合我们组四个人的意愿，并联系我们学习过的数字电子技术基础的知识，我们觉得用74ls190做更具挑战性，因为用74ls190做成的电路连线较为复杂，这样不仅可以增强我们的动手能力，同时还有助于提高我们检查复杂连线电路的能力，更具有实践意义，对比之下我们选择了方案一。
二．单元电路设计2.1 电源电路设计降压电路：直流电源的输入为220V 的电网电压，一般情况下，所需直流电压的数值和有效值相差较大，因而需要电源变压器进行降压，在对交流电压进行处理降压电路采用变压器直接变压，输出9V交流电。
整流电路：整流电路一般分为半波整流和全波整流。
半波整流和全波整流相比，在相同的变压器的副边电压下，对二极管的参数要求是一样的，并且还具有输出电压高、变压器利用率高等优点，其中桥式整流最为常用，单相桥式整流电路将变压器副边电压从交流变为直流电压。
鉴于以上优点，本设计采用了桥式整流。
滤波电路：电容滤波电路时最常见也是最简单的滤波电路，在整流滤波电路的输出端（即负载电阻两端），并联一个电容即得到电容滤波电路。
滤波电容容量较大，利用其充放电作用，使输出电压趋于平滑。
交通控制信号灯
交通信号控制灯班级：通信A151姓名：张筱学号：2015148022交通信号控制灯设计要求和技术指标1、技术指标：设计一个十字路口的交通灯控制电路,每条道路上各配有一组红、黄、绿交通信号灯，其中红灯亮，表示该道路禁止通行；黄灯亮表示该道路上未过停车线的车辆禁止通行，已过停车线的车辆继续通行；绿灯表示该道路允许通行。
该电路自动控制十字路口两组红、黄、绿交通灯的状态转换，实现十字路口自动化。
2.、设计任务与要求一.基本功能1．设计一个十字路口的交通灯控制电路，要求甲车道和乙车道两条交叉道路上的车辆交替运行，每次通行时间都设为25秒；2．要求黄灯先亮5秒，才能变换运行车道；3．黄灯亮时，要求每秒钟闪亮一次。
二．基本扩展功能1.信号灯的倒计时2.进行数字显示三．特色扩展功能1.定时控制信号周期。
实际应用：我们灯控路口的每天都存在着低峰时段（如夜间），不需要设置信号灯的周期，以便节省能源。
我们设计在一个周期的某一时间段内，将交通信号灯自动关闭。
（第8个周期运行，第1-7个周期停止运行）实现手动对关闭周期的时间控制。
（周期在20和40之间通过开关控制）2.定时控制信号周期，实现在一个时段内的不对称周期。
实际应用：我们灯控路口的每天都存在着某时段（如两个车道中的一个车道需要长周期），便于交通。
我们设计在一个周期的某一时间段内，将交通信号灯变为不对称的信号（A车道为70秒，B车道为30秒）。
暂时设置为（第8个的半个周期（30秒）（自动设置为半个周期）运行，加第7个的上半周期（70秒），形成一个不对称周期。
第7个下半周期和1-6个周期正常运行）目录一、交通灯的组成 (3)二、单元电路的设计 (8)1、秒脉冲发生器 (8)2、定时器 (8)3.控制器 (10)三、心得体会 (14)一．交通灯的组成交通灯控制系统的原理框图如图12、1所示。
它主要由控制器、定时器、译码器和秒脉冲信号发生器等部分组成。
秒脉冲发生器是该系统中定时器和控制器的标准时钟信号源，译码器输出两组信号灯的控制信号，经驱动电路后驱动信号灯工作，控制器是系统的主要部分，由它控制定时器和译码器的工作。
数电课设_交通红绿灯设计
计算机科学学院课程设计报告课程数字逻辑题目用74LS190在Multisim10.1上实现简易交通灯功能年级2008级专业计算机科学与技术学号学生任课教师2010年 6 月15日课程设计报告目录1 课题概述 (1)1.1 功能概述 (1)1.2 总体结构框图 (1)1.3 分工（有则写，没有就不写） (2)2 详细设计和实现 (2)2.1 方案设计 (2)2.2 电路图 (6)2.3 测试方案 (7)3 设计结果及错误分析 (8)3.1 设计结果 (8)3.2 结果分析 (9)3. 3 改进思路 (10)4 心得 (10)4.1调试心得 (10)4.2 合作心得.......................................................................................... 错误！未定义书签。
5 参考资料 (10)设计题目用74LS190在Multisim 10.1上实现简易交通灯功能学生：孙思丹（学号：08061019 ）指导教师（签名）：1 课题概述1.1 功能概述1、设计一个十字路口的交通灯控制电路，要求东西方向车道和南北方向车道两条交叉道路上的车辆交替运行，每次通行时间都设为50秒。
时间可设置修改。
2、在绿灯转为红灯时，要求黄灯先亮5秒钟，才能变换运行车道；3、黄灯亮时，要求每秒闪亮一次。
4、东西方向、南北方向车道除了有红、黄、绿灯指示外，每一种灯亮的时间都用显示器进行显示（采用倒计时的方法）。
5、同步设置人行横道红、绿灯指示。
1.2 总体结构框图1.3 分工（有则写，没有就不写）无2 详细设计和实现2.1 方案设计2.1.1 信号灯转换器两方向车道的交通灯的运行状态共有4种(因人行道的交通灯和车道的交通灯是同步的,所以暂时先不考虑)，如图1-2所示信号灯状态与车道运行状态如下：S0：东西方向车道的绿灯亮，车道通行，人行道禁止通行；南北方向车道的红灯亮，车道禁止通行，人行道通行S1：东西方向车道的黄灯亮，车道缓行，人行道禁止通行；南北方向车道的红灯亮，车道禁止通行，人行道通行S2：东西方向车道的红灯亮，车道禁止通行，人行道通行；南北方向车道的绿灯亮，车道通行，人行道禁止通行S3：东西方向车道的红灯亮，车道禁止通行，人行道通行；南北方向车道的黄灯亮，车道缓行，人行道禁止通行Ga=1：东西方向车道绿灯亮Ya=1：东西方向车道黄灯亮Ra=1：东西方向车道红灯亮，人行道绿灯亮；南北方向人行道红灯亮Gb=1：南北方向车道绿灯亮Yb=1：南北方向车道黄灯亮Rb=1：南北方向车道红灯亮，人行道绿灯亮；东西方向人行道红灯亮选JK触发器，设状态编码为：S0=00 S1=01 S2=11 S3=10，其输出为Q1 Q0，则其状态表为：由上表，易得：J2=y1; K2= ; J1= ; K1=y2 。
2位倒计时报警器
姓名班级学号实验日期节次教师签字成绩2位十进制可调倒计时报警器1.实验目的倒计时十分重要，无论是对于日常生活、社会运转、体育赛事、科研控制等等都有很深的意义。
常用的有24秒倒计时器，90min倒计时器以及交通灯倒时器等。
在许多实际情况下线路可能极其复杂，本次试验为精简内容起见，设计了100s内任意调节倒时器，用以模拟实际情况并可灵活复用于生活中的要求较短计时情形。
若在本电路基础上再简单地级联两个74ls190计数器，即可实现100h内任意倒计时，有一定的的改进升级能力。
2.总体设计方案或技术路线本实验采用两个74ls190单时钟加减计数器作为计数基础。
应用其置数功能预先在计数开始前选定要倒计时的开始值，然后在倒计时到00（十进制）时，应用“或”逻辑将显示00（十进制）转化为终止信号并与输入进行与非使得时钟输入端停止输入，从而终止计数，停在00（十进制），并且应用一电平指示灯亮灯进行报警。
输入脉冲可由ne555振荡电路连接而成，但是需要进一步的周期校准，也可使用波形发生器直接输入较为标准的秒脉冲信号。
3.实验电路图在仿真电路图中将ne555组成的秒脉冲发生器简化为了一个方波发生器。
Ne555电路如下：4．仪器设备名称、型号实验电路板74ls190芯片，74ls00芯片，74ls20芯片，74ls32芯片，数码管各若干。
双踪示波器 数字万用表 函数信号发生器直流稳压电源、各型号电感电容以及导线等5.理论分析或仿真分析结果为方便测试起见，将8个置数开关直接用已定置数代替，将NE555芯片组成的秒脉冲发生电路用信号发生器代替。
可以看到，在~LOAD 信号接地，即接“0”时，系统将置数，可以由逻辑开关输入任意起始数值，并且将显示在两个数码管上。
此处选定70作为起始值。
100kΩKey=AXSC1运行一段时间之后：倒计时结束之后，数码管上显示值恒定为00，且报警灯常亮。
6.详细实验步骤及实验结果数据记录（包括各仪器、仪表量程及内阻的记录）6．1计数测试：任意选取100以内3个数作为计数开始并进行测试，记录从测试结果6．2时钟测试对Ne555电路时钟信号进行标定，并用示波器检测结果，计算时钟信号精度7.实验结论本实验通过对数字电路相应芯片等的设计完成了100s内任意时间（以1s为最小单位）的倒计时功能。
数字电路红绿灯课程设计实验报告(改)
《数字逻辑电路设计》课程设计报告题目：红绿灯控制器指导教师：***设计人员：李璧江学号：**********班级：电信132日期：2015.5.7目录第I 条学习目的 (3)节1.01 设计起源 (3)节 1.02 设计目的 (3)第II 条设计任务书及基本要求 (3)节 2.01 基本要求 (3)节 2.02 设计任务书 (4)节 2.03 设计的一般方法及提示 (5)第III 条设计框图及整机概述 (5)第IV 条各单元电路的设计方案及原理说明 (6)节 4.01 计数器的连接和置数 (6)节 4.02 计数器的选通和转换处理 (8)节 4.03 交通灯的连接 (10)第V 条调试过程及结果分析 (11)节 5.01 计数器调试 (11)节 5.02 数码管显示调试 (11)节 5.03数码管的连接 (11)节 5.04 计数器的选通和转换调试 (12)第VI 条设计丶安装及调试中的体会 (14)第VII 条对本次课程设计的意见及建议 (15)第VIII 条附录 (16)节8.01 元器件清单 (16)节8.02 整机逻辑电路图 (16)第 I 条学习目的节 1.01设计起源数字电路发展到今天，其设计思想，方法，手段的变化。
节 1.02设计目的1、掌握数字系统的分析和设计方法；2、能够熟练地、合理地选用集成电路器件；提高电路布局、布线及检查和排除故障的能力；3、培养书写综合实验报告的能力。
第 II 条设计任务书及基本要求节 2.01基本要求1、根据设计任务要求，从选择设计方案开始，首先按单元电路进行设计，选择合适的元器件，最后画出总原理图。
2、通过仿真、电路调试，能实现相应的计时功能、逻辑功能，直至实现任务要求的全部功能。
对电路要求布局合理、走线清楚、工作可靠。
3、写出完整的课程设计报告，其中包括调试中出现异常现象的分析和讨论。
节 2.02设计任务书任务：红绿灯控制器基本设计要求：仿真实现，设计一个红绿灯控制器控制器设计应具有以下功能（1）东西方向绿灯亮，南北方向红灯亮。
电子科技大学《数字电路》真题2010年
电子科技大学《数字电路》真题2010年(总分：140.00，做题时间：90分钟)一、{{B}}选择题{{/B}}(总题数：10，分数：20.00)1.两个二进制数进行算术运算，下面______说法是不正确的。
• A.两个无符号数相加，如果最高位产生进位输出，则肯定发生溢出• B.两个最高位不同的补码进行相加运算，肯定不会产生溢出• C.两个补码进行相加运算，如果最高位产生进位输出，则肯定发生溢出• D.两个补码的减法运算可以用加法器来实现（分数：2.00）A.B.C. √D.解析：2.以下描述一个逻辑函数的方法中______只能唯一表示。
• A.表达式• B.逻辑图• C.真值表• D.波形图（分数：2.00）A.B.C. √D.解析：3.在不影响逻辑功能的情况下，CMOS与非门的多余输入端可______。
• A.接高电平• B.接低电平• C.悬空• D.通过电阻接地（分数：2.00）A. √B.C.D.解析：4.欲产生序列信号11010111，则至少需要______级触发器。
• A.2• B.3• C.4• D.5（分数：2.00）A.B. √C.D.解析：5.一个8位二进制减法计数器，初始状态为00000000，问经过268个输入脉冲后，此计数器的状态为______。
• A.11001111• B.11110100• C.11110010• D.11110011（分数：2.00）A.B. √C.D.解析：6.为构成4096×16的RAM区，共需1024×4位的RAM芯片______片。
• A.64• B.8• C.16• D.32（分数：2.00）A.B.C. √D.解析：7.逻辑函数F1=∑A，B，C，D(2，3，5，8，11，13)和F2=∏A，B，C，D(2，4，7，10，12，13)之间满足______关系。
• A.对偶• B.相等• C.香农展开• D.反演（分数：2.00）A. √B.C.D.解析：8.移位寄存器由8级触发器组成，用它构成的扭环形计数器具有______种有效状态；用它构成的环形计数器具有______种有效状态，构成线性反馈移位寄存器具有______种有效状态。
交通信号灯控制器设计
前言红绿交通灯自动控制系统在城市十字（或丁字）路口有着广泛的应用。
随着社会的进步，人们生活水平的提高，私家车数量会不断增加，对城市交通带来前所为有的压力。
道路建设也将随之发展，错综复杂的道路将不断增多。
为维持稳定的交通秩序，红绿灯自动控制系统将得到更为广泛的应用。
无论在大城市还是中小城市街道的十字路口，每条道路都各有一组红，黄，绿信号灯，用以指挥车辆和行人有序地通过十字路口。
红灯（R）亮表示该道路禁止通过；黄灯（Y）亮表示停车；绿灯（G）亮表示允许通过。
交通灯控制器即交通信号定时控制系统就是用来自动控制十字路口三组红、黄、绿三色交通信号灯，指挥各种车辆和行人安全通信，以实现十字路口交通管理的自动化。
本设计应用基本数字电路知识，采用LED灯作红、绿、黄三交通灯，用数码管作同步倒计时显示，实现两方向通行时间相等的控制并配有倒计时。
目录第一章．系统概要 (3)1.1 设计思路 (3)1.2原理和总体设计方案 (4)1.2.1原理 (4)1.2.2总体设计方案构思 (4)1.3功能的划分及组成 (4)第二章.总的设计方案 (5)2.1设计任务及主要技术指标和要求 (5)2.2工作流程： (5)2.3工作流程图 (6)2.4方案设计 (6)2.4.1方案构思 (6)2.4.2方案的可行性论证 (6)第三章．单元电路设计 (7)3.1秒信号产生电路 (7)3.2主控电路（交通灯信号状态控制器设计） (8)3.2.1状态指令和编码 (8)3.2.2求交通灯控制函数及电路 (9)3.3定时译码显示系统的设计 (11)3.3.1定时电路 (11)3.3.2计数译码显示电路 (12)第四章元器件选择及介绍 (13)第五章.电路调试设计总结 (17)附录1：完整的设计电路图附录2：元器件清单参考文献交通信号灯控制器设计摘要：分析交通信号灯控制系统应用要求及设计原理，设计出能够满足实际应用要求的交通信号灯控制器。
通过采用数字电路对交通灯控制电路的设计,提出使交通灯控制电路用数字信号自动控制十字路口两组红、黄、绿交通灯的状态转换的方法,指挥各种车辆和行人安全通行,实现十字路口交通管理的自动化。
74ls系列芯片功能和参数详细介绍
74ls系列芯⽚功能和参数详细介绍74、74HC、74LS系列芯⽚资料系列电平典型传输延迟ns 最⼤驱动电流(-Ioh/Lol)mAAHC CMOS 8.5 -8/8AHCT COMS/TTL 8.5 -8/8HC COMS 25 -8/8HCT COMS/TTL 25 -8/8ACT COMS/TTL 10 -24/24F TTL 6.5 -15/64ALS TTL 10 -15/64LS TTL 18 -15/24注：同型号的74系列、74HC系列、74LS系列芯⽚，逻辑功能上是⼀样的。
74LSxx的使⽤说明如果找不到的话，可参阅74xx 或74HCxx的使⽤说明。
有些资料⾥包含了⼏种芯⽚，如74HC161资料⾥包含了74HC160、74HC161、74HC162、74HC163四种芯⽚的资料。
找不到某种芯⽚的资料时，可试着查看⼀下临近型号的芯⽚资料。
7400 QUAD 2-INPUT NAND GATES 与⾮门7401 QUAD 2-INPUT NAND GATES OC 与⾮门7402 QUAD 2-INPUT NOR GATES 或⾮门7403 QUAD 2-INPUT NAND GATES 与⾮门7404 HEX INVERTING GATES 反向器7406 HEX INVERTING GATES HV ⾼输出反向器7408 QUAD 2-INPUT AND GATE 与门7409 QUAD 2-INPUT AND GATES OC 与门7410 TRIPLE 3-INPUT NAND GATES 与⾮门7411 TRIPLE 3-INPUT AND GATES 与门74121 ONE-SHOT WITH CLEAR 单稳态74132 SCHMITT TRIGGER NAND GATES 触发器与⾮门7414 SCHMITT TRIGGER INVERTERS 触发器反向器74153 4-LINE TO 1 LINE SELECTOR 四选⼀74155 2-LINE TO 4-LINE DECODER 译码器74180 PARITY GENERATOR/CHECKER 奇偶发⽣检验74191 4-BIT BINARY COUNTER UP/DOWN 计数器7420 DUAL 4-INPUT NAND GATES 双四输⼊与⾮门7426 QUAD 2-INPUT NAND GATES 与⾮门7427 TRIPLE 3-INPUT NOR GATES 三输⼊或⾮门7430 8-INPUT NAND GATES ⼋输⼊端与⾮门7432 QUAD 2-INPUT OR GATES ⼆输⼊或门7438 2-INPUT NAND GATE BUFFER 与⾮门缓冲器7445 BCD-DECIMAL DECODER/DRIVER BCD译码驱动器7474 D-TYPE FLIP-FLOP D型触发器7475 QUAD LATCHES 双锁存器7476 J-K FLIP-FLOP J-K触发器7485 4-BIT MAGNITUDE COMPARATOR 四位⽐较器7486 2-INPUT EXCLUSIVE OR GATES 双端异或门74HC00 QUAD 2-INPUT NAND GATES 双输⼊与⾮门74HC02 QUAD 2-INPUT NOR GATES 双输⼊或⾮门74HC03 2-INPUT OPEN-DRAIN NAND GATES 与⾮门74HC04 HEX INVERTERS 六路反向器74HC05 HEX INVERTERS OPEN DRAIN 六路反向器74HC08 2-INPUT AND GATES 双输⼊与门74HC107 J-K FLIP-FLOP WITH CLEAR J-K触发器74HC109A J-K FLIP-FLOP W/PRESET J-K触发器74HC11 TRIPLE 3-INPUT AND GATES 三输⼊与门74HC112 DUAL J-K FLIP-FLOP 双J-K触发器74HC113 DUAL J-K FLIP-FLOP PRESET 双JK触发器74HC123A RETRIGGERABLE MONOSTAB 可重触发单稳74HC125 TRI-STATE QUAD BUFFERS 四个三态门74HC126 TRI-STATE QUAD BUFFERS 六三态门74HC132 2-INPUT TRIGGER NAND 施密特触发与⾮门74HC133 13-INPUT NANDGATES ⼗三输⼊与⾮门74HC137 3-TO-8 DECODERS W/LATCHES 3-8线译码器74HC138 3-8 LINE DECODER 3线⾄8线译码器74HC139 2-4 LINE DECODER 2线⾄4线译码器74HC14 TRIGGERED HEX INVERTER 六触发反向器74HC147 10-4 LINE PRIORITY ENCODER 10-4编码器74HC148 8-3 LINE PRIORITY ENCODER 8-3编码器74HC149 8-8 LINE PRIORITY ENCODER 8-8编码器74HC151 8-CHANNEL DIGITAL MUX 8通道多路器74HC153 DUAL 4-INPUT MUX 双四输⼊多路器74HC154 4-16 LINE DECODER 4线⾄16线译码器74HC155 2-4 LINE DECODER 2线⾄4线译码器74HC157 QUAD 2-INPUT MUX 四个双端多路器74HC161 BINARY COUNTER ⼆进制计数器74HC163 DECADE COUNTERS ⼗进制计数器74HC164 SERIAL-PARALLEL SHIFT REG 串⼊并出74HC165 PARALLEL-SERIAL SHIFT REG 并⼊串出74HC166 SERIAL-PARALLEL SHIFT REG 串⼊并出74HC173 TRI-STATE D FLIP-FLOP 三态D触发器74HC174 HEX D FLIP-FLOP W/CLEAR 六D触发器74HC175 HEX D FLIP-FLOP W/CLEAR 六D触发器74HC181 ARITHMETIC LOGIC UNIT 算术逻辑单元74HC182 LOOK AHEAD CARRYGENERATR 进位发⽣器74HC190 BINARY UP/DN COUNTER ⼆进制加减计数器74HC191 DECADE UP/DN COUNTER ⼗进制加减计数器74HC192 DECADE UP/DN COUNTER ⼗进制加减计数器74HC193 BINARY UP/DN COUNTER ⼆进制加减计数器74HC194 4BIT BI-DIR SHIFT 4位双向移位寄存器74HC195 4BIT PARALLEL SHIFT 4位并⾏移位寄存器74HC20 QUAD 4-INPUT NAND GATE 四个四⼊与⾮门74HC221A NON-RETRIG MONOSTAB 不可重触发单稳74HC237 3-8 LINE DECODER 地址锁3线⾄8线译码器74HC242/243 TRI-STAT TRANSCEIVER 三态收发器74HC244 OCTAL 3-STATE BUFFER ⼋个三态缓冲门74HC245 OCTAL 3-STATE TRANSCEIVER 三态收发器74HC251 8-CH 3-STATE MUX 8路3态多路器74HC253 DUAL 4-CH 3-STATE MUX 4路3态多路器74HC257 QUAD 2-CH 3-STATE MUX 4路3态多路器74HC258 2-CH 3-STATE MUX 2路3态多路器74HC259 3-8 LINE DECODER 8位地址锁存译码器74HC266A 2-INPUT EXCLUSIVE NOR GATE 异或⾮74HC27 TRIPLE 3-INPUT NOR GATE三个3输⼊或⾮门74HC273 OCTAL D FLIP-FLOP CLEAR 8路D触发器74HC280 9BIT ODD/EVEN GENERATOR 奇偶发⽣器74HC283 4BIT BINARY ADDER CARRY 四位加法器74HC299 3-STATE UNIVERSAL SHIFT 三态移位寄存74HC30 8-INPUT NAND GATE 8输⼊端与⾮门74HC32 QUAD 2-INPUT OR GATE 四个双端或门74HC34 NON-INVERTER ⾮反向器74HC354 8-CH 3-STATE MUX 8路3态多路器74HC356 8-CH 3-STATE MUX 8路3态多路器74HC365 HEX 3-STATE BUFFER 六个三态缓冲门74HC366 3-STATE BUFFER INVERTER 缓冲反向器74HC367 3-STATE BUFFER INVERTER 缓冲反向器74HC368 3-STATE BUFFER INVERTER 缓冲反向器74HC373 3-STATE OCTAL D LATCHES 三态D型锁存器74HC374 3-STATE OCTAL D FLIPFLOP 三态D触发器74HC393 4-BIT BINARY COUNTER 4位⼆进制计数器74HC4016 QUAD ANALOG SWITCH 四路模拟量开关74HC4020 14-Stage Binary Counter 14输出计数器74HC4017 Decade Counter/Divider with 10 Decoded Outputs ⼗进制计数器带10个译码输出端74HC4040 12 Stage Binary Counter 12出计数器74HC4046 PHASE LOCK LOOP 相位监测输出器74HC4049 LEVEL DOWN CONVERTER 电平变低器74HC4050 LEVEL DOWN CONVERTER 电平变低器74HC4051 8-CH ANALOG MUX 8通道多路器74HC4052 4-CH ANALOG MUX 4通道多路器74HC4053 2-CH ANALOG MUX 2通道多路器74HC4060 14-STAGE BINARY COUNTER 14阶BIN计数74HC4066 QUAD ANALOG MUX 四通道多路器74HC4075 TRIPLE 3-INPUT OR GATE 3输⼊或门74HC42 BCD TO DECIMAL BCD转⼗进制译码器74HC423A RETRIGGERABLE MONOSTAB 可重触发单稳74HC4511 BCD-7 SEG DRIVER/DECODER 7段译码器74HC4514 4-16 LINE DECODER 4⾄16线译码器74HC4538A RETRIGGERAB MONOSTAB 可重触发单稳74HC4543 LCD BCD-7 SEG LCD⽤的BCD-7段译码驱动74HC51 AND OR GATE INVERTER 与或⾮门74HC521 8BIT MAGNITUDE COMPARATOR 判决定路74HC533 3-STATE D LATCH 三态D锁存器74HC534 3-STATE D FLIP-FLOP 三态D型触发器74HC540 3-STATE BUFFER 三态缓冲器74HC541 3-STATE BUFFER INVERTER三态缓冲反向器74HC58 DUAL AND OR GATE 与或门74HC589 3STATE 8BIT SHIFT 8位移位寄存三态输出74HC594 8BIT SHIFT REG 8位移位寄存器74HC595 8BIT SHIFT REG 8位移位寄存器出锁存74HC597 8BIT SHIFT REG 8位移位寄存器⼊锁存74HC620 3-STATE TRANSCEIVER 反向3态收发器74HC623 3-STATE TRANSCEIVER ⼋路三态收发器74HC640 3-STATE TRANSCEIVER 反向3态收发器74HC643 3-STATE TRANSCEIVER ⼋路三态收发器74HC646 NON-INVERT BUS TRANSCEIVER 总线收发器74HC648 INVERT BUS TRANCIVER 反向总线收发器74HC688 8BIT MAGNITUDE COMPARATOR 8位判决电路74HC7266 2-INPUT EXCLUSIVE NOR GATE 异或⾮门74HC73 DUAL J-K FLIP-FLOP W/CLEAR 双JK触发器74HC74A PRESET/CLEAR D FLIP-FLOP 双D触发器74HC75 4BIT BISTABLE LATCH 4位双稳锁存器74HC76 PRESET/CLEAR JK FLIP-FLOP 双JK触发器74HC85 4BIT MAGNITUDE COMPARATOR 4位判决电路74HC86 2INPUT EXCLUSIVE OR GATE 2输⼊异或门74HC942 BAUD MODEM 300BPS低速调制解调器74HC943 300 BAUD MODEM 300BPS低速调制解调器74LS00 QUAD 2-INPUT NAND GATES 与⾮门74LS02 QUAD 2-INPUT NOR GATES 或⾮门74LS03 QUAD 2-INPUT NAND GATES 与⾮门74LS04 HEX INVERTING GATES 反向器74LS05 HEX INVERTERS OPEN DRAIN 六路反向器74LS08 QUAD 2-INPUT AND GATE 与门74LS09 QUAD 2-INPUT AND GATES OC 与门74LS10 TRIPLE 3-INPUT NAND GATES 与⾮门74LS109 QUAD 2-INPUT AND GATES OC 与门74LS11 TRIPLE 3-INPUT AND GATES 与门74LS112 DUAL J-K FLIP-FLOP 双J-K触发器74LS113 DUAL J-K FLIP-FLOP PRESET 双JK触发器74LS114 NEGATIVE J-K FLIP-FLOP 负沿J-K触发器74LS122 Retriggerable Monostab 可重触发单稳74LS123 Retriggerable Monostable 可重触发单稳74LS125 TRI-STATE QUAD BUFFERS 四个三态门74LS13 QUAL 4-in NAND TRIGGER 4输⼊与⾮触发器74LS160 BCD DECADE 4BIT BIN COUNTERS 计数器74LS136 QUADRUPLE 2-INPUT XOR GATE 异或门74LS138 3-8 LINE DECODER 3线⾄8线译码器74LS139 2-4 LINE DECODER 2线⾄4线译码器74LS14 TRIGGERED HEX INVERTER 六触发反向器74HC147 10-4 LINE PRIORITY ENCODER 10-4编码器74HC148 8-3 LINE PRIORITY ENCODER 8-3编码器74HC149 8-8 LINE PRIORITY ENCODER 8-8编码器74LS151 8-CHANNEL DIGITAL MUX 8通道多路器74LS153 DUAL 4-INPUT MUX 双四输⼊多路器74LS155 2-4 LINE DECODER 2线⾄4线译码器74LS156 2-4 LINE DECODER/DEMUX 2-4译码器74LS157 QUAD 2-INPUT MUX 四个双端多路器74LS158 2-1 LINE MUX 2-1线多路器74LS160A BINARY COUNTER ⼆进制计数器74LS161A BINARY COUNTER ⼆进制计数器74LS162A BINARY COUNTER ⼆进制计数器74LS163A DECADE COUNTERS ⼗进制计数器74LS164 SERIAL-PARALLEL SHIFT REG 串⼊并出74LS168 BI-DIRECT BCD TO DECADE 双向计数器74LS1694BIT UP/DN BIN COUNTER 四位加减计数器74LS173 TRI-STATE D FLIP-FLOP 三态D触发器74LS174 HEX D FLIP-FLOP W/CLEAR 六D触发器74LS175 HEX D FLIP-FLOP W/CLEAR 六D触发器74LS190 BINARY UP/DN COUNTER ⼆进制加减计数器74LS191 DECADE UP/DN COUNTER ⼗进制加减计数器74LS192 DECADE UP/DN COUNTER ⼗进制加减计数器74LS193BINARY UP/DN COUNTER ⼆进制加减计数器74LS194A 4BIT BI-DIR SHIFT 4位双向移位寄存器74LS195A 4BIT PARALLEL SHIFT4位并⾏移位寄存器74LS20 QUAD 4-INPUT NAND GATE 四个四⼊与⾮门74LS21 4-INPUT AND GATE 四输⼊端与门74LS240 OCTAL 3-STATE BUFFER ⼋个三态缓冲门74LS244 OCTAL 3-STATE BUFFER ⼋个三态缓冲门74LS245 OCTAL 3-STATE TRANSCEIVER 三态收发器74LS253 DUAL 4-CH 3-STATE MUX 4路3态多路器74LS256 4BIT ADDRESS LATCH 四位可锁存锁存器74LS257 QUAD 2-CH 3-STATE MUX 4路3态多路器74LS258 2-CH 3-STATE MUX 2路3态多路器74LS27 TRIPLE 3-INPUT NOR GATES 三输⼊或⾮门74LS279 QUAD R-S LATCHES 四个RS⾮锁存器74LS28 QUAD 2-INPUT NOR BUFFER 四双端或⾮缓冲74LS283 4BIT BINARY ADDER CARRY 四位加法器74LS30 8-INPUT NAND GATES ⼋输⼊端与⾮门74LS32 QUAD 2-INPUT OR GATES ⼆输⼊或门74LS352 4-1 LINE SELECTOR/MUX 4-1线选择多路器74LS365 HEX 3-STATE BUFFER 六个三态缓冲门74LS367 3-STATE BUFFER INVERTER 缓冲反向器74LS368A 3-STATE BUFFER INVERTER 缓冲反向器74LS373 OCT LATCH W/3-STATE OUT三态输出锁存器74LS76 Dual JK Flip-Flop w/set 2个JK触发器74LS379 QUAD PARALLEL REG 四个并⾏寄存器74LS38 2-INPUT NAND GATE BUFFER 与⾮门缓冲器74LS390 DUAL DECADE COUNTER 2个10进制计数器74LS393 DUAL BINARY COUNTER 2个2进制计数器74LS42 BCD TO DECIMAL BCD转⼗进制译码器74LS48 BCD-7 SEG BCD-7段译码器74LS49 BCD-7 SEG BCD-7段译码器74LS51 AND OR GATE INVERTER 与或⾮门74LS540 OCT Buffer/Line Driver 8路缓冲驱动器74LS541 OCT Buffer/LineDriver 8路缓冲驱动器74LS74 D-TYPE FLIP-FLOP D型触发器74LS682 8BIT MAGNITUDE COMPARATOR 8路⽐较器74LS684 8BIT MAGNITUDE COMPARATOR 8路⽐较器74LS75 QUAD LATCHES 双锁存器74LS83A 4BIT BINARY ADDER CARRY 四位加法器74LS85 4BIT MAGNITUDE COMPARAT 4位判决电路74LS86 2INPUT EXCLUSIVE OR GATE 2输⼊异或门74LS90 DECADE/BINARY COUNTER ⼗/⼆进制计数器74LS95B4BIT RIGHT/LEFT SHIFT 4位左右移位寄存74LS688 8BIT MAGNITUDE COMPARAT 8位判决电路74LS136 2-INPUT XOR GATE 2输⼊异或门74LS651 BUS TRANSCEIVERS 总线收发器74LS653 BUS TRANSCEIVERS 总线收发器74LS670 3-STATE 4-BY-4 REG 3态4-4寄存器74LS73A DUAL J-K FLIP-FLOP W/CLEAR 双JK触发器。
时序逻辑电路 课后答案
第六章 时序逻辑电路【题 】 分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。
Y图P6.3【解】驱动方程:11323131233J =K =Q J =K =Q J =Q Q ;K =Q ⎧⎪⎨⎪⎩ 输出方程:3YQ =将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+11313131n 12121221n+13321Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q +⎧=+=⎪=+=⊕⎨⎪=⎩e 电路能自启动。
状态转换图如图【题 】分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。
A 为输入逻辑变量。
图A6.3Y图P6.5【解】驱动方程: 1221212()D AQ D AQ Q A Q Q ⎧=⎪⎨==+⎪⎩输出方程: 21Y AQ Q =将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+112n+1212()Q AQQ A Q Q ⎧=⎪⎨=+⎪⎩ 电路的状态转换图如图1图A6.5【题 】 分析图时序电路的逻辑功能，画出电路的状态转换图，检查电路能否自启动，说明电路能否自启动。
说明电路实现的功能。
A 为输入变量。
AY图P6.6【解】驱动方程: 112211J K J K A Q ==⎧⎨==⊕⎩输出方程: 1212Y AQ Q AQ Q =+将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+111n+1212Q Q Q A Q Q ⎧=⎪⎨=⊕⊕⎪⎩ 电路状态转换图如图。
A ＝0时作二进制加法计数，A ＝1时作二进制减法计数。
01图A6.6【题 】 分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。
Y图P6.7【解】驱动方程: 001023102032013012301;;;J K J Q Q Q K Q J Q Q K Q Q J Q Q Q K Q==⎧⎪=•=⎪⎨==⎪⎪==⎩ 输出方程: 0123Y Q Q Q Q =将驱动方程带入JK 触发器的特性方程后得到状态方程为:*00*1012301*2023012*3012303()Q ()Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q⎧=⎪=++⎪⎨=++⎪⎪=+⎩ 设初态Q 1Q 3Q 2Q 1 Q 0=0000，由状态方程可得：状态转换图如图。
天数倒计时数字电子技术课程设计
综述计时器，是用特定的原理来测量时间的装置，在我们生活中随处可见，如电子秒表、微波炉倒计时器、比赛计时器等，本设计将采用555定时器、减法器、与门、或非门、LED数码显示管等器件，完成一个天数倒计时功能的设计，并用multisim软件进行仿真，确保计时器的可行性。
1.器件选择和基本电路1.1主要器件的选择本设计采用74ls190作为主要器件，74ls190是同步十进制加、减计数器，因设计需要，主要用其减计数功能。
74ls190的引脚排列和功能表见图1-1，功能表如图1-2图1-174ls190的引脚排列图1-274ls190的功能表1.2 脉冲发生电路脉冲发生装置主要由555定时器组成，555定时器是一种多用途的数字 - 模拟混合集成电路，利用它可以极方便地构成施密特触发器、单稳态触发器和多谐振荡器。
由于使用灵活、方便，所以555定时器在波形的产生与交换、测量与控制等许多领域中都得到了应用。
该设计用555定时器构成单稳态触发器，并可通过改变R1、R2和C2来控制输出频率。
555定时器的引脚排列如图1-3，用555定时器组成的脉冲发生装置如图1-4，该脉冲发生装置发出的脉冲如图1-5。
图1-3 555定时器的引脚排列U1LM555CM GND1DIS 7OUT 3RST 4VCC 8THR 6CON5TRI 2VCC5VC110nFXSC1ABG TR2100kOhm_5%C2100nFR140.2kOhm_1%图1-4 用555定时器组成的脉冲发生装置图1-5 脉冲发生装置发出的脉冲1.3 减计数器为了实现减计数的功能，由74ls190功能表可知，须使引脚5与11接高电平，引脚4接低电平，并通过引脚14输入脉冲，此处暂用V1代替。
同时，为了设置预置数为9，须将引脚9与15也接至高电平，预置输入端为二进制1001，即十进制的9。
由引脚3、2、6、7引出接线接至LED数码管的四个输入端上。
接线如图1-6所示。
毕业设计--生产线产品产量自动计数器电路设计[管理资料]
![毕业设计--生产线产品产量自动计数器电路设计[管理资料]](https://img.taocdn.com/s3/m/90f2c4f9581b6bd97e19ea0c.png)
江西航空职业技术学院毕业设计说明书（论文）课题名称：生产线产品产量自动计数器电路设计航空电子设备维修专业081331班学生姓名：赵繁学号29指导老师：姚卫华技术职称______________2011年 4 月 2 日江西航空职业技术学院毕业设计（论文）任务书学生姓名：赵繁班级：081331（论文）题目：生产线产品产量自动计数器电路设计（论文）使用的原始资料数据及设计技术要求：1、电子技术基础实验；2、数字电子技术基础本设计要求发光器件和光接收器件之间的距离大于1m，最大计数值为99，每计数100，用灯闪烁2s指示一下，LED数码管显示计数值，可上电自动复位和外部手动人工复位。
（论文）工作内容及完成时间：此设计采用组合与时序逻辑电路,采用模块化方法设计电路图。
每计数一百LED灯闪烁2s，同时蜂鸣器发出响声作为提示音。
日期：自2010年12月15日至2011年4月2日指导老师评语：_____________________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ _____________________________________________________________________________ _________________________________________________________指导老师：_______________ 系主任：____________摘要电子计数器在科学技术领域、工农业生产以及日常生活中发挥着越来越重要的作用。
74ls190
74LS190 中文资料应用 pdf74LS190封装图管脚说明<P74LS190中文资料应用 pdf74LS190封装图管脚说明十进制同步加/减计数器54190/7419054LS190/74LS190190 为可预置的十进制同步加/ 减计数器，共有54190/74190，54LS190/74LS190 两种线路结构形式。
其主要电特性的典型值如下：型号 fc PD54190/74190 25MHz 325mW54LS190/74LS190 25MHz 100mW190 的预置是异步的。
当置入控制端（ LD ）为低电平时，不管时钟CP 的状态如何，输出端（Q0～Q3）即可预置成与数据输入端（D0～D3）相一致的状态。
190 的计数是同步的，靠CP 加在4 个触发器上而实现。
当计数控制端（CT ）为低电平时，在CP 上升沿作用下Q0～Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。
当计数方式控制（U /D）为低电平时进行加计数，当计数方式控制（U /D）为高电平时进行减计数。
只有在CP 为高电平时CT 和U /D 才可以跳变190 有超前进位功能。
当计数溢出时，进位/错位输出端（CO/BO）输出一个低电平脉冲，其宽度为CP 脉冲周期的高电平脉冲；行波时钟输出端（ RC ）输出一个宽度等于CP 低电平部分的低电平脉冲。
利用 RC 端，可级联成N 位同步计数器。
当采用并行CP控制时，则将RC 接到后一级CT ；当采用并行CT 控制时，则将RC 接到后一级CP。
引出端符号CO/BO 进位输出/错位输出端CP 时钟输入端（上升沿有效）CT 计数控制端（低电平有效）D0～D3 并行数据输入端LD 异步并行置入控制端（低电平有效）Q0～Q3 输出端RC 行波时钟输出端（低电平有效）U /D 加/减计数方式控制端极限值电源电压 7V输入电压54/74190 5.5V54/74LS190 7V工作环境温度54××× -55～125℃74××× 0～70℃储存温度 -65℃～150℃时序图推荐工作条件:54/74H190 54/74LS190 单位最小额定最大最小额定最大电源电压VCC 54 4.5 5 5.5 4.5 5 5.5 74 4.75 5 5.25 4.75 5 5.25V输入高电平电压ViH 2 2 V输入低电平电压ViL 54 0.8 0.774 0.8 0.8V输出高电平电流IOH -800 -400 uA输出低电平电流IOL 54 16 474 16 8mA时钟频率fcp 0 20 0 20 MHz脉冲宽度TW CP 25 25L＿＿D＿35 35ns建立时间 tset 20 20 ns保持时间 tH 0 0 ns计数允许时间tCC＿＿T＿40 ns逻辑图静态特性（TA 为工作环境温度范围）‘190 ‘LS190 单位参数测试条件【1】最小最大最小最大Iik=-12mA -1.5VIK输入嵌位电压Vcc=最小，Iik=-18mA -1.5V54 2.4 2.5VOH输出高电平电压Vcc＝最小VIH ＝2V VIL＝最大 IOH＝最大74 2.4 2.7 V54 0.4 0.4VOL输出低电平电压Vcc=最小，VIH=2V VIL＝最大，IOL=最大74 0.4 0.5 VC＿＿T＿II最大输入电1 0.3压时输入电流其余输入Vcc＝最大VI=5.5V（LS190 为7V） 1 0.1mAC＿＿T＿IIH输入高电平120 60电流其余输入Vcc＝最大VIH=2.4V（LS190 为2.7V） 40 20μAC＿＿T＿IIL输入低电平-4.8 -1.2电流其余输入Vcc＝最大VIL=0.4V-1.6 -0.4mA54 -20 -65 -20 -100IOS输出短路电流Vcc＝最大74 -18 -65 -20 -100mA54 99 35ICC电源电流Vcc＝最大，所有输入接地74 105 35mA[1]: 测试条件中的“最小”和“最大”用推荐工作条件中的相应值。
基于Proteus的音乐教室控制台设计
Prot eus 软件是由英国 L ab Cent er Elect ronics 公 司开发的 EDA 工具软件, 它集电路设计、 制版及仿真 等多种功能于一身, 是目前世界上最先进、 最完整的嵌 入式系统设计与仿真平台。它是一种可视化的支持多 种型号单片机 ( 如 51, PIC, AVR, M ot oro la hcll 等 ) 、 并 且支持与当前流行的单片机开发环境 ( Keil, M PL AB, IAR) 连接调试 的软硬 件仿真 系统 Prot eus。 Pr o t eus 除了具有和其他 EDA 工具一样的原理图、 PCB 自 动或人工布线及电路仿真功能如数字电 路、 模拟电路 外, 针对微控制系统与外设的混合电路的电路仿真、 软 件仿真、 系统协同仿真做到了一体化和互动效果 , 是目 前电子设计爱好者广泛使用的电子线路设计与仿真软 件 Pro tel 和 Mulsim 功能的联合和进一步的扩展。 它包含以下应用软件 : ISIS 基本平台 ; 智能原理图输入系统, 系统设计与仿真的
设计与仿真的超强功能 , 来完成音乐教室 控制台的设计与实现 , 展示了 Pr oteus 在 数字电路 设计方 面的完 美功能 , 它不 仅仅 是专门为单片机而开发的软件 , 在模 、 数电设计与仿真方面毫 不逊色于 常用的 M ultisim 等软 件 。 详细 阐述了音 乐教室 控制 台的设计思路及各部分电路的设计分析和电路仿真 , 并给出了更经济和更易实现的改良电路 。 关键词 : EDA ; 子类 ; 可逆计算器 ; 数据分配器 中图分类号 : T P337 文献标识码 : B 文章编号 : 1004 373X ( 2008) 19 098 04
测试 # 测量 # 自动化
图 1 计数是由排电阻和排开关串联组成的, 前 面抢答器电路中已经用到了类似的电路。 Pro teus 中的 8 路排电阻位于 RESIST OR 类中的 Resisto r P acks 子类中, 8 路排开关 RP 1 位于 Sw it ches & Relay s 类中的 Sw it ches 子类中。把排电阻和排 开 关一一串接后 , 开关一端接地 , 电阻公共端接 5 V 电源 , 而中间 的 引 出 端 分 别 接 74LS190 的 预 置 数 输 入 端 D0~ D3, 如 图 1 所 示。实 际 应 用 中 的 排 阻 取 值 为 150 k 。 2. 3 数据分配电路 这一部分电路完成学生端对教师信号的接收 , 并对 应一一显示。我们知道 74H C154 是 4 16 线译码器, 但 是它通过和使能端的配合能完成数据分配器的功能。 此题目中 , 在教师的指导过程中 , 当学生的编号显 示出来的同时 , 对应的 40 个发光二极管中的某一个要 点亮 , 表示该学生正在接收教师的指导。 把发光二极管接在 74H C154 的输出端 , 把学生的 编号 接 在 74H C154 的 输 入端。因 为 学 生 的 编 号 为 BCD 码, 故译码输出 0~ 9 有效, 每个 74H C154 只能接 10 个发光二极管, 如图 2 所示。74H C154 的两个使能 端 E1 和 E2, 一个用 作片 选信 号, 来自 2 4 线 译码 器 74L S139; 另一个接教师 的模拟指导信号, 这里用 低电 平表示。当开关合上时 , 信号有效 , 当开关打开时 , 信号 无效。 74HC154 的 BCD 码输入端 DCBA 应该接学生编号 的个位数 Q3Q2Q1Q0( 来自计数器 74LS190 的个位 ) , 比 如 3, 74LS139 的二进制码输入端 BA 应接学生编号的十 位数的的 Q1Q0( 来自计数器 74LS190 的十位) , 因为学生 编号的十位不大于 3, 故只接低两位即可。 99