vhdl通用十进制加法器

湖南人文科技学院

课程设计报告

课程名称：VHDL语言与EDA课程设计

设计题目：通用十进制加法器

系别：通信与控制工程系

专业：电子信息工程

班级：

学生姓名:

学号:

起止日期:

指导教师:

教研室主任：

指导教师评语：

指导教师签名：年月日

成绩评定

项目权重

成绩

1、设计过程中出勤、学习态度等方面0.2

2、课程设计质量与答辩0.5

3、设计报告书写及图纸规范程度0.3

总成绩

教研室审核意见：

教研室主任签字：年月日教学系审核意见：

主任签字：年月日

摘要

随着科技的发展，通用十进制加法器的应用已广泛融入到现实生活中。EDA 技术的应用引起电子产品及系统开发的革命性变革。本文采用EDA技术设计，并以VHDL语言为基础制作的通用十进制加法器。该系统借助于强大的EDA工具和硬件描述语言可实现两个一位以上的十进制数的加法，在输入两个十进制数之后，给出两个数的相加结果。本设计充分利用VHDL“自顶向下”的设计优点以及层次化的设计概念，提高了设计的效率。设计主要步骤：首先利用QUARTUS‖来编辑、编译、仿真各个模块；然后以原理图为顶层文件建立工程，再进行引脚锁定、编译、下载，最后采用杭州康芯电子有限公司生产的GW48系列/SOPC/EDA实验开发系统，进行硬件测试。

关键词：通用十进制加法器；EDA技术；VHDL语言; QUARTUS‖

目录

设计要求 (1)

1、方案论证与对比 (1)

1.1方案一 (1)

1.2方案二 (1)

1.3 方案的对比与选择 (2)

2、设计原理 (2)

3、通用十进制加法器的主要硬件模块 (3)

3.1 4位BCD码全加器模块 (3)

3.2八加法器的实现框图 (3)

4、调试与操作 (4)

4.1通用十进制加法器的功能仿真 (4)

4.2模式选择与引脚锁定 (4)

4.2.1模式选择 (4)

4.2.2引脚锁定 (5)

4.3设备与器件明细表 (6)

4.4调试 (6)

4.4.1软件调试 (6)

4.4.2硬件调试 (6)

5、总结与致谢 (7)

5.1总结与思考 (7)

5.2致谢 (7)

附录 (8)

附录一 (8)

附录二 (9)

参考文献 (11)

通用十进制加法器

设计要求

1、用VHDL 硬件描述语言设计4位的BCD 码全加器；

2、以4位BCD 码全加器为模块设计两位十进制数的加法。

1、方案论证与对比

1.1方案一

方案一，通过VHDL 语言设计一个4位的BCD 码全加器，以其作为底层文件，然后建立一个顶层文件，调用这个底层文件设计出双4位的BCD 码全加器，最后结果通过译码电路译为7段显示输出。方案一原理方框图如图1所示：

图1 方案一结构方框图

1.2方案二

方案二，采用原理图输入，先定制LPM_ROM 宏模块，然后再采用原理图输入的方法画出电路图。方案二原理方框图如图2所示：

4位的BCD 码全加器

4位的BCD 码全加器

显示结果

译码器

控制信号

输入信号

定制LPM_ROM宏模块

译码器显示结果

原理设计图

图2 方案二结构方框图

1.3 方案的对比与选择

方案一：采用VHDL语言输入，它具有多层次的设计描述功能，层层细化，最后可直接生成电路描述，移植性很强。而且采用VHDL语言输入设计不需要首先考虑选择完成设计的器件，就可以集中精力进行设计的优化。当设计描述完成后，可以用多种不同的器件结构来实现其功能。

方案二：采用原理图输入，原理图输入的设计方法不能实现真实意义上的自顶向下的设计，并无法建立行为模型。而且不同的EDA软件中的图形处理工具对图形的设计规则、存档格式和图形编译方式都不同，因此兼容性差。

选择方案一的理由：方案一比较方案二具有综合设计优点。

2、设计原理

用VHDL 进行设计,首先应该了解,VHDL 语言是一种全方位硬件描述语言,包括系统行为级,寄存器传输级和逻辑门级多个设计层次。应充分利用VHDL“自顶向下”的设计优点以及层次化的设计概念,层次概念对于设计复杂的数字系统是非常有用的,它使得人们可以从简单的单元入手,逐渐构成庞大而复杂的系统。

通用十进制加法器的功能为：输入两个十进制数，通过输入信号BTN相加得出十进制数结果，最后通过译码器来显示结果。

图3 加法器原理图

3、通用十进制加法器的主要硬件模块

3.1 4位BCD 码全加器模块

C4A4[3..0]B4[3..0]BTN

S4[3..0]

CO4

add_f

inst

图

3 4位的BCD 码全加器

3.2八加法器的实现框图

图4 8位加法器原理

4、调试与操作

4.1通用十进制加法器的功能仿真

图5 时序仿真1

图6 时序仿真2

4.2模式选择与引脚锁定

4.2.1模式选择

根据程序，结合电路设计情况，最终选择了模式3，以CTRA,CTRA1,CTRB,CTRB1为输入信号，每按一下输入信号CTRA（CTRB），两位的十进制数的个位就加一，同理，按一下输入信号CTRA1(CTRB1)，这个十进制数的十位加一；并通过控制信号BTN来得出结果，最后译码显示出来。