正弦波发生、频率显示电路设计

江南大学物联网工程学院电子技术课程设计实验报告

实验名称：正弦波发生、频率显示电路设计

专业班级：_物联网工程1101

实验时间：2013.6.18-2013.6.20

学生姓名：张威学号： **********

同实验者：张杰实验成绩：

一、设计课题：正弦波发生及频率显示电路的设计

二、设计任务和要求：

1、振荡频率100~1000，输出信号幅度5±5；

2、用三位数码管显示振荡频率；

3、能自动连续测量、显示频率，测量周期为4S；

4、用中规模集成电路实现。

三、设计方案及参考电路

（1）系统框图

图1 波形发生电路的组成

图2 总电路图草稿设计

正弦波发生及频率显示电路的框图如图1所示，它由正弦波振荡器及波形变换电路、5V电源电路、单稳态定时电路、计数器、译码显示电路、超量程指示电路和控制电路七部分组成。

1.正弦波发生及波形变换电路是由桥式正弦波振荡电路和电压比较器组

合而成的。

2.5V电源电路是主要利用三极管特性与运算放大器组合制作的

3.。1s定时电路是利用555定时器构成单稳态触发器来定时。

4.计数器设计为三位十进制计数器，采用14553三位加法计数器。

5.显示译码电路选用4511显示译码器，利用三极管驱动数码管，把计数

器计到的脉冲数用十进制数字显示出来。

6.超量程指示电路是由或非门构成的一个基本触发器。

7.控制电路实际上是一低频信号发生器，根据数字式电容计的工作原理来

设计，采用4001芯片。

（2）单元电路设计与元器件的选择

1、+5V电源电路

图3 +5V电源电路

2、正弦波发生及波形变换电路

因振荡频率要求不高，故采用文氏振荡器。考虑到要数字显示振荡频率，需对正弦波进行变换以便计数。正弦波发生以及波形变换电路如图4所示。

图4 正弦波发生及波形变换电路

桥式正弦波振荡电路以串并联网络为选频网络和正反馈网络，以电压串联负反馈电路为放大环节，具有振荡频率稳定、带负载能力强、输出电压失真小等优点。波形变换电路用电压比较器来实现正弦波到方波的变换。

电路要产生正弦波需满足起振条件和幅值条件(11) >=3，即>=

2R1=4kΩ，调节电位器使之略大于4kΩ；桥式电路中应调节电位器R2，使R210kΩ。

3、单稳态定时电路

为了便于测量换算，设计一个1S定时电路，在该定时范围内所测的脉冲个数即为振荡频率。定时电路如图5。

图5 1s定时电路

用555定时器构成单稳态定时电路，有1.11.1*0.47*2=1.034≈1s，式中R和C为定式电阻和电容。

在电路中加入由和R1组成的微分电路，这样单稳态电路只要靠输入的下降沿触发。考虑到定时精度和测量速度，取R1=91kΩ。

4、频率计数显示电路

计数电器选用14553芯片，这是一片3位加法计数器芯片，由选择端12，3控制每时刻只输出一位码。

显示译码器选用4511芯片，该芯片具有七段锁存/驱动的功能。计数显示电路如图6所示

图6 计数及显示译码电路

(a) 计数器的选用计数器采用14553，它是三位加法计数器，集成电路的引脚排列图和功能表如图7和表1所示。

图7 14553引脚图

(b) 14553功能说明14553逻辑结构示意图如图7所示，14553集成电路由三个同步级联的下降沿触发的计数器、三个锁存器以及分配锁存器的多路传

输器组成。此外，还有时钟输入端的整形电路，分配多路传输器的时序扫描电路和振荡电路，以及用于显示控制的数据选择输出

1

、

2

、

3

组成。

图8 14553逻辑结构示意图

图8中，振荡器提供多路数据选择器的低频扫描时钟脉冲，振荡器的振荡

频率取决于连接在引出端③和④之间的外接电容C

1

的大小，若需外部时钟，也可以从引出端④处引入。振荡器产出的扫描时钟信号与三个为选择输出信号的时序关系见图9所示。

图9 扫描时钟信号与位选择

在复位端“R”上施加“1”电平时，复位信号同时作用于计数器、振荡器和多路扫描电路，使得扫描电路处在初始状态，扫描振荡器禁止振荡，同时置所

为“1”电平，从而不允许显示。

有的三个位选择输出

13

当时钟禁止端“1”为“1”时，禁止时钟脉冲“"输入计数器，计数器保存禁止前的最后计数状态。输入端得脉冲整形电路允许输入上升时间或下降时间很缓慢的信号输入计数器并可靠的工作。

当锁存器的锁存允许端“”为“1”时，锁存器呈锁存状态，保持原有锁存器内的信息。这时计数器即使施加复位信号，锁存器仍然保持原有信息。若需将锁存器内的信息清除锁存器“”端加“0”电平。

14533电路还提供了一个溢出输出端“”，计数器每逢输入第1000个时钟脉冲的上升沿时，一处端“”输出一个完整的脉冲。该脉冲结束于上述条件下输入时钟的下降沿。

(c) 计数器电路的连接根据转换电路在转换期间的输出时高电平，以及要用来控制计数器计数。可从表1有灰色的三行中看出，将转换电路的输出加到“”端，即使脉冲从“”端引入。计数器其他电路的连接电路如图11所示。

(5) 显示译码电路的设计

(a) 显示译码器的选用显示译码器选用45114511是七段锁存/译

码器/驱动器，其引脚排列图和功能表分别如图10和表2所示。

图10 4511引脚图

4511具有内部抑制非码输入的电路，当输入为非码时，译码器的七个输出端全为“0”电平，显示器暗（又称为消隐）。

在14511的输入端有四位锁存器，为选通端，当为“0”电平时允许码