第八章：组合与时序逻辑电路复习题

合集下载

电子技术基础复习题-时序逻辑电路

《电子技术基础》复习题时序逻辑电路一、填空题:1.具有“置0”、“置1”、“保持”和“计数功能”的触发器是（）2.触发器有门电路构成，但它不同门电路功能，主要特点是：（）型触发器的直接置0端Rd、置1端Sd的正确用法是（）4.按触发方式双稳态触发器分为：（）5.时序电路可以由（）组成6.时序电路输出状态的改变（）7.通常寄存器应具有（）功能8.通常计数器应具有（）功能9. M进制计数器的状态转换的特点是设初态后，每来（）个CP时，计数器又重回初态。

10.欲构成能记最大十进制数为999的计数器，至少需要（）个双稳触发器。

11. 同步时序逻辑电路中所有触发器的时钟端应（）。

二、选择题:1.计数器在电路组成上的特点是（）a)有CP输入端，无数码输入端 b) 有CP输入端和数码输入端 c) 无CP输入端，有数码输入端2.按各触发器的状态转换与CP的关系分类，计数器可分为（）计数器。

a）加法、减法和加减可逆 b）同步和异步 c）二、十和M进制3. 按计数器的状态变换的规律分类，计数器可分为（）计数器。

a）加法、减法和加减可逆 b）同步和异步 c）二、十和M进制4 按计数器的进位制分类，计数器可分为（）计数器。

a）加法、减法和加减可逆 b）同步和异步 c）二、十和M进制5. n位二进制加法计数器有（）个状态，最大计数值是（）。

a）2n-1 b）2n c）2n-16.分析时序逻辑电路的状态表，可知它是一只（）。

(a) 二进制计数器(b)六进制计数(c) 五进制计数器7. 分析如图所示计数器的波形图，可知它是一只（）。

(a) 六进制计数器(b) 七进制计数器(c) 八进制计数器8、逻辑电路如图所示，当A=“0”，B=“1”时，C脉冲来到后JK触发器（）。

(a) 具有计数功能(b) 保持原状态(c) 置“0” (d) 置“1”9、逻辑电路如图所示，分析 C ，S ，R 的波形，当初始状态为“0”时， t 1 瞬间输出 Q 为 ( )。

时序逻辑电路练习试题

4．有一T 触发器，在T =1时，加上时钟脉冲，则触发器。

A ．保持原态 B ．置0 C ．置1 D ．翻转 5．假设JK 触发器的现态Q n =0，要求Q n +1=0，则应使。

A ．J=×，K =0 B ．J=0，K=× C ．J=1，K=× D ．J=K=16．电路如图T4.6所示。

实现A Q Q n n +=+1的电路是。

A ．B ．C ．D ．图T4.67．电路如图T4.7所示。

实现n n Q Q =+1的电路是。

A ．B ．C ．D ．图T4.79．将D 触发器改造成T 触发器，如图T4.9所示电路中的虚线框内应是。

图T4.9A ．或非门B ．与非门C ．异或门D ．同或门 13．用n 只触发器组成计数器，其最大计数模为。

A ．n B ．2n C ．n 2 D ．2 n14．一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为：A AA ACPCPCPTQA ．01011B ．01100C ．01010D ．0011115．图T4.15所示为某计数器的时序图，由此可判定该计数器为。

A ．十进制计数器 B ．九进制计数器 C ．四进制计数器 D ．八进制计数器图T4.1516．电路如图T4.16所示，假设电路中各触发器的当前状态Q 2 Q 1 Q 0为100，请问在时钟作用下，触发器下一状态Q 2 Q 1 Q 0为。

图T4.16A ．101B ． 100C ． 011D ． 00017．电路图T4.17所示。

设电路中各触发器当前状态Q 2 Q 1 Q 0为110，请问时钟CP 作用下，触发器下一状态为。

图T4.17A ． 101B ．010C ．110D ．11118．电路如图T4.18所示， 74LS191具有异步置数的逻辑功能的加减计数器，其功CPQ 0Q 1Q 2Q 32能表如表T4.18所示。

时序逻辑电路试题及答案

时序逻辑电路试题及答案一、单选题1.CP有效时，若JK触发器状态由1翻转为0，则此时JK输入端必定有A、J=0B、J=1C、K=0D、K=1【正确答案】：D2.主从RS触发器是在时钟脉冲CP的( )，根据输入信号改变状态。

A、低电平期间B、高电平期间C、上升沿时刻D、下降沿时刻【正确答案】：D3.仅具有置0和置1功能的触发器是A、RS触发器B、JK触发器C、D触发器D、T触发器【正确答案】：C4.关于JK触发器的错误表述是A、对于输入信号没有制约条件B、不允许JK同时为1C、允许JK同时为1D、允许JK同时为0【正确答案】：B5.D触发器当D=Q时，实现的逻辑功能是A、置0B、置1C、保持D、翻转【正确答案】：C6.JK触发器有( )触发信号输入端。

A、一个B、二个C、三个D、四个【正确答案】：B7.下列哪项表示基本RS触发器的符号A、B、C、D、【正确答案】：A8.D触发器在CP脉冲有效的情况下能实现的功能是A、置0和置1B、置1和保持C、置0和保持D、保持和翻转【正确答案】：A9.基本RS触发器是( )。

A、组合逻辑电路B、单稳态触发器C、双稳态触发器D、无稳态触发器10.双D集成触发器CD4013的时钟脉冲CP的引脚是A、14脚B、7脚C、3脚与11脚D、5脚与11脚【正确答案】：C11.与非型同步RS触发器，CP=1期间，( )，触发器维持原态。

A、R=0，S=0B、R=0，S=1C、R=1，S=0D、R=1，S=1【正确答案】：A12.主从JK触发器的初态为0，JK=01时，经过2021个触发脉冲后，其状态变化及输出状态为A、一直为0B、由0变为1，然后一直为1C、在01间翻转，最后为1D、在01间翻转，最后为013.对双JK集成触发器74LS112引脚功能叙述错误的是A、16脚是VccB、8脚是GNDC、1脚是CP1D、16脚是GND【正确答案】：D14.D触发器用作计数型触发器时，输入端D的正确接法是A、D=0B、D=1C、D=D=Q【正确答案】：C15.JK触发器中，当JK取值相同时，则Q等于A、J⊕QB、QC、1D、016.在RS触发器的逻辑符号中表示A、低电平时置1B、高电平时置1C、低电平时置0D、高电平时置0【正确答案】：C17.JK触发器，若J=，K= Q，则可实现的逻辑功能是A、置0B、置1C、保持D、翻转【正确答案】：D18.D触发器有( )触发信号输入端。

电工技术基础复习题

第1章直流电路一、填空题：1. 任何一个完整的电路都必须有、和3个基本部分组成。

电路的作用是对电能进行、和；对电信号进行、和。

2. 电路有、和三种工作状态。

当电路中电流0R U I S、端电压U ＝0时，此种状态称作，这种情况下电源产生的功率全部消耗在_____上。

3.从耗能的观点来讲，电阻元件为元件；电感和电容元件为元件。

4. 电路图上标示的电流、电压方向称为，假定某元件是负载时，该元件两端的电压和通过元件的电流方向应为方向。

二、选择题：1. 当元件两端电压与通过元件的电流取关联参考方向时，即为假设该元件（）功率；当元件两端电压与通过电流取非关联参考方向时，即为假设该元件（）功率。

A 、吸收；B 、发出。

2. 当电流源开路时，该电流源内部（）A 、有电流，有功率损耗；B 、无电流，无功率损耗；C 、有电流，无功率损耗。

3. 某电阻元件的额定数据为“1K Ω、2.5W ”，正常使用时允许流过的最大电流为（）A 、50mA ；B 、2.5mA ；C 、250mA 。

三、简答题1. 什么是电流参考方向？什么是关联参考方向？2.为什么不能使实际电压源短路？四、计算题1. 已知电路如图1.4所示，其中E 1=15V ，E 2=65V ，R 1=5Ω，R 2=R 3=10Ω。

试求R 1、R 2和R 3三个电阻上的电压。

2.试用支路电流法，求图1.6电路中的电流I3。

3.已知电路如图1.10所示。

试应用叠加原理计算支路电流I和电流源的电压U。

教材P25页24、25、28第2章正弦交流电路一、填空题：1. 表征正弦交流电振荡幅度的量是它的；表征正弦交流电随时间变化快慢程度的量是；表征正弦交流电起始位置时的量称为它的。

三者称为正弦量的。

2. 在RLC串联电路中，已知电流为5A，电阻为30Ω，感抗为40Ω，容抗为80Ω，那么电路的阻抗为，该电路为性电路。

电路中吸收的有功功率为，吸收的无功功率为。

3. 对称三相负载作Y接，接在380V的三相四线制电源上。

10套数字电路复习题(带完整答案)

10套数字电路复习题（带完整答案）Madeby遇见第一套一．选择题（18分）1．以下式子中不正确的是（）a．1A＝Ab．A＋A=Ac．ABABd．1＋A＝1 2．已知YABBAB下列结果中正确的是（）a．Y＝Ab．Y＝Bc．Y＝A＋Bd．YAB3．TTL反相器输入为低电平时其静态输入电流为（）a．－3mAb．＋5mAc．－1mAd．－7mA4．下列说法不正确的是（）a．集电极开路的门称为OC门b．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c．OC门输出端直接连接可以实现正逻辑的线或运算d利用三态门电路可实现双向传输5．以下错误的是（）a．数字比较器可以比较数字大小b．实现两个一位二进制数相加的电路叫全加器c．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d．编码器可分为普通全加器和优先编码器6．下列描述不正确的是（）a．触发器具有两种状态，当Q=1时触发器处于1态b．时序电路必然存在状态循环c．异步时序电路的响应速度要比同步时序电路的响应速度慢d．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象7．电路如下图（图中为下降沿Jk触发器），触发器当前状态Q3Q2Q1为“011”，请问时钟作用下，触发器下一状态为（）a．“110”b．“100”c．“010”d．“000”8、下列描述不正确的是（）a．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。

b．寄存器只能存储小量数据，存储器可存储大量数据。

c．主从JK触发器主触发器具有一次翻转性d．上面描述至少有一个不正确9．下列描述不正确的是（）a．EEPROM具有数据长期保存的功能且比EPROM使用方便b．集成二—十进制计数器和集成二进制计数器均可方便扩展。

c．将移位寄存器首尾相连可构成环形计数器d．上面描述至少有一个不正确二．判断题（10分）1．TTL门电路在高电平输入时，其输入电流很小，74LS系列每个输入端的输入电流在40uA以下（）2．三态门输出为高阻时，其输出线上电压为高电平（）3．超前进位加法器比串行进位加法器速度慢（）4．译码器哪个输出信号有效取决于译码器的地址输入信号（）5．五进制计数器的有效状态为五个（）6．施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。

数字电路基础-组合逻辑电路和时序逻辑电路考试试卷

数字电路基础-组合逻辑电路和时序逻辑电路考试试卷（答案见尾页）一、选择题1. 数字电路中的基本逻辑门有哪些？A. 或门B. 与门C. 非门D. 异或门E. 同或门2. 下列哪种逻辑电路可以实现时序控制？A. 组合逻辑电路B. 时序逻辑电路C. 计数器D. 编码器3. 在组合逻辑电路中，输出与输入的关系是怎样的？A. 输出总是与输入保持相同的逻辑状态B. 输出仅在输入发生变化时改变C. 输出与输入没有直接关系D. 输出在输入未知时保持不变4. 时序逻辑电路中的时钟信号有何作用？A. 提供时间信息B. 控制电路的工作顺序C. 改变电路的工作频率D. 用于解码5. 下列哪种器件是时序逻辑电路中常见的时序元件？A. 计数器B. 编码器C. 解码器D. 触发器6. 组合逻辑电路和时序逻辑电路的主要区别是什么？A. 组合逻辑电路的输出与输入存在一对一的逻辑关系；时序逻辑电路的输出与输入之间存在时间上的依赖关系。

B. 组合逻辑电路只能处理数字信号；时序逻辑电路可以处理模拟信号。

C. 组合逻辑电路中没有存储单元；时序逻辑电路中存在存储单元（如触发器）。

D. 组合逻辑电路的响应速度较快；时序逻辑电路的响应速度较慢。

7. 在组合逻辑电路中，如果输入信号A和B都为，则输出F将是：A. 0B. 1C. 取决于其他输入信号D. 无法确定8. 在时序逻辑电路中，触发器的时钟信号来自哪里？A. 外部时钟源B. 内部时钟源C. 控制器D. 数据输入端9. 时序逻辑电路的设计通常涉及哪些步骤？A. 确定逻辑功能需求B. 选择合适的触发器C. 设计状态转移方程D. 将设计转换为实际电路E. 对电路进行仿真和验证二、问答题1. 什么是组合逻辑电路？请列举几种常见的组合逻辑电路，并简述其工作原理。

2. 时序逻辑电路与组合逻辑电路有何不同？请举例说明。

3. 组合逻辑电路中的基本逻辑门有哪些？它们各自的功能是什么？4. 什么是触发器？它在时序逻辑电路中的作用是什么？5. 组合逻辑电路设计的基本步骤是什么？请简要说明。

组合逻辑电路练习题及答案

1 / 5组合逻辑电路练习题及答案一. 填空题(10)1．任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式不是唯一的，而其标准表达式是唯一的。

2．任意两个最小项之积为 0 ，任意两个最大项之和为 1 。

3．对于逻辑函数BC C A AB F ++=，为了化简，利用逻辑代数的基本定理，可表示为C A AB F +=，但这可能引起 0 型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为A A +。

4．当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII 码，这个ASCII 码的值为 39 。

5．在3.3V 供电的数字系统里，所谓的高电平并不是一定是3.3V ，而是有一个电压范围，我们把这个电压范围称为高电平容限；同样所谓的低电平并不是一定是0V ，而也是有一个电压范围，我们把这个电压范围称为低电平容限。

二. 选择题(10)1．在下列程序存储器的种类中，可在线改写的有 b d 。

a. PROM ； b. E 2PROM ； c. EPROM ； d. FLASH_M2．为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是 d 。

a. 机械式； b.电磁式； c. 分立元件式； d. 集成电路3．在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。

下列各项中，为组合逻辑电路的是 befgi ，为时序逻辑电路的是 acdh 。

a. 触发器； b. 译码器； c. 移位寄存器；d. 计数器；e. 加法器； f. 编码器；ｇ. 数值比较器； h. 寄存器； i. 多路选择器4．卡诺图上变量的取值顺序是采用 b 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。

7.《电子技术基础》复习题-时序逻辑电路

《电子技术基础》复习题时序逻辑电路一、填空题:1.具有“置0”、“置1”、“保持”和“计数功能”的触发器是（）2.触发器有门电路构成，但它不同门电路功能，主要特点是：（）3.TTL型触发器的直接置0端Rd、置1端Sd的正确用法是（）4.按触发方式双稳态触发器分为：（）5.时序电路可以由（）组成6.时序电路输出状态的改变（）7.通常寄存器应具有（）功能8.通常计数器应具有（）功能9. M进制计数器的状态转换的特点是设初态后，每来（）个CP时，计数器又重回初态。

10.欲构成能记最大十进制数为999的计数器，至少需要（）个双稳触发器。

11. 同步时序逻辑电路中所有触发器的时钟端应（）。

二、选择题:1.计数器在电路组成上的特点是（）a)有CP输入端，无数码输入端b) 有CP输入端和数码输入端c) 无CP输入端，有数码输入端2.按各触发器的状态转换与CP的关系分类，计数器可分为（）计数器。

a）加法、减法和加减可逆b）同步和异步c）二、十和M进制3. 按计数器的状态变换的规律分类，计数器可分为（）计数器。

a）加法、减法和加减可逆b）同步和异步c）二、十和M进制4 按计数器的进位制分类，计数器可分为（）计数器。

a）加法、减法和加减可逆b）同步和异步c）二、十和M进制5. n位二进制加法计数器有（）个状态，最大计数值是（）。

a）2n-1b）2n c）2n-16.分析时序逻辑电路的状态表，可知它是一只（）。

(a) 二进制计数器(b)六进制计数(c) 五进制计数器7. 分析如图所示计数器的波形图，可知它是一只（）。

(a) 六进制计数器(b) 七进制计数器(c) 八进制计数器C Q 0Q 1Q 28、逻辑电路如图所示，当A=“0”，B=“1”时，C 脉冲来到后 JK 触发器（）。

(a) 具有计数功能 (b) 保持原状态 (c) 置“0” (d) 置“1”BQ9、逻辑电路如图所示，分析 C ，S ，R 的波形，当初始状态为“0”时， t 1 瞬间输出 Q 为 ( )。

时序逻辑电路习题

触发器一、单项选择题：(1)对于D触发器，欲使Q n+1=Q n，应使输入D=。

A、0B、1C、QD、(2)对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。

A、0B、1C、Q(4)请选择正确的RS触发器特性方程式。

A、B、C、 (约束条件为)D、(5)请选择正确的T触发器特性方程式。

A、B、C、D、(6)试写出图所示各触发器输出的次态函数(Q)。

n+1A、B、C、D、(7)下列触发器中没有约束条件的是。

A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器二、多项选择题：(1)描述触发器的逻辑功能的方法有。

A、状态转换真值表B、特性方程C、状态转换图D、状态转换卡诺图(2)欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。

A、J=K=0B、J=Q,K=C、J=,K=QD、J=Q,K=0(3)欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端。

A、J=K=1B、J=0,K=0C、J=1,K=0D、J=0,K=1(4)欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端。

A、J=K=1B、J=1,K=0C、J=K=0D、J=0，K=1三、判断题：(1)D触发器的特性方程为Q n+1=D，与Q无关，所以它没有记忆功能。

（）n(2)同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。

（）(3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。

（）(8)同步RS触发器在时钟CP=0时，触发器的状态不改变( )。

(9)D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能( )。

(10)对于边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次( )。

四、填空题：(1)触发器有（）个稳态，存储8位二进制信息要（）个触发器。

(2)在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的（），触发方式为（）式或（）式的触发器不会出现这种现象。

时序逻辑电路练习题

时序逻辑电路练习题时序逻辑电路是数字电路中一种非常常见和重要的电路，它可以用于实现各种功能，包括存储器、计数器、时钟、状态机等等。

在学习时序逻辑电路的过程中，我们需要进行一些练习题来提高自己的能力和理解。

本文将为您呈现几道时序逻辑电路的练习题，希望能够帮助您更好地理解和掌握这一知识点。

练习题一：设计一个电路，实现一个4位二进制计数器。

该计数器在每个时钟上升沿时加1。

当计数器达到1111（15）时，下一个时钟上升沿时将其复位为0000（0）。

解答：我们可以使用D触发器来设计这个计数器。

首先使用四个D触发器来存储四个位的计数值，然后通过时钟信号和逻辑门来实现计数器的功能。

练习题二：设计一个电路，实现一个带有使能信号的计数器。

当使能信号为高电平时，计数器正常计数；当使能信号为低电平时，计数器保持当前计数值不变。

解答：我们可以在练习题一的基础上进行修改，添加一个与非门和一个与门来实现使能功能。

当使能信号为高电平时，与非门输出为低电平，使得计数器可以正常计数；当使能信号为低电平时，与非门输出为高电平，使得计数器的输入被禁止，从而保持当前计数值。

练习题三：设计一个电路，实现一个带有异步复位功能的计数器。

当复位信号为高电平时，计数器立即清零；否则，计数器在每个时钟上升沿时加1。

解答：我们可以在练习题一的基础上进行修改，添加一个与门和一个或门来实现异步复位功能。

当复位信号为高电平时，与门输出为低电平，使得计数器的输入被禁止，并且或门输出为低电平，将计数值清零；否则，与门输出为高电平，使得计数器的输入被允许，计数器在每个时钟上升沿时加1。

练习题四：设计一个电路，实现一个带有加载功能的计数器。

当加载信号为高电平时，计数器的值加载为输入的设定值；否则，计数器在每个时钟上升沿时加1。

解答：我们可以在练习题一的基础上进行修改，添加一个与门和一个或门来实现加载功能。

当加载信号为高电平时，与门输出为低电平，使得计数器的输入被禁止，并且或门输出为高电平，将计数器的值加载为输入的设定值；否则，与门输出为高电平，使得计数器的输入被允许，计数器在每个时钟上升沿时加1。

数字电路复习考试题及答案

数字电路复习题（注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。

） 1、逻辑电路可以分为组合逻辑电路电路和时序逻辑电路电路。

2、数字电路的基本单元电路是门电路和触发器。

3、数字电路的分析工具是逻辑代数（布尔代数）。

4、（50.375） 10 = （110010.011） 2 = （32.6） 165、3F4H = （0001000000010010 ）8421BCD6、数字电路中的最基本的逻辑运算有与、或、非。

7、逻辑真值表是表示数字电路输入和输出之间逻辑关系的表格。

8、正逻辑的与门等效于负逻辑的或门。

9、表示逻辑函数的 4 种方法是真值表、表达式、卡诺图、逻辑电路图。

其中形式惟一的是真值表。

10、对于变量的一组取值，全体最小项之和为 1 。

11、对于任意一个最小项，只有一组变量的取值使其值为 1 ，而在变量取其他各组值时这个最小项的取值都是 0 。

12、对于变量的任一组取值，任意两个最小项之积为 0。

13、与最小项 ABC 相邻的最小项有 ABC 、 ABC 、 ABC 。

14、组合逻辑电路的特点是输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件）。

15、按电路的功能分，触发器可以分为 RS 、 JK 、 D 、 T 、 T’。

16、时序电路可分为同步时序逻辑电路和异步时序逻辑电路两种工作方式。

17、描述时序电路逻辑功能的方法有逻辑方程组（含驱动方程、输出方程、状态方程）、状态图、状态表、时序图。

18、（251） 10 =（11111011） 2 =（FB ） 16 19、全体最小项之和为 1 。

20、按照使用功能来分，半导体存储器可分为RAM 和ROM 。

21、RAM 可分为动态RAM 和静态RAM 。

数字电子技术复习题及参考答案

数字电子技术复习题一、单选题1、以下式子中不正确的是（）A. 1A A •=B. A A A +=C. B A B A +=+D. 11A +=2、在数字电路中，稳态时三极管一般工作在( )状态。

在图示电路中，若0i u <，则三极管T( ),此时uo =( )A ．放大，截止，5VB ．开关，截止，C ．开关，饱和，D ．开关，截止，5V3、N 个变量可以构成（）个最小项。

A. NB. 2N C 、 2ND 、 2N-1 TTL 门电路，为了使输出等于，4、图中电路为选择正确答案（）。

A ．正确，错误，错误B ．正确，错误，正确C ．正确，正确，正确D ．正确，正确，错误5、TTL 门电路输入端悬空时，应视为（）；(高电平，低电平，不定）。

此时如用万用表测量其电压，读数约为（）（，0V ，）。

A ．不定B ．高电平，C ．低电平，0VD ．高电平， 6、一个64选1的数据选择器有（）个选择控制信号输入端。

A ．6B ．16C ．32D ．64 7、设计计数器时应选用（）。

A ．锁存器B ．边沿触发器C ．同步触发器D ．施密特触发器8、欲将频率为f 的正弦波转换成为同频率的矩形脉冲，应选用（）。

A ．多谐振荡器B ．施密特触发器C ．单稳态触发器D ．'T 触发器 9、一片64k ×8存储容量的只读存储器（ROM ），有（）。

条地址线和8条数据线条地址线和16条数据线条地址线和8条数据线条地址线和16条数据线10、ROM 必须在工作（）存入数据，断电（）数据；RAM 可以在工作中（）读写数据，断电（）数据。

A.中，不丢失；随时，将丢失B.前，不丢失；随时，将丢失C.前，不丢失；随时，不丢失D.前，丢失；随时，将丢失 11、若逻辑表达式F A B =+,则下列表达式中与F 相同的是( ) A.F AB = B.F AB = C. F A B =+ D.不确定 12、下列电路中，不属于组合电路的是：（） A.数字比较器； B.寄存器； C.译码器； D.全加器；13、不能用来描述组合逻辑电路的是：（）A.真值表；B.卡诺图；C.逻辑图：D.驱动方程；14、利用中规模集成计数器构成任意进制计数器的方法有( ) A.复位法 B.预置数法 C.级联复位法 D.以上都不是15、施密特“非”门和普通“非”门电路的阈值电压分别是（）个。

时序逻辑电路练习题

时序逻辑电路练习题-CAL-FENGHAI.-(YICAI)-Company One1一、填空题1. 基本RS触发器，当R、S都接高电平时，该触发器具有____ ___功能。

2．D 触发器的特性方程为 ___ ；J-K 触发器的特性方程为______。

3．T触发器的特性方程为。

4．仅具有“置0”、“置1”功能的触发器叫。

5．时钟有效边沿到来时，输出状态和输入信号相同的触发器叫____ _____。

6. 若D 触发器的D 端连在Q端上，经100 个脉冲作用后，其次态为0，则现态应为。

7．JK触发器J与K相接作为一个输入时相当于触发器。

8. 触发器有个稳定状态，它可以记录位二进制码，存储8 位二进制信息需要个触发器。

9．时序电路的次态输出不仅与即时输入有关，而且还与有关。

10. 时序逻辑电路一般由和两部分组成的。

11. 计数器按内部各触发器的动作步调，可分为___ ____计数器和____ ___计数器。

12. 按进位体制的不同，计数器可分为计数器和计数器两类；按计数过程中数字增减趋势的不同，计数器可分为计数器、计数器和计数器。

13．要构成五进制计数器，至少需要级触发器。

14．设集成十进制（默认为8421码）加法计数器的初态为Q4Q3Q2Q1＝1001，则经过5个CP脉冲以后计数器的状态为。

15．欲将某时钟频率为32MHz的CP变为16MHz的CP，需要二进制计数器个。

16. 在各种寄存器中，存放 N 位二进制数码需要个触发器。

17. 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数4，则需将该移位寄存器中的数移位，需要个移位脉冲。

18．某单稳态触发器在无外触发信号时输出为0态，在外加触发信号时，输出跳变为1态，因此其稳态为态，暂稳态为态。

19．单稳态触发器有___ _个稳定状态，多谐振荡器有_ ___个稳定状态。

20．单稳态触发器在外加触发信号作用下能够由状态翻转到状态。

时序逻辑电路练习题及答案

时序逻辑电路练习题及答案《时序逻辑电路》练习题及答案[6.1] 分析图P6-1时序电路的逻辑功能，写出电路的驱动⽅程、状态⽅程和输出⽅程，画出电路的状态转换图，说明电路能否⾃启动。

图P6-1[解]驱动⽅程：311Q K J ==，状态⽅程：nn n n n n n Q Q Q Q Q Q Q 13131311⊕=+=+；122Q K J ==，n nn n n n n Q Q Q Q Q Q Q 12212112⊕=+=+； 33213Q K Q Q J ==，， n nn n Q Q Q Q 12313 =+；输出⽅程：3Q Y =由状态⽅程可得状态转换表，如表6-1所⽰；由状态转换表可得状态转换图，如图A6-1所⽰。

电路可以⾃启动。

表6-1n n n Q Q Q 123 Y Q Q Q n n n 111213+++ n nn Q Q Q 123 Y Q Q Q n n n 111213+++ 000 00 1 010 01 1 0010 0100 0110 1000 100 10 1 110 11 1 000 1 011 1 010 1 001 1图A6-1电路的逻辑功能：是⼀个五进制计数器，计数顺序是从0到4循环。

[6.2] 试分析图P6-2时序电路的逻辑功能,写出电路的驱动⽅程、状态⽅程和输出⽅程，画出电路的状态转换图。

A 为输⼊逻辑变量。

图P6-2[解]驱动⽅程：21Q A D =， 212Q Q A D = 状态⽅程：n n Q A Q 211=+， )(122112n nn n n Q Q A Q Q A Q +==+输出⽅程：21Q Q A Y = 表6-2由状态⽅程可得状态转换表，如表6-2所⽰；由状态转换表可得状态转换图，如图A6-2所⽰。

电路的逻辑功能是：判断A 是否连续输⼊四个和四个以上“1”信号，是则Y=1，否则Y=0。

图A6-2[6.3] 试分析图P6-3时序电路的逻辑功能，写出电路的驱动⽅程、状态⽅程和输出⽅程，画出电路的状态转换图，检查电路能否⾃启动。

复习题(数电答案)

1．下列四种类型的逻辑门中，可以用（ D ）实现与、或、非三种基本运算。

A. 与门 B. 或门 C. 非门 D. 与非门 2. 根据反演规则，CD C B A F ++=)(的反函数为（A ）。

A. ))((''''''D C C B A F ++= B. ))((''''''D C C B A F ++= C. ))((''''''D C C B A F += D. ))(('''''D C C B A F ++= 3.逻辑函数F=)(B A A ⊕⊕ =（ A ）。

A. BB. AC. B A ⊕D. B A ⊕4. 最小项ABCD 的逻辑相邻最小项是（ A ）。

A. ABCDB. ABCDC. ABCDD. ABCD 5. 对CMOS 与非门电路，其多余输入端正确的处理方法是（D ）。

A. 通过大电阻接地（>1.5K Ω）B. 悬空C. 通过小电阻接地（<1K Ω）D. 通过电阻接+VCC 6. 下列说法不正确的是（ C ）。

A ．当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑。

B ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）。

C ．OC 门输出端直接连接可以实现正逻辑的线与运算。

D ．集电极开路的门称为OC 门。

7．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( C ) 。

A. 11111101B. 10111111C. 11110111D. 111111118. 若用JK 触发器来实现特性方程为1+n QQ AB Q +=A ，则JK 端的方程为（ A ）。

A.J=AB ，K=AB.J=AB ，K=AC. J =A ，K =ABD.J=B A ，K=AB 9．要将方波脉冲的周期扩展10倍，可采用（ C ）。

时序逻辑电路练习题

时序逻辑电路练习题时序逻辑电路练习题时序逻辑电路是数字电路中的一种重要设计方式，它能够根据输入信号的变化和特定的时钟信号来产生输出信号。

在实际应用中，时序逻辑电路被广泛应用于计算机、通信设备、控制系统等领域。

为了更好地理解和掌握时序逻辑电路的设计原理和方法，下面将给出一些练习题供大家练习和思考。

1. 请设计一个基于D触发器的时序逻辑电路，实现一个2位二进制计数器。

要求计数器能够按照顺序输出0、1、2、3、0、1、2、3...的序列。

2. 假设有一个时序逻辑电路，输入信号A、B和时钟信号CLK，输出信号Y。

当A=1，B=0时，Y=1；当A=0，B=1时，Y=0；其他情况下，Y保持不变。

请设计该时序逻辑电路的逻辑电路图。

3. 一个时序逻辑电路有两个输入信号A和B，一个输出信号Y。

当A=1且B=0时，Y=1；当A=0且B=1时，Y=0；其他情况下，Y保持不变。

请使用JK触发器设计该时序逻辑电路的逻辑电路图。

4. 设计一个时序逻辑电路，实现一个3位二进制计数器。

要求计数器能够按照顺序输出000、001、010、011、100、101、110、111、000...的序列。

5. 假设有一个时序逻辑电路，输入信号A、B和时钟信号CLK，输出信号Y。

当A=1，B=0时，Y=1；当A=0，B=1时，Y=0；当A=1，B=1时，Y保持不变；其他情况下，Y取反。

请设计该时序逻辑电路的逻辑电路图。

6. 设计一个时序逻辑电路，实现一个4位二进制计数器。

要求计数器能够按照顺序输出0000、0001、0010、0011、0100、0101、0110、0111、1000、1001、1010、1011、1100、1101、1110、1111、0000...的序列。

7. 假设有一个时序逻辑电路，输入信号A、B和时钟信号CLK，输出信号Y。

当A=1，B=0时，Y=1；当A=0，B=1时，Y=0；当A=1，B=1时，Y=1；其他情况下，Y=0。

组合与时序逻辑电路测试试卷

组合与时序逻辑电路测试试卷1 . 74LS147有9个输入端，引脚排列图如下图所示，其中优先级别最高的是[单选题] *A.B.(正确答案)C.D.2 . 下图示逻辑电路的逻辑式为 [单选题] *A.B.C.(正确答案)D.3 . 下图示逻辑电路的逻辑式为[单选题] *A.F=B.F=(正确答案)C.F=D.F=4 . 能表示少数服从多数的逻辑关系的表达式为 [单选题] *A.Y=AB+BCC.Y=A+B+CD.Y=AB+BC+AC(正确答案)5 . 译码器74HC138的使能端取值为( )时，处于允许译码状态。

[单选题] *A.011B.100(正确答案)C.101D.0106 . 逻辑电路如下图所示，其功能相当于 [单选题] *A.门B.与非门C.异或门(正确答案)D.或门7 . 在下图中，能实现函数的电路为[单选题] *A.电路 (a)B.电路 (b)C.电路 (c)(正确答案)8 . 某同学参加三类课程考试，规定如下：文化课程（ A）及格得2分，不及格得0分；专业理论课程(B)及格得3分，不及格得0分；专业技能课程(C)及格得5分，不及格得0分。

若总分大于6分则可顺利过关(Y)。

则根据功能正确的真值表是 [单选题] *A.B.(正确答案)C.D.9 . 下图示逻辑电路的逻辑式为 [单选题] *A.B.C.(正确答案)D.10 . 为了使74LS138 3-8译码器 6端输出为低电平，输入端A2A1A0应置 [单选题] *A.011B.110(正确答案)C.111D.00011 . 在登录你的电子信箱的过程中，要有两个条件，一个是用户名，一个是与用户名对应的密码，要完成这个事件(登录成功)，它们体现的逻辑关系为 [单选题] *A.与”关系(正确答案)B.“或”关系C.“非”关系D.不存在逻辑关系12 . 电路中不包含记忆单元也不含有反馈支路是( )的特点。

[单选题] *A.组合逻辑电路(正确答案)B.时序逻辑电路C.触发器D.施密特触发器13 . 在三个输入量只有1个为1或3个全为1时，输出为1，实现这一功能的组合逻辑电路是 [单选题] *A.加法器B.数据比较器C.奇校验器(正确答案)D.编码器14 . 逻辑表达式 Y=AB+BC+AC，可以实现的功能是 [单选题] *A.三人表决器(正确答案)B.二人表决器C.抢答器D.抢答器 D 奇偶数校验15 . 以下有关组合逻辑电路的特点，错误的是 [单选题] *A.电路中没有记忆单元B.结构上只能由门电路组成C.即存在输入到输出的通路又有从输出到输入的反馈回路(正确答案)D.在任何时刻的输出状态只取决于这一时刻的输入状态，而与电路的原来状态无关16 . 将十进制数的十个数字编成二进制代码的过程叫 [单选题] *A.二进制编码B.奇偶校验编码C.莫尔斯编码D.二—十进制编码(或BCD编码)(正确答案)17 . 电话室有三种电话，按照由高到低优先级排序依次是火警、急救和工作电话，能够实现该控制功能的电路是 [单选题] *A.普通编码器B.优先编码器(正确答案)C.译码器D.寄存器18 . 将4位BCD码的十组代码翻译成0~9十个对应的输出信号的电路,称为( )译码器。

第八章：组合与时序逻辑电路复习题

电子技术基础复习题-时序逻辑电路

时序逻辑电路练习试题

时序逻辑电路试题及答案

电工技术基础复习题

10套数字电路复习题(带完整答案)

数字电路基础-组合逻辑电路和时序逻辑电路考试试卷

组合逻辑电路练习题及答案

7.《电子技术基础》复习题-时序逻辑电路

时序逻辑电路习题

时序逻辑电路练习题

数字电路复习考试题及答案

数字电子技术复习题及参考答案

时序逻辑电路练习题

时序逻辑电路练习题及答案

复习题(数电答案)

时序逻辑电路 练习题

组合与时序逻辑电路测试试卷

时序逻辑电路练习题