微电子习题答案(第3单元)

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

第三单元习题

1.比较APCVD 、LPCVD 和PECVD 三种方法的主要异同?主要优缺点?答:

从三种方法的工艺原理上看,APCVD 、LPCVD 是热激活并维持化学反应发生,而PECVD 是采用电能将反应气体等离子化从而热激活并维持化学反应发生的。

APCVD 工艺温度一般控制在气相质量输运限制区,采用冷壁式反应器,在薄膜淀积过程中应精确控制反应剂成分、计量和气相质量输运过程。主要缺点是有气相反应形成的颗粒物。

LPCVD 工艺温度一般控制在表面反应限制区,对反应剂浓度的均匀性要求不是非常严格,对温度要求严格。因此多采用热壁式反应器,衬底垂直放置,装载量大,更适合大批量生产,气体用量少,功耗低,降低了生产成本。颗粒污染现象也好于APCVD 。

PECVD 工艺是典型的表面反应速率控制淀积方法,需要精确控制衬底温度。最大特点是工艺温度较低,所淀积薄膜的台阶覆盖性、附着性也好于APCVD 和PECVD 。但薄膜一般含有氢等气体副产物,质地较疏松,密度低。

2.有一特定LPCVD 工艺,在700℃下受表面反应速率限制,激活能为2eV ,在此温度下淀积速率为100nm/min 。试问800℃时的淀积速率是多少?如果实测800℃的淀积速率值远低于所预期的计算值,可以得出什么结论?可以用什么方法证明?

已知,薄膜淀积速率由表面反应控制时,有:N

Y C k N C k G T s s s ==

,kT E s e k k /0a -=,1/k=5040K/eV 由此可得:)11(//211221

kT kT E kT E kT E a a a e e

e G G ---==,E a =2eV,1/kT 1=5.18eV -1,1/kT 2=4.70eV -1得800℃时的淀积速率是:262100)70.418.5(22=⨯=-e G (nm/min )

如果实测值远低于所预期的计算值,表明该工艺在此温度范围不是受表面反应速率限制,而是气相质量输运速率限制,或在700~800℃范围内出现淀积速率由表面反应速率限制向气相质量输运速率限制的转变。而在气相质量输运速率限制温区,温度升高淀积速率只有小幅增加。可通过实测淀积速率反推温度,在所得温度之上进行LPCVD 淀积,再测淀积速率,如果和800℃时的淀积速率接近,就表明上述分析是正确的。

3.薄膜在KOH 水溶液中的腐蚀速率非常慢,因此常作为硅片定域KOH 各向异性腐蚀的掩蔽膜,而PECVD 氮化硅薄膜在KOH 水溶液中的腐蚀速率快。怎样才能用已淀积的PECVD 氮化硅薄膜作为KOH 各向异性腐蚀的掩蔽膜?

答:

PECVD 氮化硅薄膜含H 、质地疏松,抗KOH 水溶液中的腐蚀性能差。可通过高温退火,使H 逸出,薄膜致密化,从而提高抗腐蚀性,就能作为KOH 各向异性腐蚀的掩蔽膜。退火温度约800℃,20min ,即LPCVD 氮化硅工艺温度。如效果不理想,可升温延长时间。

4.标准的卧式LPCVD 的反应器是热壁式的炉管,衬底硅片被竖立装在炉管的石英舟上,反应气体从炉管前端进入后端抽出,从炉管前端到后端各硅片淀积薄膜的生长速率会降低,那么每个硅片边缘到中心淀积薄膜的生长速率将怎样?如何改善硅片之间和硅片

内薄膜厚度的均匀性?

答:

每个硅片边缘到中心淀积薄膜的生长速率也会出现递减,这也是气缺效应造成。

可通过沿气流方向提高工艺温度来消除沿着气流方向硅片间薄膜的生长速率的递减,即气缺效应,即控制加热器沿着气流方向温度逐步提高。提高炉管进气速度也能缓解气缺效应带来的问题。另外,将工艺温度控制在表面反应限制区,因薄膜的淀积速率对反应气体浓度的均匀性要求不高,也会对减低气缺效应绛低有利。

5.等离子体是如何产生的?PECVD是如何利用等离子体的?

答:

对低压气体施加电场时,出现辉光放电现象,气体被击穿,有一定的导电性,这种具有一定导电能力的气态混合物是由正离子、电子、光子以及原子、原子团、分子和它们的激发态所组成的,被称为等离子体。

PECVD是采用等离子体技术把电能耦合到反应气体中,激活并维持化学反应进行,从而淀积薄膜的一种工艺方法。利用等离子体技术能提高化学反应速度,进而降低化学反应对温度的敏感,使之在较低温度下进行薄膜淀积。

6.SiO2作为保护膜时为什么需要采用低温工艺?目前低温SiO2工艺有哪些方法?它们降低

制备温度的原理是什么?

答:

保护膜是芯片制造的最后一个工艺步骤,这时芯片上的元、器件已制作好,如再采用高、中温工艺制作SiO2保护膜,芯片上的金属化系统或器件结构都会受损,如金属被氧化、杂质再分布带来元器件结构的改变,甚至芯片报废。所以,只能采用低温工艺。目前,采用最多是PECVD-SiO2低温工艺反应气体为O2、N2O和SiH4或TEOS,应用等离子体技术将电能耦合到反应气体中,使反应气体形成等离子体,降低了反应淀积SiO2温度。

7.比较同等掺杂浓度多晶硅和单晶硅电阻率的大小?解释不同的原因。

答:

相同掺杂杂质即使浓度相同多晶硅的电阻率比单晶硅的电阻率高。这是因为多晶硅石油晶粒和晶界组成,在晶粒内部的掺杂原子和在单晶硅中一样是占据替位,有电活性;而晶界上的硅原子是无序状态,掺杂原子多数是无电活性的,且晶粒/晶界之间的杂质分凝导致晶界上杂质浓度高于晶粒内部,因此,在相同掺杂浓度下,多晶硅中有电活性的杂质浓度低于单晶硅,导电能力也就低于单晶硅。另外,晶界上大量的缺陷和悬挂键是载流子陷阱,晶粒中的载流子若陷入晶界之中,对电导就不再起作用。同时晶界上的电荷积累还会造成晶粒边界周围形成载流子耗尽的区域,使其能带发生畸变,产生势垒,降低了多晶硅中载流子的有效迁移率,这也引起导电能力下降,电阻率升高。

8.制备中等浓度n型多晶硅通常采用什么工艺方法?

答:

通常采取两步工艺:先LPCVD本征多晶硅薄膜,然后再进行离子注入,最后用快速退火方法激活杂质。

9.PEVCD法为何能在较低温度淀积氮化硅薄膜。

答:

采用等离子体技术,反应气体如SiH4/NH3被等离子化后在较低温度反应、淀积,生长成Si3N4薄膜。

10.磁控溅射主要有哪几种?特点是什么?

答:

相关文档
最新文档