时钟抖动测量简介V0.1
jitter抖动（相位噪声）的概念及其测量方法（EyeDiagram）
抖动的概念及其测量方法摘要：在数字通信系统，特别是同步系统中，随着系统时钟频率的不断提高，时间抖动成为影响通信质量的关键因素。
本文介绍了时间抖动（jitter）的概念及其分析方法。
关键字：时间抖动、jitter、相位噪声、测量一、引言随着通信系统中的时钟速率迈入GHz级，抖动这个在模拟设计中十分关键的因素，也开始在数字设计领域中日益得到人们的重视。
在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。
不仅如此，它还会导致通信链路的误码率增大，甚至限制A/D转换器的动态范围。
有资料表明在3GHz 以上的系统中，时间抖动（jitter）会导致码间干扰（ISI），造成传输误码率上升。
在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。
本文向数字设计师们介绍了抖动的基本概念，分析了它对系统性能的影响，并给出了能够将相位抖动降至最低的常用电路技术。
二、时间抖动的概念在理想情况下，一个频率固定的完美的脉冲信号（以1MHz为例）的持续时间应该恰好是1us，每500ns有一个跳变沿。
但不幸的是，这种信号并不存在。
如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。
这种不确定就是抖动。
抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。
在绝大多数文献和规范中，时间抖动（jitter）被定义为高速串行信号边沿到来时刻与理想时刻的偏差，所不同的是某些规范中将这种偏差中缓慢变化的成分称为时间游走（wander），而将变化较快的成分定义为时间抖（jitter）。
图1 时间抖动示意图1．时间抖动的分类抖动有两种主要类型：确定性抖动和随机性抖动。
确定性抖动是由可识别的干扰信号造成的，这种抖动通常幅度有限，具备特定的（而非随机的）产生原因，而且不能进行统计分析。
随机抖动是指由较难预测的因素导致的时序变化。
例如，能够影响半导体晶体材料迁移率的温度因素，就可能造成载子流的随机变化。
时钟抖动度量指标和测试方法概述
PAGE 068定位导航与授时Positioning,Navigation and Timing时钟抖动度量指标和测试方法概述■ 龙丹（海军工程大学 430033）数字通信系统中，时钟抖动是影响通信质量的因素之一，在系统设计、设备研制、工程验收等各环节抖动指标是必须考虑的。
本文介绍了通信中常用的抖动概念、分类、度量指标和测试方法，并对时钟设备抖动指标测试进行了描述。
最后对抖动测试的发展方向进行了展望。
In digital communication systems, clock jitter is one of the factors that affect communication quality, and jitter indicators must be considered in various links such as system design, equipment development, and engineering acceptance. This article introduces the jitter concepts, classifications, metrics and test methods commonly used in communications, and describes the jitter index test of clock equipment. Finally, the development direction of jitter test is prospected.时钟抖动 高速时钟同步Clock jitter; high-speed clock synchronizationDoi:10.3969/j.issn.1673-5137.2021.02.010摘 要Abstract关键词Key Words１． 背景ITU-T G.810标准中抖动的定义是“数字信号的各个有效瞬时相对其当时的理想位置（相位）的短期性偏离”，相位偏离的频率称为抖动频率，“短期”指变化的频率大于或等于10Hz（这里是通信领域传统的定义，其他领域对抖动可能有不同的定义）[1]。
SiTime MEMS硅晶振：时钟抖动定义与测量方法
时钟抖动定义与测量方法1引言抖动是时钟信号边沿事件的时间点集合相对于其理想值的离散时序变量。
时钟信号中的抖动通常是由系统中的噪声或其他干扰导致的。
具体因素包括热噪声、电源变化、负载条件、器件噪声以及相邻电路耦合的干扰等。
2抖动类型时钟信号抖动定义有多种主要是：∙周期抖动 (Period Jitter）∙相邻周期抖动(Cycle to Cycle Period Jitter)∙长期抖动(Long Term Jitter)∙相位抖动(Phase Jitter)∙时间间隔误差(Time Interval Error or TIE)2.1周期抖动周期抖动是时钟信号的周期时间相对于一定数量、随机选定的理想时钟信号周期的偏差。
如果我们能对一定数量的时钟周期进行测量，就可以计算出这一段时间测量窗口内的平均时钟周期以及其标准偏差与峰峰值。
我们通常将标准偏差和峰峰值分别称作 RMS 值和 Pk-Pk 周期抖动。
许多已发表的文献中往往将周期抖动定义为测得的时钟周期与理想周期之间的差异，但在实际应用中，想要量化理想周期往往有困难。
如果用示波器观察设定频率为 100 MHz 的振荡器的输出，测得的平均周期可能是 9.998 ns，而非理想周期的 10 ns。
因此，在实际测量中可将测量时间窗口内的平均周期视为理想周期。
周期抖动应用2.1.1周期抖动在数字系统中的时序冗余度计算方面非常实用。
例如，在一个基于微处理器的系统中，处理器在时钟上升之前需要 1 ns 的数据建立时间。
如果时钟的周期抖动为 -1.5 ns ，则时钟的上升沿可能发生在数据有效前，因而微处理器可能得到不正确的数据。
该实例如图 1 所示。
图 1：因时钟抖动造成的数据建立时间冲突同样，如果另一个微处理器的数据保持时间要求为 2 ns ，但时钟抖动为 +1.5 ns ，则数据保持时间缩短至 0.5 ns 。
微处理器也会得到不正确的数据。
这种情况如图 2 所示。
示波器进行时钟抖动测试的精度
示波器进行时钟抖动测试的精度分析抖动是指数字信号中不期望的相位调制，同时也是衡量高速数字信号质量的最重要的指标。
现在各种通信标准都对通信设备的抖动的指标有严格的要求，各种总线的一致性测试中也会对随机抖动、确定性抖动、时间间隔误差、总体抖动等有要求。
示波器是很强大的工具，目前很多windows平台的示波器都提供了一些抖动分析的软件，可以提供直方图、时间图、抖动频谱、RJ/ DJ分解、浴盆曲线等一系列漂亮的测试报告。
但是事实上，很多用户在使用示波器进行精确抖动测量时却不能得到很好的结果。
比如明明要求被测时钟的抖动小于0.5ps RMS，实际测出来却是5ps RMS，数量级的错误使得很多用户开始怀疑测量结果和测量方法的可信程度。
这些错误结果的出现除了部分是由于对抖动概念理解不够从而设置错误外，还有很大一部分原因是不了解所使用的示波器的抖动测量能力，也就是您在使用的这台示波器究竟能测量到多小的抖动，以及和那些因素有关。
衡量示波器实际能测量到的最小的抖动的指标是抖动测量本底（J itter measurement floor）。
如果被测件的实际抖动小于示波器的抖动测量本底，这些抖动是不可能被测量到的。
抖动测量本底这个指标和示波器的采样时钟抖动、底噪声以及被测信号都有关系，其表现为示波器对测量结果增加的随机抖动的大小。
由于不同示波器厂商用不同的方法定义抖动测量本底，这就要求购买或使用示波器的工程师深入理解不同指标定义的含义。
通常用来衡量示波器抖动测量能力的指标有2个：固有抖动（Int rinsic Jitter）和抖动测量本底（Jitter Measurement Floor）。
这2个指标间有关系但又不完全一样，下面就来解释一下。
1、固有抖动示波器的固有抖动，有时又叫采样时钟抖动，是指由于示波器内部采样时钟误差所造成的抖动。
由于现在高带宽示波器的采样时钟频率都非常高，可高达80G/s或者更高，因此要保证每一个实际的采样点都落在其应该在的理想位置是个非常有挑战性的工作。
时间抖动（jitter）的概念及其分析方法
时间抖动(jitter)的概念及其分析方法随着通信系统中的时钟速率迈入GH z级，抖动这个在模拟设计中十分关键的因素，也开始在数字设计领域中日益得到人们的重视。
在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。
不仅如此，它还会导致通信链路的误码率增大，甚至限制A/D转换器的动态范围。
有资料表明在3GH z以上的系统中，时间抖动（jitter）会导致码间干扰（ISI），造成传输误码率上升。
在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。
本文向数字设计师们介绍了抖动的基本概念，分析了它对系统性能的影响，并给出了能够将相位抖动降至最低的常用电路技术。
本文介绍了时间抖动（jitter）的概念及其分析方法。
在数字通信系统，特别是同步系统中，随着系统时钟频率的不断提高，时间抖动成为影响通信质量的关键因素。
关键字：时间抖动、jitter、相位噪声、测量时间抖动的概念在理想情况下，一个频率固定的完美的脉冲信号（以1MHz为例）的持续时间应该恰好是1us，每500ns 有一个跳变沿。
但不幸的是，这种信号并不存在。
如图1所示，信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。
这种不确定就是抖动。
抖动是对信号时域变化的测量结果，它从本质上描述了信号周期距离其理想值偏离了多少。
在绝大多数文献和规范中，时间抖动（jitter）被定义为高速串行信号边沿到来时刻与理想时刻的偏差，所不同的是某些规范中将这种偏差中缓慢变化的成分称为时间游走（wander），而将变化较快的成分定义为时间抖动（jitter）。
图1 时间抖动示意图1．时间抖动的分类抖动有两种主要类型：确定性抖动和随机性抖动。
时钟抖动的定义与测量方式
译自： SiT-AN10007 Rev 1.2 January 2014Clock Jitter Definitions and Measurement Methods时钟抖动的定义与测量方式[译]懒兔子1 简介抖动是实际信号的一组边沿与理想信号之间的偏差（兔子：说白了，抖动就是实际情况和理想情况不一样，差别越大抖动越大）。
时钟信号的抖动通常由系统中的噪声或其他干扰因素引起。
影响因素包括热噪声、电源变化（波动）、负载的状况（负载也可以反过来影响时钟信号）、设备噪声和临近电路耦合进来的干扰。
2 抖动的分类抖动可以通过许多方式测量（不同方式测量到的抖动被分别加以定义），以下是主要的抖动分类：1. 周期抖动（Period Jitter）2. 相邻周期间的抖动（Cycle to Cycle Period Jitter）3. 长时间抖动（Long Term Jitter）4. 相位抖动（Phase Jitter）5. 单位时间间隔抖动（TIE，Time Interval Error）2.1 周期抖动周期抖动是时钟信号的实际周期长度与理想周期长度之间的偏差，测量样本为数目不定（随机）的一组周期。
如果给定一定数目的单个时钟周期，我们就可以通过测量每个周期的长度并计算平均的周期长度，以及这些时钟周期的标准差和峰峰值（peak-to-peak value）。
这里所说的标准差和峰峰值也分别被称为RMS抖动和Pk-Pk周期抖动。
许多文献将周期抖动直接定义为被测时钟周期与理想周期之间的误差。
但是真实情况下很难对理想周期进行量化。
如果我们用示波器观察一个标称100MHz的晶振，测得的平均时钟周期却可能是9.998ns，而不是理想的10ns。
所以退而求其次，通常将平均周期作为理想周期看待（兔子：因为实际周期都是在理想值周围按照一定规律分布的，如果测量时间足够长，得到的平均值就可以非常接近理想值）。
2.1.1 周期抖动的应用周期抖动对于计算数字系统的时序裕量十分有用。
时钟抖动测量方法和用于测量时钟抖动的示波器[发明专利]
![时钟抖动测量方法和用于测量时钟抖动的示波器[发明专利]](https://img.taocdn.com/s3/m/12931910fab069dc512201e2.png)
专利名称：时钟抖动测量方法和用于测量时钟抖动的示波器专利类型：发明专利
发明人：黄健
申请号：CN200810002727.8
申请日：20080116
公开号：CN101232333A
公开日：
20080730
专利内容由知识产权出版社提供
摘要：本发明提供了一种时钟抖动测量方法和示波器，方法包括以下步骤：把待测时钟接入具有延迟触发功能的示波器的测试通道；测量由于示波器的触发系统而导致的测量误差T0；设置示波器的触发方式为延迟模式，根据想要测量的抖动频率范围，调整延迟时间值T1；找到与触发时钟边沿CLK1相距时间间隔为T1的时钟边沿CLK2；测量CLK2边沿在触发电平位置上的最左和最右点间的时间间隔值T2；设置作为时钟抖动值。
本发明消除了由于示波器的触发系统带来的测量误差，所以达到了简单而有效地减小时钟抖动测量误差的目的。
申请人：中兴通讯股份有限公司
地址：518057 广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦
国籍：CN
代理机构：北京康信知识产权代理有限责任公司
更多信息请下载全文后查看。
时钟抖动测量简介V0.1
标准偏差的计算公式
2009-12-16
∑
( Xi − Xmean n −1
)2
Page 5
传统的抖动测试方法:余辉显示
设置非常简单,使用cursor测量波形边沿的宽度 像素或屏幕分辨率(量化误差)会降低精度 只有单个波形,引入了触发抖动
2009-12-16 Page 6
时钟常见的三种抖动测量
Cycle to cycle jitter period jitter TIE jitter
Δv VERTICAL UNCERTAINTY DUE TO: NOISE QUANTIZATION NON-LINEARITY
vAMPL
AMPLITUDE
VERTICAL UNCERTAINTY, Δv MAPS INTO TIME UNCERTAINTY, Δt
Δt = (Δv * tR(20-80) ) / 0.6 vAMPL
Cycle frequency at specified slope and level
dutycent of period for which data is above or below a specified level
edge@lv
edge at level
通过jitter track功能可 以找到调制（或干扰） 到时钟的信号
•
•
2009-12-16
Page 19
The JitterTrack™ Function
Source Trace
P1
P2
P3
...
PN-1
PN
Period Jitter Function
...
P1
P2
P3
规范-时钟抖动的分析与测量(试行)_Rev 1.0
时钟抖动的分析与测量编制：审核：批准：文件维护日志目录第一章抖动的分析 (4)1.1抖动的定义 (4)1.2抖动的分类，峰峰值与有效值 (4)1.3时钟抖动的分解 (7)第二章抖动的测量 (8)2.1用TDSJIT3测量抖动 (9)2.1.1 Wizard向导测试 (9)测试步骤： (9)2.1.2 TDSJIT3手动测抖动 (12)测试步骤： (12)2.2用DPOJET测量抖动 (17)2.2.1 One Touch 向导测试 (17)测试步骤： (18)2.2.2 手动测试 (19)测试步骤： (19)第三章参考 (22)前言文章结构：第一章抖动的分析第二章抖动的测量第一章抖动的分析1.1抖动的定义一个信号在跳变时相对其理想时间位置的偏移量1.2抖动的分类，峰峰值与有效值抖动通常分为三类：●时钟抖动：period jitter，cycle-cycle jitter，N-cycle jitter，long-term jitter等●并行总线中数据与时钟相关的抖动：setup-hold time jitter等●高速串行数据的抖动测试：TIE(time interval error)等抖动定义分析对比及示例：TIE ：又称为phase jitter，是信号在电平转换时，其边沿与理想时间位置的偏移量。
理想时间位置可以从待测试时钟中恢复，或来自于其他参考时钟。
如图 2 所示TIE抖动的示意图：I1、I2、I3、In-1、In 是时钟第一个到第n 个上升沿与理想时间位置的偏差，将I1、I2 到In 进行数理统计，在所有样本的找出最大值和最小值，两者相减可以得到TIE 抖动的峰峰值，即：假设N为测量的样本总数，抖动的平均值可表示为：抖动的有效值（即RMS 值）为所有样本的1 个Sigma 值，即：PJ：周期抖动（Period Jitter）是多个周期内对时钟周期的变化进行统计与测量的结果，主要用于时钟等固定周期的信号。
时钟抖动测试方法
时钟抖动测试方法
时钟抖动测试是一种用于测试时钟稳定性的方法。
时钟抖动是指时钟
信号在短时间内发生的微小波动，这种波动可能会导致系统出现错误。
因此，时钟抖动测试对于保证系统的稳定性和可靠性非常重要。
时钟抖动测试的方法有很多种，下面介绍一种常用的方法：
1. 准备测试设备：需要一台高精度的频率计和一台信号发生器。
2. 设置信号发生器：将信号发生器的频率设置为需要测试的时钟频率，并将输出信号连接到频率计上。
3. 测量时钟频率：使用频率计测量时钟的频率，并记录下来。
4. 生成测试信号：使用信号发生器生成一个频率为1Hz的正弦波信号，并将其连接到示波器上。
5. 观察示波器波形：在示波器上观察正弦波信号的波形，如果波形出
现了明显的抖动，则说明时钟存在抖动问题。
6. 分析测试结果：根据示波器上观察到的波形，可以分析出时钟的抖
动情况。
如果抖动很小，则说明时钟稳定性较好；如果抖动较大，则需要进一步调整时钟频率或者更换时钟源。
需要注意的是，时钟抖动测试需要在实验室等稳定的环境下进行，避免外界干扰对测试结果的影响。
此外，测试时钟的频率应该尽量接近实际使用时钟的频率，以保证测试结果的准确性。
总之，时钟抖动测试是一项非常重要的测试工作，可以帮助我们保证系统的稳定性和可靠性。
通过上述方法进行测试，可以有效地检测时钟抖动问题，并及时采取措施进行调整，从而提高系统的性能和可靠性。
时钟的抖动测量与分析
时钟的抖动测量与分析和分解时钟的抖动可以分为随机抖动（Random Jitter，简称Rj）和固有抖动（Deterministic jitter），随机抖动的来源为热噪声、Shot Noise 和FlickNoise，与电子器件和半导体器件的电子和空穴特性有关，比如ECL 工艺的PLL 比TTL 和CMOS 工艺的PLL 有更小的随机抖动；固定抖动的来源为：开关电源噪声、串扰、电磁干扰等等，与电路的设计有关，可以通过优化设计来改善，比如选择合适的电源滤波方案、合理的PCB 布局和布线。
和串行数据的抖动分解很相似，时钟的抖动可以分为Dj 和Rj。
但不同的是，时钟的固有抖动中通常只有周期性抖动（Pj），不包括码间干扰（ISI）。
当时钟的上下边沿都用来锁存数据时占空比时钟（DCD）计入固有抖动，否则不算固有抖动。
时钟抖动测量方法在上个世纪90 年代，抖动的测量方法非常简单,示波器触发到时钟的一个上升沿，使用余辉模式，测量下一个上升沿余辉在判定电平上（通常为幅度的50％）的水平宽度。
测量水平宽度有两种方法。
第一种使用游标测量波形边沿余辉的宽度，如下图4 所示。
由于像素偏差或屏幕分辨率(量化误差) 会降低精度，而且引入了触发抖动，所以这种方法误差较大。
第二种使用直方图，对边沿余辉的水平方向进行直方图统计，如下图5 所示。
测量直方图的最左边到最右边的间距即为抖动的峰峰值（168 皮秒）。
这种方法的缺点是：引入了示波器的触发抖动；一次只测量一个周期，测试效率低，某些出现频率低的抖动在短时间内不能测量到。
随着测试仪器技术的发展与进步，目前，示波器的抖动分析软件不再是测量一两个周期波形后分析抖动，而是一次测量多个连续比特位，计算与统计所有比特位的抖动，测量的数据量非常大、效率非常高。
如下图6 所示为某50MHz时钟的Period 抖动测试，示波器的抖动测试软件可以一次测量所有周期的周期值，计算出抖动的峰峰值与有效值。
时钟抖动（ClockJitter）和时钟偏斜（ClockSkew）
时钟抖动（ClockJitter）和时钟偏斜（ClockSkew）系统时序设计中对时钟信号的要求是⾮常严格的，因为我们所有的时序计算都是以恒定的时钟信号为基准。
但实际中时钟信号往往不可能总是那么完美，会出现抖动(Jitter)和偏移（Skew）问题。
所谓抖动(jitter)，就是指两个时钟周期之间存在的差值，这个误差是在时钟发⽣器内部产⽣的，和晶振或者PLL内部电路有关，布线对其没有影响。
如下图所⽰：除此之外，还有⼀种由于周期内信号的占空⽐发⽣变化⽽引起的抖动，称之为半周期抖动。
总的来说，jitter可以认为在时钟信号本⾝在传输过程中的⼀些偶然和不定的变化之总和。
时钟偏斜(skew)是指同样的时钟产⽣的多个⼦时钟信号之间的延时差异。
它表现的形式是多种多样的，既包含了时钟驱动器的多个输出之间的偏移，也包含了由于PCB⾛线误差造成的接收端和驱动端时钟信号之间的偏移。
时钟偏斜指的是同⼀个时钟信号到达两个不同寄存器之间的时间差值，时钟偏斜永远存在，到⼀定程度就会严重影响电路的时序。
如下图所⽰：信号完整性对时序的影响，⽐如串扰会影响微带线传播延迟；反射会造成数据信号在逻辑门限附近波动，从⽽影响最⼤/最⼩飞⾏时间；时钟⾛线的⼲扰会造成⼀定的时钟偏移。
有些误差或不确定因素是仿真中⽆法预见的，设计者只有通过周密的思考和实际经验的积累来逐步提⾼系统设计的⽔平。
Clock skew 和Clock jitter 是影响时钟信号稳定性的主要因素。
很多书⾥都从不同⾓度⾥对它们进⾏了解释。
其中“透视”⼀书给出的解释最为本质：Clock Skew: The spatial variation in arrival time of a clock transition on an integrated circuit;Clock jitter: The temporal vatiation of the clock period at a given point on the chip;简⾔之，skew通常是时钟相位上的不确定，⽽jitter是指时钟频率上的不确定（uncertainty)。
时钟抖动测量方法
文章编号:100429037(2006)0120099204时钟抖动测量方法吴义华 宋克柱 何正淼(中国科学技术大学近代物理系,合肥,230026)摘要:研究了时钟抖动的测量方法,并根据时钟抖动与ADC 采样信号信噪比之间的关系,提出利用信噪比测量时钟抖动的两种方法:(1)通过信噪比与信号频率之间的关系计算时钟抖动的频率扫描法;(2)通过信噪比与信号幅度之间的关系计算时钟抖动的幅度扫描法。
同时利用M atlab 分别对两种方法进行了仿真和验证。
最后用这两种方法分别测量了锁相环时钟和晶振时钟的抖动。
测量结果表明,频率扫描法、幅度扫描法测量时钟抖动操作简单、测量精确,并且具有很好的一致性。
关键词:时钟抖动;信噪比;频率扫描法;幅度扫描法中图分类号:T P 27412 文献标识码:A 收稿日期:2005205231;修订日期:2005212203Clock J itter M ea surem en t M ethodW u Y ihua ,S ong K ez hu ,H e Z hengm iao(D epartm ent of M odern Physics ,U niversity of Science &T echno logy of Ch ina ,H efei ,230026,Ch ina )Abstract :M easu rem en t m ethods fo r the clock jitter are review ed ,and tw o new m ethods fo r m easu ring the clock jitter are pu t fo r w ard based on the relati on sh i p betw een the inpu t clock jit 2ter and the signal 2to 2no ise rati o (SN R )of the signal sam p led by an ADC :(1)T he frequency 2scann ing m ethod based on the relati on sh i p betw een the SN R and the signal frequency ;(2)T he am p litude 2scann ing m ethod based on the the relati on sh i p betw een the SN R and the signal am 2p litude .Tw o m ethods are si m u lated in M atlab ,and the actual jitters of a PLL clock and a crys 2tal o scillato r clock are m easu red .M easu rem en t resu lts show that the frequency 2scann ing and the am p litude 2scann ing m ethods are easy ,accu rate to m easu re the clock jitter ,and have a good con sistency .Key words :clock jitter ;signal 2to 2no ise rati o ;frequency 2scann ing m ethod ;am p litude 2scann ingm ethod 现代数据采集、串行通信等系统的时钟速度越来越高,时钟抖动对系统性能的影响也越来越大。
时钟的抖动测量与分析
时钟的抖动测量与分析时钟抖动的分类与定义时钟抖动通常分为时间间隔误差（Time Interval Error，简称TIE），周期抖动（Period Jitter）和相邻周期抖动（cycle to cycle jitter）三种抖动。
TIE又称为phase jitter，是信号在电平转换时，其边沿与理想时间位置的偏移量。
理想时间位置可以从待测试时钟中恢复，或来自于其他参考时钟。
Period Jitter是多个周期内对时钟周期的变化进行统计与测量的结果。
Cycle to cycle jitter是时钟相邻周期的周期差值进行统计与测量的结果。
对于每一种时钟抖动进行统计和测量，可以得到其抖动的峰峰值和RMS值（有效值），峰峰值是所有样本中的抖动的最大值减去最小值，而RMS值是所有样本统计后的标准偏差。
如下图1为某100M时钟的TIE、Period Jitter、Cycle to Cycle jitter的峰峰值和RMS值的计算方法。
图1：三种时钟抖动的计算方法时钟抖动的应用范围在三种时钟抖动中，在不同的应用范围需要重点测量与分析某类时钟抖动。
TIE抖动是最常用的抖动指标，在很多芯片的数据手册上通常都规定了时钟TIE抖动的要求。
对于串行收发器的参考时钟，通常测量其TIE抖动。
如下图2所示，在2.5Gbps的串行收发器芯片的发送端，参考时钟为100MHz，锁相环25倍频到2.5GHz后，为Serializer（并行转串行电路）提供时钟。
当参考时钟抖动减小时，TX输出的串行数据的抖动随之减小，因此，需要测量该参考时钟的TIE抖动。
另外，用于射频电路的时钟通常也需测量其TIE抖动（相位抖动）。
在并行总线系统中，通常重点关注period jitter和cycle to cycle jitter。
比如在共同时钟总线（common clock bus）中（如图3所示），完整的数据传输需要两个时钟脉冲，第一个脉冲用于把数据锁存到发送芯片的IO Buffer，第二个脉冲将数据锁存到接收芯片中，在一个时钟周期内让数据从发送端传送到接收端，当发送端到接收端传输延迟（flight time）过大时，数据的建立时间不够，传输延迟过小时，数据的保持时间不够；同理，当这一个时钟的周期值偏大时，保持时间不够；周期值偏小时，建立时间不够。
信号完整性分析基础系列——时钟的抖动测量与分析
图３ 共 同 时钟 总 线 时 序 示 意 图
பைடு நூலகம்
Ｄ ｉｉｇ ｒ ｎ ｖ
Ｒ ｃ ｉｉｇ ｅ ｅｖｎ
端 ，参 考 时 钟 为 ｌ ０ ＨＺ Ｍ ０ ，锁 相 环
・
Ｐｅ ｌ ｄ Ｊ砒 ｅ ｋ－ ｋ Ｖ ｌ ｅ ＝ １ ． — ． ＝ ０． ｓ ｒｏ ｒｐ ｐ ａ Ｕ ０１ ９９ ２ｎ
・
Ｐｅ ｉｄＪｉｅ ｒｏ ｔ ｒⅪ 惦 ｖ ｌｅ ＝ 数 Ｐ１． ４的 标 准 僖 差 ｔ ａｕ 参 ．＝ １
Ｃｙ ｌ ｃ ｅ ｊ ｔ ｒ ｃｅ ｔ Ｃｙ ｌ ｉ ｅ ｏ ｔ
间位 置 的 偏 移 量 。理 想 时 间 位 置可 以从 待 测 试 时钟 中恢 复 ，或来 自于
其 他 参 考 时 钟 。 Ｐ ｒｏ Ｊｔｅ 是 多 ｅ ｉ ｄ ｉｔ ｒ 个 周 期 内 对 时 钟 周 期 的 变 化 进 行 统
统 收 发 数 据 的 同 步 和 锁 存 。 如 果 时 钟 信 号 到 达 接 收 端 时 抖 动 较 大 ，可
－ 某 １ｏ ｏ ＭＨ 时钟 ， 第 一个 到第 四 个 周 期 分 别 为 ９ ９ ｓ １ ． ｓ ９ ９ ｓ ｚ ．ｎ ， ０ １ 。 ． ｎ ， ｎ １ ．ｎ ， 假 设 其 理 想 时 钟 固 定 在 １ ｎ ００ ｓ ０ ｓ
・
Ｔｌ ｔ ｅ ： Ｅ Ｊｉ ｒ ｔ
・
能 出现 ：并 行 总 线 中数 据 信 号 的建
时 钟 抖 动 通 常 分 为 时 间 间 隔
误差 （ ｍ ｅ Ｉ ｅ 、 ｌ Ｅｒ ｏ ， Ｔｉ ｎｔ ｒ ｒａ ｒ
时钟抖动的定义与测量方式
译自： SiT-AN10007 Rev 1.2 January 2014Clock Jitter Definitions and Measurement Methods时钟抖动的定义与测量方式[译]懒兔子1 简介抖动是实际信号的一组边沿与理想信号之间的偏差（兔子：说白了，抖动就是实际情况和理想情况不一样，差别越大抖动越大）。
时钟信号的抖动通常由系统中的噪声或其他干扰因素引起。
影响因素包括热噪声、电源变化（波动）、负载的状况（负载也可以反过来影响时钟信号）、设备噪声和临近电路耦合进来的干扰。
2 抖动的分类抖动可以通过许多方式测量（不同方式测量到的抖动被分别加以定义），以下是主要的抖动分类：1. 周期抖动（Period Jitter）2. 相邻周期间的抖动（Cycle to Cycle Period Jitter）3. 长时间抖动（Long Term Jitter）4. 相位抖动（Phase Jitter）5. 单位时间间隔抖动（TIE，Time Interval Error）2.1 周期抖动周期抖动是时钟信号的实际周期长度与理想周期长度之间的偏差，测量样本为数目不定（随机）的一组周期。
如果给定一定数目的单个时钟周期，我们就可以通过测量每个周期的长度并计算平均的周期长度，以及这些时钟周期的标准差和峰峰值（peak-to-peak value）。
这里所说的标准差和峰峰值也分别被称为RMS抖动和Pk-Pk周期抖动。
许多文献将周期抖动直接定义为被测时钟周期与理想周期之间的误差。
但是真实情况下很难对理想周期进行量化。
如果我们用示波器观察一个标称100MHz的晶振，测得的平均时钟周期却可能是9.998ns，而不是理想的10ns。
所以退而求其次，通常将平均周期作为理想周期看待（兔子：因为实际周期都是在理想值周围按照一定规律分布的，如果测量时间足够长，得到的平均值就可以非常接近理想值）。
2.1.1 周期抖动的应用周期抖动对于计算数字系统的时序裕量十分有用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
简介
抖动的峰峰值和有效值
•
Pk-pk jitter, RMS jitter
JTA2抖动分析软件包的功能
• • •
Jitter Track Jitter Histogram Jitter FFT
2009-12-16
Page 2
抖动定义
抖动的定义为“信号的定时事件与其理想位置之间的偏差”。
• •
时钟抖动 数据抖动
按计算方法来划分
• • • •
TIE抖动：信号周期相对于一个已知或恢复时钟的误差。 Period抖动：是在多个周期内对信号周期的变化进行的测量。 Cycle to Cycle抖动：是对信号相邻周期的变化进行测量的结果。 Half Period抖动：半个周期的抖动变化（与Period jitter的计算类似）
• • •
C1 = P2-P1 = 10.1-9.9 = 0.2 10-9.9 = 0.1
C2 = P3-P2 = 9.9-10.1 = -0.2 C3 = P4-P3 =
Cycle to cycle jitter PK-PK value = 0.4 ns Cycle to cycle jitter RMS value =参数C1..C4 的标准偏差
Period Jitter
Page 20
The JitterTrack™ Function
Source Trace
I1
I2
I3
...
IN-1
IN
Reference Clock Edge
Interval Error Jitter Function
...
I1
I2
I3
IN-1
IN
2009-12-16
Time Interval Error (TIE)
•
TIE Jitter：
• • •
T1 = 10-9.9 = 0.1, T2 = 10-10.1 = -0.1, T3 = 10-9.9 = 0.1 T4 = 10-10 = 0 TIE pk-pk jitter = 0.1 – (-0.1) = 0.2 ns TIE RMS jitter = 参数T1..T4 的标准偏差
标准偏差的计算公式
2009-12-16
∑
( Xi − Xmean n −1
)2
Page 5
传统的抖动测试方法:余辉显示
设置非常简单,使用cursor测量波形边沿的宽度 像素或屏幕分辨率(量化误差)会降低精度 只有单个波形,引入了触发抖动
2009-12-16 Page 6
时钟常见的三种抖动测量
Cycle to cycle jitter period jitter TIE jitter
必须配备JTA2软件包才可以测量三种抖动
2009-12-16 Page 7
Jitter Histograms
2009-12-16
Page 8
快速设置TIE直方图
Step1：TIE直方图的快速设置方法
Step4：设置相关参数
Step2：测量参数选择TIE
Step3：图形选择“Histogram”
2009-12-16
All the above can vary depending on specific measurement setup
These relationships don’t always show up!
The relationship between Cycle to cycle and period is the most repeatable.
Page 9
设置TIE参数
查找TIE的参考时钟
2009-12-16
Page 10
设置TIE直方图的参数
设置TIE直方图的参数
2009-12-16
Page 11
测量直方图
直方图的sdev为抖动RMS值 直方图的range为抖动峰峰值
Step1：选择P2=hsdev(F8)
2009-12-16 Page 12
The number of transitions or edges with a specified slope and level
p@lv
period at level
Cycle duration at a specified slope and level
tie@lv
time interval error at level
Track(TIE(c2))
Power Ripple
2009-12-16
Page 26
JTA2软件包括哪些功能？
TIE、cycle to cycle、period等的抖动测试
抖动的直方图分析
Jitter track抖动追踪
其他水平测量参数
2009-12-16
Page 27
JTA2软件包中包括了以下测量参数
抖动测量精度
通道的噪声、频响的非 线性、ADC的量化误 差导致了垂直方向测量 的不确定性 垂直方向的不确定性投 影到水平方向导致时间 的不确定性 信号的上升时间越快， 抖动的测量精度越高 使用高精度的ADC可 以提高抖动测量精度 通道噪声越小，抖动测 量精度越高 对于频率较低、抖动很 小的时钟测试，可以适 当使用ERES降噪后测 量抖动
• • • •
通常TJ是针对串行数据的 一般测量Tj(BER=10e-12) 一般是数据信号测试Tj和Dj Tj(BER<10e-8)只能用BERT测量到，但是示波器可以精确的估算出 该值 Tj可以分解为Rj, Dj, DCD, ISI, Pj
•
2009-12-16
Page 4
三种抖动计算举例
某100MHz时钟，第一个到第四个周期分别为9.9ns, 10.1ns, 9.9ns, 10.0ns，假设其理想时钟固定在10ns
TIE Measurement
Three Edges, Jitter = SQRT(Jn2 + 4Jn+12 + Jn+22 )= SQRT(6) Jn Cycle to Cycle Measurement
2009-12-16
Page 16
Rule of Thumb
TIE=Jn Width= √2 Jn Period= √2 Jn Cycle-Cycle = √6 Jn Period/TIE = √2 Cyc-Cyc/Period = √3
Cycle frequency at specified slope and level
duty@lv
duty at level
Percent of period for which data is above or below a specified level
edge@lv
edge at level
Δv VERTICAL UNCERTAINTY DUE TO: NOISE QUANTIZATION NON-LINEARITY
vAMPL
AMPLITUDE
VERTICAL UNCERTAINTY, Δv MAPS INTO TIME UNCERTAINTY, Δt
Δt = (Δv * tR(20-80) ) / 0.6 vAMPL
TIE的测量
TIE jitter的峰峰值与RMS值
2009-12-16
Page 13
Sinusoidal Jitter
周期性抖动
2009-12-16
Page 14
Random Jitter
2009-12-16
Page 15
几种抖动理论上的关系
Waveform With Jitter Reference Frequency Distributions Of Edge Locations Single Edge, Jitter = Jn Two Edges, Jitter = SQRT(Jn2+Jn+12) = 1.41 Jn Width Measurement Two Edges, Jitter = SQRT(Jn2+Jn+22) = 1.41 Jn Period Measurement
2009-12-16
Page 23
抖动追踪案例2
通过对track(freq(c1))的波形做FFT， 可以在频谱中观察到该时钟受到 2.275MHz的干扰
2009-12-16
Page 24
抖动追踪案例3
－SATA的扩频时钟测试
Serial ATA Waveform
Unfiltered Track
Filtered Track
Conventional Track Display
Unique LeCroy Filtered Track
2009-12-16
Page 25
抖动追踪案例4：电源不稳定造成的抖动 抖动追踪案例4：电源不稳定造成的抖动
Clock signal
Track(period(c2))
2009-12-16
Page 3
抖动定义（续）
Pk-pk jitter：峰峰值抖动随着测量时间的增加，测量值变大，测 试结果不具备重复性，不能将jitter值与误码率（BER）直接联系 起来
•
RMS jitter：抖动测量值的有效值
Total jitter：在某BER下总的抖动值。测量Tj(BER)的目的是在某 BER下确保互操作性
2009-12-16
Page 17
Jitter Track
2009-12-16
Page 18
Jitter Track抖动追踪
Jitter Track波形：X轴为 时间，Y轴为某时间的抖 动测量值