数字电子技术基础期末考试试卷及答案

合集下载

中南大学数字电子技术基础期末考试试卷(四套附答案)

D 触发器，根据 CP 和 D 的输入波形画出 Q1 和 Q2 的输出波形。设触发器的初
始状态均为 0。（ 8 分）
四、分析图 5 所示电路，写出 Z1、Z2 的逻辑表达式，列出真值表，说明电路的
逻辑功能。（ 10 分）
五、设计一位 8421BCD 码的判奇电路，当输入码含奇数个“ 1”时，输出为 1，否则为 0。要求使用两种方法实现：（ 20 分）
0,测得
1. 画出 74LS160 的状态转换图； 2. 画出整个数字系统的时序图； 3.如果用同步四位二进制加法计数器数法）；
74LS161 代替 74LS160, 试画出其电路图（要求采用置
4.试用一片二进制译码器 74LS138 辅助与非门实现该组合逻辑电路功能。七、时序 PLA 电路如图所示：（ 16 分）
四、设计“一位十进制数”的四舍五入电路（采用 8421BCD 码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（ 15 分）五、已知电路及 CP、A 的波形如图 4(a)(b)所示，设触发器的初态均为“ 0”，试画出输出端 B 和 C 的波形。（ 8 分）
B C
六、用 T 触发器和异或门构成的某种电路如图
二、根据要求作题：（共 15 分）
1．将逻辑函数 P=AB+AC 写成“与或非”表达式，并用“集电极开路与非门” 来实现。
2．图 1、2 中电路均由 CMOS 门电路构成，写出 P、Q 的表达式，并画出对应 A 、 B、C 的 P、Q 波形。
三、分析图 3 所示电路：（ 10 分） 1）试写出 8 选 1 数据选择器的输出函数式； 2）画出 A2、 A1、 A0 从 000~111 连续变化时， Y 的波形图； 3）说明电路的逻辑功能。

数字电子技术期末复习试卷及答案(四套)

数字电子技术基础试卷(本科)及参考答案试卷一一、（20分）选择填空。

从每个小题的四个选项中选出一个正确答案，并将其编号填入该题后的括号中。

1．十进制数3.625的二进制数和8421BCD码分别为（）A．11.11 和11.001 B．11.101 和0011.1C．11.01 和11.1 D．11.101 和11.1012．下列几种说法中错误的是（）A．任何逻辑函数都可以用卡诺图表示。

B．逻辑函数的卡诺图是唯一的。

C．同一个卡诺图化简结果可能不是唯一的。

D．卡诺图中1的个数和0的个数相同。

3．和TTL电路相比，CMOS电路最突出的优点在于（）A．可靠性高B．抗干扰能力强C．速度快D．功耗低4．为了把串行输入的数据转换为并行输出的数据，可以使用（）A．寄存器B．移位寄存器C．计数器D．存储器5．单稳态触发器的输出脉冲的宽度取决于（）A．触发脉冲的宽度B．触发脉冲的幅度C．电路本身的电容、电阻的参数D．电源电压的数值6．为了提高多谐振荡器频率的稳定性，最有效的方法是（）A．提高电容、电阻的精度B．提高电源的稳定度C．采用石英晶体振荡器C．保持环境温度不变7．已知时钟脉冲频率为f cp，欲得到频率为0.2f cp的矩形波应采用（）A．五进制计数器B．五位二进制计数器C．单稳态触发器C．多谐振荡器8．在图1-8用555定时器组成的施密特触发电路中，它的回差电压等于（）A．5V B．2VC．4V D．3V图1-8二、（12分）已知输入信号A、B、C的波形，试画出图2所示各电路输出（L1、L2、L3）的波形。

设触发器的初态为0。

图2三、（10分）如图3所示，为检测水箱的液位，在A 、B 、C 、三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。

试用与非门设计一个水位状态显示电路，要求：当水面在A 、B 之间的正常状态时，仅绿灯G 亮；水面在B 、C 间或A 以上的异常状态时，仅黄Y 灯亮；水面在C 以下的危险状态时，仅红灯R 亮。

期末考试数字电子技术基础试题he参考答案

试卷一填空题（每空1分，共20分）一、与非门的逻辑功能为。

（全1出0，有0出1）二、数字信号的特点是在上和上都是断续转变的，其高电平和低电平经常使用和来表示。

3、三态门的“三态”指，和。

4、逻辑代数的三个重要规则是、、。

五、为了实现高的频率稳固度，常采纳振荡器；单稳态触发器受到外触发时进入态六、同步RS触发器中R、S为电平有效，大体R、S触发器中R、S为电平有效7、在进行A/D转换时，常按下面四个步骤进行，、、、。

二、选择题（每题1分，共10分）一、有八个触发器的二进制计数器，它们最多有（）种计数状态。

A、8；B、16；C、256；D、64二、下列触发器中上升沿触发的是（）。

A、主从RS触发器；B、JK触发器；C、T触发器；D、D触发器3、下式中与非门表达式为（），或门表达式为（）。

A+；D、Y=ABA、Y=A+B；B、Y=AB；C、Y=B4、十二进制加法计数器需要（）个触发器组成。

A、8；B、16；C、4；D、3五、逻辑电路如右图，函数式为（）。

A、F=AB+C；B、F=AB+C；AB+；D、F=A+BCC、F=C六、逻辑函数F=AB+BC的最小项表达式为（）A、F=m2+m3+m6B、F=m2+m3+m7C、F=m3+m6+m7D、F=m3+m4+m77、74LS138译码器有（），74LS148编码器有（）A、三个输入端，三个输出端；B、八个输入端，八个输出端；C、三个输入端，八个输出端；D、八个输入端，三个输出端。

八、单稳态触发器的输出状态有（）A、一个稳态、一个暂态B、两个稳态C、只有一个稳态D、没有稳态三、判定（每题1分，共10分）：一、逻辑变量的取值，１比0大。

（×）二、关于MOS门电路多余端能够悬空。

（×）3、计数器的模是指对输入的计数脉冲的个数。

（×）4、JK触发器的输入端J 悬空，则相当于J = 0。

（×）五、时序电路的输出状态仅与此刻输入变量有关。

数字电子技术基础试题及答案一

数字电子技术基础试题及答案一TTA standardization office【TTA 5AB- TTAK 08- TTA 2C】数字电子技术基础期末考试试卷1. 时序逻辑电路一般由和两分组成。

2. 十进制数（56）10转换为二进制数为和十六进制数为。

3. 串行进位加法器的缺点是，想速度高时应采用加法器。

4. 多谐振荡器是一种波形电路，它没有稳态，只有两个。

5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。

1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。

2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式：（2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R1=1KΩ，R2=Ω，C=μF 。

试求脉冲宽度T ，振荡频率f 和占空比q 。

图15．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态时，1Y 、6Y 分别才为低电平（被译中）。

………………………密……………………封…………………………装…………………订………………………线……………………… 学院专业（班级）姓名学号……………………6．触发器电路就输入信号的波形如图3所示，试分别写出D触发器的Q和Q1的表达式，并画出其波形。

图D= Q n+1=Q1=7. 已知电路如图4所示，试写出:①驱动方程；②状态方程；③输出方程；④状态表；⑤电路功能。

图41．设计一个三变量偶检验逻辑电路。

当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。

选用8选1数选器或门电路实现该逻辑电路。

要求：（1）列出该电路F(A,B,C)的真值表和表达式；（2）画出逻辑电路图。

A B C F2．试用74161、3-8译码器和少量门电路，实现图5所示波形VO1、VO2，其中CP为输入波形。

(完整word版)数字电子技术基础期末考试试卷及答案1

数字电子技术基础试题（一）一、填空题:（每空 1 分，共10 分）1．(30.25)10=()2=()16。

2 .逻辑函数 L =+A+B+C+D= 1。

3 .三态门输出的三种状态分别为：、和。

4 .主从型 JK 触发器的特征方程=。

5 .用 4 个触发器能够储存位二进制数。

6 .储存容量为4K×8位RAM储存器，其地点线为12条、数据线为8的条。

二、选择题：(选择一个正确的答案填入括号内，每题 3 分，共30 分)1.设以下图中全部触发器的初始状态皆为 0，找出图中触发器在时钟信号作用下 , 输出电压波形恒为 0 的是：（ C ）图。

2.以下几种 TTL 电路中，输出端可实现线与功能的电路是（ D ）。

A、或非门 B 、与非门 C 、异或门 D 、OC门3. 对 CMOS与非门电路，其剩余输入正直确的办理方法是（ D ）。

A、经过大电阻接地（ >1.5KΩ） B 、悬空 C、经过小电阻接地（ <1KΩ）B、 D 、经过电阻接 V CC4.图 2 所示电路为由 555 准时器组成的（ A ）。

A、施密特触发器 B 、多谐振荡器 C 、单稳态触发器 D 、T 触发器5.请判断以下哪个电路不是时序逻辑电路（ C ）。

A、计数器 B 、存放器 C、译码器 D 、触发器6．以下几种 A/D 变换器中，变换速度最快的是（ A ）。

A、并行 A/D 变换器 B 、计数型 A/D 变换器 C、逐次渐进型 A/D 变换器B、D 、双积分 A/D 变换器7．某电路的输入波形u I和输出波形u O以以下图所示，则该电路为（C）。

A、施密特触发器 B 、反相器 C 、单稳态触发器D、JK 触发器8．要将方波脉冲的周期扩展10 倍，可采纳（ C ）。

A、10 级施密特触发器 B 、 10 位二进制计数器 C 、十进制计数器B、D、10 位 D/A 变换器9、已知逻辑函数与其相等的函数为（D）。

A、B、C、D、10、一个数据选择器的地点输入端有 3 个时，最多能够有（ C）个数据信号输出。

期末考试数字电子技术试题及答案(DOC)

数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。

2 . 逻辑函数L = + A+ B+ C +D = 。

3 . 三态门输出的三种状态分别为：、和。

4 . 主从型JK触发器的特性方程= 。

5 . 用4个触发器可以存储位二进制数。

6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。

二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。

图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。

A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。

A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。

A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。

图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。

图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。

图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。

A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。

A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。

A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。

数字电子技术基础期末考试试卷及答案(1)

数字电子技术基础期末考试试卷及答案(1)一、填空题 : （每空1分，共10分）1． (30.25) 10 = (11110.01 ) 2 = ( 1E.4) 16 .2 . 逻辑函数L = + A+ B+ C +D = 1 .3 . 三态门输出的三种状态分别为：、和 .4 . 主从型JK触发器的特性方程= .5 . 用4个触发器可以存储位二进制数.6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条. 1． (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 .2 . 1.3 . 高电平、低电平和高阻态.4 . .5 . 四.6 . 12、 8二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图.2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）.A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）.A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）B、 D、通过电阻接V CC4.图2所示电路为由555定时器构成的（A ）.A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（C ）.A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（A ）.A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器B、 D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）.A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（C ）.A、10级施密特触发器B、10位二进制计数器C、十进制计数器B、D、10位D/A转换器9、已知逻辑函数与其相等的函数为（ D）.A、 B、 C、 D、10、一个数据选择器的地址输入端有3个时，最多可以有（ C）个数据信号输出.A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路. （每题6分，共12分）1、写出如图1所示电路的真值表及最简逻辑表达式.图 12、写出如图2所示电路的最简逻辑表达式.图 2五、判断如图3所示电路的逻辑功能.若已知 u B =-20V，设二极管为理想二极管，试根据u A 输入波形，画出 u 0 的输出波形（8分）t图3六、用如图 4所示的8选1数据选择器CT74LS151实现下列函数.（8分）Y（A,B,C,D）=Σm(1,5,6,7,9,11,12,13,14)图 4七、用 4位二进制计数集成芯片CT74LS161采用两种方法实现模值为10的计数器，要求画出接线图和全状态转换图.（CT74LS161如图5所示，其LD端为同步置数端，CR为异步复位端）.（10分）图 5八、电路如图 6所示，试写出电路的激励方程，状态转移方程，求出Z 1 、Z 2 、Z 3 的输出逻辑表达式，并画出在CP脉冲作用下，Q 0 、Q 1 、Z 1 、Z 2 、Z 3 的输出波形.（设 Q 0 、Q 1 的初态为0.）（12分）数字电子技术基础试题（一）参考答案一、填空题 :1． (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 .2 . 1.3 . 高电平、低电平和高阻态.4 . .5 . 四.6 . 12、 8二、选择题：1.C2.D3.D4.A5.C6.A7.C8.C9.D 10.C三、逻辑函数化简1、Y=A+B2、用卡诺图圈0的方法可得：Y=（+D）（A+ ）（+ ）四、 1、该电路为三变量判一致电路，当三个变量都相同时输出为1，否则输出为0.2、B =1，Y = A ，B =0 Y 呈高阻态.五、 u 0 = u A · u B ,输出波形 u 0 如图 10所示:图 10六、如图 11所示：D图11七、接线如图 12所示：图 12全状态转换图如图 13 所示：（ a ）（ b ）图 13八、，，波形如图 14所示：。

【强烈推荐】数字电子技术基础期末考试试卷及答案

数字电子技术基础期末考试试卷及答案一、填空题 : （每空1分，共10分）1． (30.25) 10 = (11110.01 ) 2 = ( 1E.4) 16 。

2 . 逻辑函数L = + A+ B+ C +D = 1 。

3 . 三态门输出的三种状态分别为：、和。

4 . 主从型JK触发器的特性方程= 。

5 . 用4个触发器可以存储位二进制数。

6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。

1． (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 。

2 . 1。

3 . 高电平、低电平和高阻态。

4 . 。

5 . 四。

6 . 12、 8二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。

2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）。

A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。

A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）B、 D、通过电阻接V CC4.图2所示电路为由555定时器构成的（A ）。

A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（C ）。

A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（A ）。

A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器B、 D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。

A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（C ）。

A、10级施密特触发器B、10位二进制计数器C、十进制计数器B、D、10位D/A转换器9、已知逻辑函数与其相等的函数为（ D）。

数字电子技术基础期末试题及答案

数字电子技术基础期末试题一、选择题（本大题共12个小题，每小题2分，共24分。

在每小题给出的四个选项中，只有一项是符合题目要求的，请将所选的答案标号填在题后的括号中内。

）1、逻辑函数F （A 、B 、C ）＝A ⊙B ＋A C 的最小项表达式为（）A 、F=Σm （0、2、5、7）B 、F=ABC ＋A CC 、F=Σm （1、3、6）D 、F=Σm （0、1、2、6、7）2、逻辑函数F （A 、B 、C 、D ）＝Σm （1、4、5、9、13）+Σd （12、14、15）的最简与或式为（）A 、F ＝AB+C DB 、F ＝BC +CD C 、F=C D ＋B C D 、F=A C +C D3、逻辑函数F ＝)(A D C C B ++的反函数是（）A 、F =)()(A D C CB +⋅+ B 、F =)(DAC C B +⋅+ C 、F =)(AD C BC +⋅+ D 、F =A D C C B +⋅+4、已知逻辑变量A 、B 、F 的波形图如图4所示，F 与A 、B 的逻辑关系是（）A 、F=AB B 、F=A ⊕BC 、F=A ⊙BD 、F=A+B5、已知逻辑函数F 的卡诺图如图5所示，能实现该函数功能的电路是（）图56、三态门电路如图6所示，输出F为（）A、低阻B、高阻C、ABD、17、OC门电路图如图7所示，该电路可完成的功能是（）A、F=ABB、F=AB+CC、F=1D、F=AB·C8、一个十六选一的数据选择器，其地址输入端的个数为（）A、2个B、3个C、4个D、5个9、下列逻辑电路中，属于组合逻辑电路的是（）A、计数器B、触发器C、寄存器D、译码器10、只有暂稳态的电路是（）A、单稳态触发器B、多谐振荡器C、施密特触发器D、定时器11、由n个触发器构成的移位寄存器，组成扭环形计数器时，其进位模为（）A、nB、2 nC、n2D、2 n12、ROM中的内容，当电源掉电后又接通，存储器中的内容（）A、全部改变B、全部为0C、全部为1D、保持不变二、填空题（本大题共8个小题，每空1分，共16分。

数字电子技术考试卷及答案 (5)

七、（本题12分）画出用74161的异步清零功能构成的80进制计数器的连线图。

八、（本题15分）用D触发器设计一个按自然态序进行计数的同步加法计数器。

要求当控制信号M=0时为5进制，M=1时为7进制（要求有设计过程）。

７《数字电子技术基础》期末考试A卷标准答案及评分标准８９１０北京航空航天大学2004－2005 学年第二学期期末《数字数字电子技术基础》考试A 卷班级______________学号_________姓名______________成绩_________2007年1月18日班号学号姓名成绩《数字电路》期末考试A卷注意事项：1、答案写在每个题目下面的空白处，如地方不够可写在上页背面对应位置；2、本卷共5页考卷纸，7道大题；（（a）74LS85四、逻辑电路和各输入信号波形如图所示，画出各触发器Q 端的波形。

各触发器的初始状态为0。

（本题12分）五、由移位寄存器74LS194和3—8译码器组成的时序电路如图所示，分析该电路。

（1）画出74LS194的状态转换图；（2）说出Z 的输出序列。

（本题13分）CP CP六、已知某同步时序电路的状态转换图如图所示。

（1）作出该电路的状态转换表；（2）若用D触发器实现该电路时写出该电路的激励方程；（3）写出输出方程。

（本题15分）七、电路由74LS161和PROM组成。

（1）分析74LS161的计数长度；（2）写出W、X、Y、Z的函数表达式；（3）在CP作用下。

分析W、X、Y、Z端顺序输出的8421BCD码的状态（W为最高位，Z为最低位），说明电路的功能。

（本题16分）《数字电子技术基础》期末考试A卷标准答案及评分标准一、1、按照波形酌情给分。

北京航空航天大学2005－2006 学年第二学期期末《数字电子技术基础》考试A 卷班级______________学号_________姓名______________成绩_________2006年7月12日班号学号姓名成绩N图712Q Q Y（状态转换、设计过程和步骤对得10分，化简有误扣3-5分）七、MN=00时，是5进制，显示最大数字为4；MN=01时，是6进制。

数字电子技术基础期末试题及答案

一、填空题：（每空1分，共16分）1．逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）和（卡诺图）。

2．将2004个“1”异或起来得到的结果是（ 0 ）。

3．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ TTL ）电路和（ CMOS ）电路。

4．施密特触发器有（两）个稳定状态.，多谐振荡器有（ 0 ）个稳定状态。

5．已知Intel2114是1K* 4位的RAM 集成电路芯片，它有地址线（ 10 ）条，数据线（ 4 ）条。

6．已知被转换的信号的上限截止频率为10kHz ，则A/D 转换器的采样频率应高于（ 20 ）kHz ；完成一次转换所用的时间应小于（ 50 ）。

7．GAL 器件的全称是（通用阵列逻辑），与PAL 相比，它的输出电路是通过编程设定其（输出逻辑宏单元）的工作模式来实现的，而且由于采用了（ E 2CMOS ）的工艺结构，可以重复编程，使用更为方便灵活。

二、根据要求作题：（共16分）1．试画出用反相器和集电极开路与非门实现逻辑函数 C B AB Y +=。

解：1．R＋VCC2、图1、2中电路由TTL 门电路构成，图3由CMOS 门电路构成，试分别写出F1、F2、F3的表达式。

解：．2. C B AC F C F B A F +==+=321;;三、已知电路及输入波形如图4（a ）（b ）所示，其中FF1是D 锁存器，FF2是维持-阻塞D 触发器，根据CP 和D 的输入波形画出Q1和Q2的输出波形。

设触发器的初始状态均为0。

（8分）解：四、分析图5所示电路，写出Z1、Z2的逻辑表达式，列出真值表，说明电路的逻辑功能。

（10分）解：四、（1）表达式7321742121m m m m Z m m m m Z +++=+++= （2）真值表（3）逻辑功能为：全减器五、设计一位8421BCD 码的判奇电路，当输入码为奇数时，输出为1，否则为0。

数字电子技术_4套期末试卷_含答案综述

《数字电子技术基础》(第一套)一、填空题：（每空1分，共15分）1．逻辑函数Y AB C=+的两种标准形式分别为（）、（）。

2．将2004个“1”异或起来得到的结果是（）。

3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。

4．8位D/A转换器当输入数字量10000000为5v。

若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。

5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。

6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。

7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。

二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。

2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。

三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。

四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。

要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。

（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。

（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。

试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。

（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。

ROM中的数据见表1所示。

试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP 信号频率之比。

数字电子技术-4套期末试卷-含答案

《数字电子技术基础》(第一套)一、填空题：（每空1分，共15分）=+的两种标准形式分别为（）、（）。

1．逻辑函数Y AB C2．将2004个“1”异或起来得到的结果是（0 ）。

3．半导体存储器的结构主要包含三个部分，分别是（地址译码器）、（存储矩阵）、（输出缓冲器）。

4．8位D/A转换器当输入数字量10000000为5v。

若只有最低位为高电平，则输出电压为（0.039 ）v；当输入为10001000，则输出电压为（5.31 ）v。

5．就逐次逼近型和双积分型两种A/D转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换速度快。

6．由555定时器构成的三种电路中，（施密特触发器）和（单稳态触发器）是脉冲的整形电路。

7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（结构控制字）进行编程设定其（输出逻辑宏单元）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。

二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。

2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。

三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。

四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。

要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。

（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。

（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。

试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。

（6分）七、图6所示是16*4位ROM 和同步十六进制加法计数器74LS161组成的脉冲分频电路。

《数字电子技术基础》期末试卷及答案2套

班级学号姓名※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※※装订线XXXX职业学院学年第二学期级专业数字电路考试卷(A)题号一二三四五六总分得分评卷教师一、计算题（每题5分，共20分）将下列非十进制数转换成等效的十进制数（1）10110.011(2)（2）2AD.C7(16)（3）621.34(8)（4）将29.437(10)转换成二进制数二、逻辑函数化简题（共15分）1、用卡诺图法将下列函数化简成最简式（9分）∑=）、、、、、、、（）、、、1514131210853(mDCBAF2、写出下列逻辑图的输出函数表达式（6分）三、应用题（15分）试用两片74HC151扩展成十六选一的数据选择器，请画出实现该功能的逻辑图，并标出用到的芯片管脚号。

（要有分析过程）（1）（2）六、综合设计题（30分）请设计一个24进制的控制电路，所用芯片自选。

要求：（1）具备暂停、继续走时功能（2）具备随时清零功能（3）只须画出逻辑图既可，但要在逻辑图上标出芯片的型号，标出需要用到的管脚号。

数字电子技术基础期末考试试卷及答案

中南大学数字电子技术基础期末考试试卷(四套附答案)

数字电子技术期末复习试卷及答案(四套)

期末考试数字电子技术基础试题he参考答案

数字电子技术基础试题及答案一

(完整word版)数字电子技术基础期末考试试卷及答案1

期末考试数字电子技术试题及答案(DOC)

数字电子技术基础期末考试试卷及答案(1)

【强烈推荐】数字电子技术基础期末考试试卷及 答案

数字电子技术基础期末试题及答案

数字电子技术考试卷及答案 (5)

数字电子技术基础期末试题及答案

数字电子技术_4套期末试卷_含答案综述

数字电子技术-4套期末试卷-含答案

《数字电子技术基础》期末试卷及答案2套

【强烈推荐】数字电子技术基础期末考试试卷及答案