数字逻辑电路与系统设计习题答案
数字逻辑与数字系统设计第2-3章客观题
（）1、数字电路又称为开关电路、逻辑电路。
答案：正确（）2、二极管、三极管、场效应管是常用的开关元件。
答案：正确（）3、最基本的逻辑关系是：与、或、非。
答案：正确（）4、高电平用0表示，低电平用1表示，称为正逻辑。
答案：错误（）5、TTL型门电路比CMS型门电路开关速度快。
答案：正确（）6、逻辑表达式是逻辑函数常用的表示方法。
答案：正确（）7、用真值表表示逻辑函数，缺乏直观性。
答案：错误（）8、逻辑图是最接近实际的电路图。
答案：正确（）9、由真值表得到的逻辑函数一般都要经过化简。
答案：正确（）10、组合电路的特点是：任意时刻的输出与电路的原状态有关。
答案：错误（）11、1+A＝1答案：正确（）12、AB+A＝A（）13、将实际问题转换成逻辑问题第一步是要先写出逻辑函数表达式。
答案：错误14、异或函数与同或函数在逻辑上互为反函数。
（对）每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。
（对）15、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
（错）16、逻辑函数F=A B+A B+B C+B C已是最简与或表达式。
（错）17、利用约束项化简时，将全部约束项都画入卡诺图，可得到函数的最简形式。
（错）18、卡诺图中为1的方格均表示逻辑函数的一个最小项。
（对）19、在逻辑运算中，“与”逻辑的符号级别最高。
（错）20、标准与或式和最简与或式的概念相同。
（对）21、数字电路中用“1”和“0”分别表示两种状态，二者无大小之分。
（对）22、格雷码具有任何相邻码只有一位码元不同的特性。
（对）23、所有的集成逻辑门，其输入端子均为两个或两个以上。
（错）24、根据逻辑功能可知，异或门的反是同或门。
（对）25、逻辑门电路是数字逻辑电路中的最基本单元。
（对）26、TTL和CMOS两种集成电路与非门，其闲置输入端都可以悬空处理。
（错）27、74LS系列产品是TTL集成电路的主流，应用最为广泛。
蒋立平版数字逻辑电路与系统设计习题答案
蒋立平版数字逻辑电路与系统设计 第1章习题及解答1.1 将下列二进制数转换为等值的十进制数。
（1） （11011）2（2（10010111）2 （3） （1101101）2（4 （11111111）2 （5） （0.1001）2 （6 （0.0111）2 （7） （11.001）2 （8 （101011.11001）2题1.1 解： （1） （11011）2 =（27）10（10010111）2 =（151）10（3） （1101101）2 =（109）10 （11111111）2 =（255）10（5） （0.1001）2 =（0.5625）10 （0.0111）2 =（0.4375）10（7） （11.001）2 =（3.125）10 （101011.11001）2 =（43.78125）101.3 数。
（1） （1010111）2（110111011）2 （3） （10110.011010）2（4） （101100.110011）2 题1.3 解： （1） （1010111）2=（57）16 =（127）8（2） （110011010）2 =（19A ）16 =（632）8 （3） （10110.111010）2 =（16.E8）16 =（（4） （101100.01100001）2 =（2C.61）16 =1.5 将下列十进制数表示为8421BCD 码。
（1） （43）10 （95.12）10 （3） （67.58）10 （ （932.1）10题1.5 解：（1） （43）10 =（01000011）8421BC D（2） （95.12）10 =（10010101.00010010）8421BC D （3） （67.58）10 =（01100111.01011000）8421BC D （4） （932.1）10 =（1.7 将下列有符号的十进制数表示成补二进制数。
（1） +13 （2）−9 （3）+3 （4）−题1.7解：（1） +13 =（01101）2 （（10111）2（3） +3 =（00011）2 （（11000）21.9 用真值表证明下列各式相等。
数字逻辑电路与系统设计习题答案
图 P3.5
题 3.5 解：由逻辑图可写出 Y 的逻辑表达式为：
Y S3 AB S 2 AB S1 B S0 B A
图中的 S3 、S2 、S1 、S0 作为控制信号，用以选通待传送数据 A、B，两类信号作用不同， 分析中应区别开来，否则得不出正确结果。由于 S3 、S2 、S1 、S0 共有 16 种取值组合， 因此输出 Y 和 A、B 之间应有 16 种函数关系。列表如下：
（4） F ( A, B, C, D) 题 1.15 解： （1） F ABC BC
m0,2,3,8,9,10,11,13
F B C AC B C
或
F B C B C A B
（2） F A C A B C A B C
（1） F A B C D ABC ACD （2） F AC AB （3） F A, B, C
且 AB CD 0
且 A, B, C 不能同时为 0 或同时为 1
m3,5,6,7 d 2,4 m0,4,6,8,13 d 1,2,3,9,10,11 m0,1,8,10 d 2,3,4,5,11 m3,5,8,9,10,12 d 0,1,2,13
2.7 在图 P2.7 各电路中，每个输入端应怎样连接，才能得到所示的输出逻辑表达式。
&
F1 A B
≥1
F2 AB
VCC
&
≥1
&
F4 A B
F3 AB CD
&
图 P2.7
数字逻辑电路习题与答案
1、在数字系统中，下列哪种不是数的小数点表示法？A.定点整数表示法B.记阶表示法C.浮点表示法D.定点小数表示法正确答案：B2、下列哪种代码是自补码？A.格雷码B.步进码C.8421码D.2421码正确答案：D3、下列哪种不是可靠性编码？A.8421海明码B.余三码C.格雷码D.奇偶校验码正确答案：B4、下列哪个不是逻辑代数的基本运算？A.与B.与非C.或D.非5、下列逻辑函数的表示方法中哪种不是唯一的？A.卡诺图B.最小项标准式C.逻辑表达式D.真值表正确答案：C6、下列哪个不是逻辑门的符号标准？A.长方形符号B.数字符号C.等效符号D.变形符号正确答案：B7、下列哪个叙述是正确的？A.竞争是同一个信号或同时变化的某些信号经过不同路径到达某一点有时差的这种现象B.产生错误输出的竞争是非临界竞争C.竞争一定是同一个信号经过不同路径到达某一点有时差的这种现象D.竞争一定是同时变化的某些信号经过不同路径到达某一点有时差的这种现象正确答案：B8、下列哪个叙述是正确的？A.险象分为静态险象和动态险象B.险象分为功能险象和静态险象C.险象分为功能险象和逻辑险象D.险象不一定是竞争的结果正确答案：A9、下列叙述哪个是正确的？A.RC延迟电路不能用于消除险象B.RC延迟电路在实际运行的数字电路中起到了很重要的作用C.RC延迟电路在电路中很少存在D.RC延迟电路在电路的使用中不会起到好的作用正确答案：B10、在广义上，组合电路可以看作是下列哪个器件？A.译码器B.选择器C.分配器D.编码器正确答案：A11、下列逻辑电路中为时序逻辑电路的是（）。
A.译码器B.寄存器C.数据选择器D.加法器正确答案：B12、对于D触发器，欲使=，应使输入D=（）。
A.0B.QC.D.1正确答案：B13、有一T触发器，在T=1时加上时钟脉冲，则触发器（）。
A.状态反转B.保持原态C.置0D.置1正确答案：A14、现欲将一个数据串延时4个CP（时钟周期）的时间，则最简单的办法采用（）。
逻辑与数字系统设计课后题答案(李晶皎)-清华大学出版社
逻辑与数字系统设计课后习题答案第一章数字逻辑基础1-1（1）（102）（2）219 （3）（10.25）（4）（31.857）（5）（0.453125）1-2（1）11111（2）10000003）11100114）100101.10115）0.1011-111）不正确2）不正确3) 不正确4) 正确1-211)F=M(0,1,7)2)F=M(1,3,5)3)F=M(0,2,4,7)5)F=m（0,3,5,6,）第二章逻辑门电路2-5（a）I LED=（5-2-0.5）/0.33=7.58 mA第五章触发器5-1Q端波形：5-3(a) RS触发器的输入S=AQ'，R=BQ，代入RS触发器的特性方程Q*=S+R'Q 中，得：Q*=S+R'Q=AQ'+(BQ) 'Q=AQ'+(B'+Q')Q=AQ'+B'Q(b) RS触发器的输入S=CQ'，R=DQ'，代入RS触发器的特性方程Q*=S+R'Q中，得：Q*=S+R'Q=CQ'+(DQ') 'Q=CQ'+(B'+Q)Q=CQ'+Q=C+Q5-7RS触发器的输入S=(AQ')'=A'+Q，R=(BQ)'，代入RS触发器的特性方程Q*=S+R'Q中，得：Q*=S+R'Q=(A'+Q)+((BQ) ')'Q=A'+Q+BQ=A'+Q 5-8由图中可知，当R D'=0时，Q1*=Q2*=0；当R D'=1时，在时钟脉冲的下降沿，Q1*=D，Q2*=JQ2'+K'Q2= Q1Q2'，画出波形图：5-16(1) 正边沿JK触发器，在CP的上升沿Q*= JQ'+K'Q，波形如下：(2) 负边沿JK触发器，在CP的下降沿Q*= JQ'+K'Q，波形如下：5-20CP的上升沿触发，Q1*=D1=Q2；Q2*=D2=Q1'，波形图：5-24(2) D触发器的输入D=Q'，代入D触发器的特性方程Q*=D中，得：Q*=D=Q'(3) RS触发器的输入S=Q'，R=Q，代入RS触发器的特性方程Q*=S+R'Q 中，得：Q*=S+R'Q=Q'+Q'Q=Q'(4) JK触发器的输入J=K=1，代入JK触发器的特性方程Q*=JQ'+K'Q中，得：Q*=JQ'+K'Q=Q'(7) JK触发器的输入J=Q'，K=Q，代入JK触发器的特性方程Q*=JQ'+K'Q 中，得：Q*=JQ'+K'Q=Q'Q'+Q'Q=Q'(9) T触发器的输入T=Q'，代入T触发器的特性方程Q*=TQ'+T'Q中，得：Q*=TQ'+T'Q=Q'Q'+QQ=Q'+Q=1。
数字电路与系统设计课后习题答案
(1)AC+AB+BC+ACD=A+BC
(2)AB+AC+(B+C) D=AB+AC+D
(3)BCD+BCD+ACD+ABCD+ABCD+BCD+BCD=BC+BC+BD
(4)ABC+BC+BCD+ABD=A + B +C+D
证明：略
2.6已知ab+ab=ab,ab+ab=ab,证明：
(2)列真值表。（略）
(3)确定逻辑功能。假设变量A、B、C和函数F1、F2均表示一位二进制数，那么，由真值表可知，该电路实现了一位全减器的功能。
A、B、C、F1、F2分别表示被减数、减数、来自低位的借位、本位差、本位向高位的借位。
4.3分析图4.3电路的逻辑功能
解：实现1位全加器。
4.4设ABCD是一个8421BCD码，试用最少与非门设计一个能判断该8421BCD码是否大于等于5的电路，该数大于等于5，F= 1；否则为0。
F3(A,B,C)=∑m（3，5，6，7）
2.2试用真值表证明下列等式：
（1）AB+BC+AC=ABC+ABC
（2）AB+BC+AC=AB BC AC
证明：（1）
ABC
AB+BC+AC
ABC
ABC+ABC
000
001
010
011
100
101
110
111
1
0
0
0
0
0
0
1
数字逻辑电路与系统设计蒋立平主编习题解答
第4章习题及解答用门电路设计一个4线—2线二进制优先编码器。
编码器输入为3210A A A A ，3A 优先级最高，0A 优先级最低，输入信号低电平有效。
输出为10Y Y ，反码输出。
电路要求加一G 输出端，以指示最低优先级信号0A 输入有效。
题 解：根据题意，可列出真值表，求表达式，画出电路图。
其真值表、表达式和电路图如图题解所示。
由真值表可知3210G A A A A =。
(a)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10000000000000000000000000010100011111010110000103A 2A 1A 0A 1Y 0Y G真值表≥1&1Y 3A 2A 1&&1A 0Y &1GA 00 01 11 100010001111000000001101113A 2A 1A 0A 03231Y A A A A =+00 01 11 1000000011110001000011103A 2A 1A 0A 132Y A A =(b) 求输出表达式(c) 编码器电路图图 题解4.1试用3线—8线译码器74138扩展为5线—32线译码器。
译码器74138逻辑符号如图（a ）所示。
题 解：5线—32线译码器电路如图题解所示。
&&&&11EN01234567BIN/OCTENY 0&G 1G 2AG 2B42101234567BIN/OCTEN&G 1G 2A G 2B42101234567BIN/OCT EN&G 1G 2A G 2B42101234567BIN/OCT EN&G 1G 2A G 2B421A 0A 1A 2A 3A 4Y 7Y 8Y 15Y 16Y 23Y 24Y 31图 题解4.3写出图所示电路输出1F 和2F 的最简逻辑表达式。
数字电路与逻辑设计习题及参考答案全套
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １B . ２C . ４D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10B .（127）10C .（128）10D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC= C 。
A .A+B B.A+C C.（A+B ）（A+C ） D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
A .10 101B .0010 0101C .100101D .1010112．不与十进制数（53.5）10等值的数或代码为 C 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813．以下参数不是矩形脉冲信号的参数 D 。
A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。
数字电路与系统设计课后习题答案
4.8在双轨输入信号下，用最少或非门设计题4.7的组合电路。
解：将表达式化简为最简或与式：
(1)F=(A+C)(A+B+C)= A+C+A+B+C
(2)F=(C+D)(B+D)(A+B+C)= C+D+B+D+A+B+C
(3)F=(A+C)(A+B+D)(A+B+D)=A+C+A+B+D+A+B+D
解：F=AB+BC+AC
或：F=AB+AC+BC
(4) F=ACD+BC+BD+AB+AC+BC
解：F=AD+C+B
(5) F=AC+BC+B(AC+AC)
解：F=AC+BC
2.12用卡诺图把下列函数化简为最简与或式
（1）F(A,B,C)=m(0,1,2,4,5,7)
解：F=B+AC+AC
图略
（2）F(A,B,C,D)=m(0,2,5,6,7,9,10,14,15)
(3)F（ABC）=∏M(1,3,4,5,7)
2.10试写出下列各函数表达式F的F和F的最小项表达式。
（1）F=ABCD+ACD+BCD
（2）F=AB+AB+BC
解：（1）F=∑m(0,1,2,3,5,6,7,8,9,10,13,14)
F'=∑m(1,2,5,6,7,8,9,10,12,13,14,15)
蒋立平数字逻辑电路与系统设计第4章习题及解答
第4章习题及解答4.1 用门电路设计一个4线—2线二进制优先编码器。
编码器输入为3210A A A A ，3A 优先级最高，0A 优先级最低，输入信号低电平有效。
输出为10Y Y ，反码输出。
电路要求加一G 输出端，以指示最低优先级信号0A 输入有效。
题4.1 解：根据题意，可列出真值表，求表达式，画出电路图。
其真值表、表达式和电路图如图题解4.1所示。
由真值表可知3210G A A A A =。
(a)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10000000000000000000000000010100011111010110000103A 2A 1A 0A 1Y 0Y G真值表1Y 3A 2A 1A 0Y GA 00 01 11 100010001111000000001101113A 2A 1A 0A 03231Y A A A A =+00 01 11 1000000011110001000011103A 2A 1A 0A 132Y A A =(b) 求输出表达式(c) 编码器电路图图 题解4.14.3 试用3线—8线译码器74138扩展为5线—32线译码器。
译码器74138逻辑符号如图4.16（a ）所示。
题4.3 解：5线—32线译码器电路如图题解4.3所示。
ENA 0A 1A 2A 3A 4图 题解4.34.5写出图P4.5所示电路输出1F 和2F 的最简逻辑表达式。
译码器74138功能表如表4.6所示。
&01234567BIN/OCTEN &CB A 421&F 1F 2174138图 P4.5题4.5解：由题图可得：12(,,)(0,2,4,6)(,,)(1,3,5,7)F C B A m A F C B A m A====∑∑4.7 试用一片4线—16线译码器74154和与非门设计能将8421BCD 码转换为格雷码的代码转换器。
《数字电路与系统设计》课后答案
F3：ABCD在8～11之间。
F4：ABCD不等于0。
解：由题意，各函数是4变量函数，故须将
74138扩展为4-16线译码器，让A、B、C、D分别接4-16线译码器的地址端A3、A2、A1、A0， 可写出各函数的表达式如下：
F1(A,B,C,D)
m(0,4,8,12)
= m0m4m8m12
自低位的借位、本位差、本位向高位的借位。
A
－B
F2C
F1
被减数减数
借位
差
4.4设ABCD是一个8421BCD码，试用最少与非
门设计一个能判断该8421BCD码是否大于等于5的电路，该数大于等于5，F=1；否则为0。
解：(1)列真值表
(2)写最简表达式
CD
AB00
00
01
11
10
011110
F = A + BD +BC
B
CF1
A
F2
图P4.2
解：(1)从输入端开始，逐级推导出函数表达式
F1=A⊕B⊕C
F2= A(B⊕C) +BC
= A BC + ABC + ABC + ABC
(2)列真值表
(3) 确定逻辑功能
假设变量A、B、C和函数F1、F2均表示一位二进制数，那么， 由真值表可知，该电路实现了全减器的功能。
A、B、C、F1、F2分别表示被减数、减数、来
BC
A00011110
0
1
F1=A+B
00011110
0
1
F2=AB
4.11试将2/4译码器扩展成4/16译码器
A3A2
A1A0
{精品}数字电路与系统设计课后习题答案
（ 1） F=ABCD+ACD+B C D （ 2） F=A B+ AB+BC 解：（1 ） F= ∑m (0,1,2,3,5,6,7,8,9,10,13,14)
F'= ∑ m (1,2,5,6,7,8,9,10,12,13,14,15) (2) F= ∑ m (0,1,2,3,12,13)
0011) 2 ]。
2.1 有 A、B、C 三个输入信号， 试列出下列问题的真值表， 并写出最小项表达式∑ m（ ）。
（ 1 ）如果 A 、B、 C 均为 0 或其中一个信号为 1 时。输出 F=1 ，其余情况下 F=0 。 （ 2 ）若 A、 B、 C 出现奇数个 0 时输出为 1，其余情况输出为 0 。 （ 3 ）若 A、 B、 C 有两个或两个以上为 1 时，输出为 1 ，其余情况下，输出为 0。 解： F1(A,B,C)= ∑ m （0 ， 1 ，2， 4 ）
（ 1 ） F 输出 1 的取值组合为： 011 、 101 、 110 、 111 。
（ 2 ） F 输出 1 的取值组合为： 001 、 010 、 011 、 100 、 101 、 110 。
（ 3 ） F 输出 1 的取值组合为： 101 。
2.4 试直接写出下列各式的反演式和对偶式。
(1) F(A,B,C,D,E)=[(A B+C) ·D+E] ·B
0
0
0
1
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
10Biblioteka 1100
数字逻辑电路与系统设计第6章习题及解答
第6章题解：6.1 试用4个带异步清零和置数输入端的负边沿触发型JK 触发器和门电路设计一个异步余3BCD 码计数器。
题6.1 解：余3BCD 码计数器计数规则为：0011→0100→…→1100→0011→…，由于采用异步清零和置数，故计数器应在1101时产生清零和置数信号，所设计的电路如图题解6.1所示。
CLK13图 题解6.1题6.2 试用中规模集成异步十进制计数器74290实现模48计数器。
题6.2 解：6.3 试用D 触发器和门电路设计一个同步4位格雷码计数器。
题6.3 解：根据格雷码计数规则，Q 3 Q 2Q 1 Q 0计数器的状态方程和驱动方程为:1333031210122202131011110320320100321321321321n n n n n n n nn n n n n n n n n n n n n n n n n n n n n n n n n n n n n n Q D Q Q Q Q Q Q Q Q D Q Q Q Q Q Q Q QD Q Q Q Q Q Q Q QQ D Q Q Q Q Q Q Q Q Q Q Q Q ++++==++==++==++==+++按方程画出电路图即可，图略。
题 6.4 解：反馈值为1010。
十一进制计数器6.5 试用4位同步二进制计数器74163实现十二进制计数器。
74163功能表如表6.4所示。
题 6.5 解：可采取同步清零法实现。
电路如图题解6.5所示。
题 6.6 解： 当M=1时：六进制计数器 当M=0时：八进制计数器图题解6.5图题解6.56.7 试用4位同步二进制计数器74163和门电路设计一个编码可控计数器，当输入控制变量M=0时，电路为8421BCD 码十进制计数器，M=1时电路为5421BCD 码十进制计数器，5421BCD 码计数器状态图如下图P6.7所示。
74163功能表如表6.4所示。
图 P 6.7Q 3Q 2Q 1Q 01010题6.7 解：实现8421BCD 码计数器，可采取同步清零法；5421BCD 码计数器可采取置数法实现，分析5421BCD 码计数规则可知，当21Q =时需置数，应置入的数为：32103000D D D D Q =。
数字逻辑电路与系统设计习题答案
第1章习题及解答1.1 将下列二进制数转换为等值的十进制数。
（1）（11011）2 （2）（10010111）2（3）（1101101）2 （4）（11111111）2（5）（0.1001）2（6）（0.0111）2（7）（11.001）2（8）（101011.11001）2题1.1 解：（1）（11011）2 =（27）10 （2）（10010111）2 =（151）10（3）（1101101）2 =（109）10 （4）（11111111）2 =（255）10（5）（0.1001）2 =（0.5625）10（6）（0.0111）2 =（0.4375）10（7）（11.001）2=（3.125）10（8）（101011.11001）2 =（43.78125）10 1.3 将下列二进制数转换为等值的十六进制数和八进制数。
（1）（1010111）2 （2）（110111011）2（3）（10110.011010）2 （4）（101100.110011）2题1.3 解：（1）（1010111）2 =（57）16 =（127）8（2）（110011010）2 =（19A）16 =（632）8（3）（10110.111010）2 =（16.E8）16 =（26.72）8（4）（101100.01100001）2 =（2C.61）16 =（54.302）81.5 将下列十进制数表示为8421BCD码。
（1）（43）10 （2）（95.12）10（3）（67.58）10 （4）（932.1）10题1.5 解：（1）（43）10 =（01000011）8421BCD（2）（95.12）10 =（10010101.00010010）8421BCD（3）（67.58）10 =（01100111.01011000）8421BCD（4）（932.1）10 =（0.0001）8421BCD1.7 将下列有符号的十进制数表示成补码形式的有符号二进制数。
蒋立新数字逻辑电路与系统设计习题答案
作业答案第7章习题及解答7.1 若某存储器的容量为1M×4位，则该存储器的地址线、数据线各有多少条？题7.1 解：1M=220, 该存储器的地址线有20条，数据线有4条。
7.2 若有一片256K×8位的存储芯片，请问该片有多少个字？每个字有多少位？题7.2 解：256K=218, 该片有个字，每个字有8位。
7.7 请用容量为1K×4位的Intel2114芯片构成4K×4位的RAM，要求画出电路图。
题7.7 解：1110图题解7.77.8 具有16位地址码可同时存取8位数据的RAM集成芯片，存储容量是多少？求用多少片这样的芯片可组成容量为128K×32位的存储器？题7.8 解：存储容量为216×8，即：64K ×8。
用8片可以实现。
7.9 已知4输入4输出的可编程逻辑阵列器件的逻辑图如图P7.9所示，请写出其逻辑函数输出表达式。
&与阵列或阵列113A 2A111A 0A≥1≥1≥1≥1F 0F 1F 2F 3&&&&&&图P7.9题7.9 解：10100A A A A F += 21211A A A A F +=32322A A A A F +=33A F =第8章习题及解答8.1 在图8.3（a ）用5G555定时器接成的施密特触发电路中，试问：（1）当CC 12V V =时，而且没有外接控制电压时，T+V 、T-V 和T V ∆各为多少伏？ （2）当CC 10V V =时，控制电压CO 6V V =时，T+V 、T-V 和T V ∆各为多少伏？ 题8.1 解：⑴ 283T CC V V V +== ， 143T CC V V V -==， V V V V T T T 4=-=∆-+； ⑵ 6T COV V V +== ， 132T CO V V V -== ，3T T T V V V V +-∆=-=。
数字逻辑电路设计第二版答案
数字逻辑电路设计第二版答案【篇一：蒋立平版数字逻辑电路与系统设计习题答案】1.1 将下列二进制数转换为等值的十进制数。
（1）（11011）2（2（10010111）2 （3）（1101101）2 （4（11111111）2 （5）（0.1001）2 （6 （0.0111）2 （7）（11.001）2 （8 （101011.11001）2题1.1 解：（1）（11011）2 =（27）10（10010111）2 =（151）10（3）（1101101）2 =（109）10 （11111111）2 =（255）10（5）（0.1001）2 =（0.5625）10 （0.0111）2 =（0.4375）10（7）（11.001）2 =（3.125）10（101011.11001）2 =（43.78125）101.3 数。
（1）（1010111）2（110111011）2 （3）（10110.011010）2（4）（101100.110011）2 题1.3 解：（1）（1010111）2 =（57）16 =（127）8（2）（110011010）2 =（19a）16 =（632）8 （3）（10110.111010）2 =（16.e8）16 =（（4）（101100.01100001）2 =（2c.61）16 =1.5 将下列十进制数表示为8421bcd码。
（1）（43）10（95.12）10 （3）（67.58）10 （（932.1）10题1.5 解：（1）（43）10 =（01000011）8421bcd（2）（95.12）10 =（10010101.00010010）8421bcd （3）（67.58）10 =（01100111.01011000）8421bcd （4）（932.1）10 =（1.7 将下列有符号的十进制数表示成补二进制数。
（1） +13 （2）?9（3）+3 （4）?题1.7解：（1） +13 =（01101）2 （（10111）2（3） +3 =（00011）2 （（11000）21.9 用真值表证明下列各式相等。
数字逻辑与数字系统设计习题参考答案
2.3解：根据逻辑图可直接写出逻辑表达式：(a) F= ；(b) F=
解：设3个输入变量分别为A、B、C，输出为F，按题意，其中有奇数个为1，则输出F＝1，因此可写出其逻辑表达式为F= 。根据逻辑表达式可绘制逻辑习题2.3图如下：
习题2.3图
2.4解：根据逻辑图可直接写出逻辑表达式：(a) F= ；(b) F=
2.5解：
(1)若A+B=A+C,则B=C
不正确。若A=1，B和C为不同值（如B＝0，C＝1或B＝1，C＝0），A+B=A+C仍然成立。
(2)若AB=BC,则A=C
不正确。若B=0，A和C为不同值，等式仍然成立。
(3)若1+A=B,则A+AB=B
1.6(1)(117)8=(1001111)2=(79)10
(2)(7456)8=(111100101110)2=(3886)10
(3)(23765.64)8=(10 0111 1111 0101.1101)2=(10229.8125)10
(4)(0.746)8=(0.11111)2=(0.96875)10
W=A+BD+BCX= Y= Z=
= = = =
根据化简并变换后的逻辑表达式可绘制逻辑习题4-12图所示下：
4.13解：
//4.6的VerilogHDL描述
module ex6(a,b,s,f);//
input a,b,s;
output f;
assign f=(s?b:a);
endmodule
数字逻辑与数字系统设计习题参考答案
4.10解：根据题意，列出功能表如下：
十进制数
余3码ABCD
输出F
0
d
1
d
2
d
3
0011
1
4
0100
1
5
0101
1
6
0110
0
7
0111
0
8
1000
0
9
1001
0
10
1010
1
11
1011
1
12
1100
1
13
d
14
d
15
d
根据功能表绘制卡诺图如下：
考虑无关项可得化简后的表达式：
F=
4'b1011: f<=1'b1;
4'b1100: f<=1'b1;
default: f<=1'b0;
endcase
endmodule
//4.11的Verilog HDL描述
module ex11(a,b,c,f);
input a,b,c;
output[1:0] f;
reg[1:0] f;
always @(a or b or c)
(4)BC+AD=(B+A)(B+D)(A+C)(C+D)
证明：右边=(B+AB+BD+AD)(AC+C+AD+CD)
=(B+AD)(C+AD)
=BC+ACD+ABD+AD=BC+AD=左边
2.7解：
(1) =(A+ +C)( +B+C)( + + )
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第1章习题及解答1.1 将下列二进制数转换为等值的十进制数。
（1）（11011）2 （2）（10010111）2（3）（1101101）2 （4）（11111111）2（5）（0.1001）2（6）（0.0111）2（7）（11.001）2（8）（101011.11001）2题1.1 解：（1）（11011）2 =（27）10 （2）（10010111）2 =（151）10（3）（1101101）2 =（109）10 （4）（11111111）2 =（255）10（5）（0.1001）2 =（0.5625）10（6）（0.0111）2 =（0.4375）10（7）（11.001）2=（3.125）10（8）（101011.11001）2 =（43.78125）10 1.3 将下列二进制数转换为等值的十六进制数和八进制数。
（1）（1010111）2 （2）（110111011）2（3）（10110.011010）2 （4）（101100.110011）2题1.3 解：（1）（1010111）2 =（57）16 =（127）8（2）（110011010）2 =（19A）16 =（632）8（3）（10110.111010）2 =（16.E8）16 =（26.72）8（4）（101100.01100001）2 =（2C.61）16 =（54.302）81.5 将下列十进制数表示为8421BCD码。
（1）（43）10 （2）（95.12）10（3）（67.58）10 （4）（932.1）10题1.5 解：（1）（43）10 =（01000011）8421BCD（2）（95.12）10 =（10010101.00010010）8421BCD（3）（67.58）10 =（01100111.01011000）8421BCD（4）（932.1）10 =（100100110010.0001）8421BCD1.7 将下列有符号的十进制数表示成补码形式的有符号二进制数。
（1）+13 （2）−9 （3）+3 （4）−8题1.7解：（1） +13 =（01101）2 （2）−9 =（10111）2 （3） +3 =（00011）2（4）−8 =（11000）21.9 用真值表证明下列各式相等。
（1） B A B A B B A +=++ （2） ()()()AC AB C B A ⊕=⊕（3） ()C B A C B A +=+（4）C A B A C A AB +=+题1.9解： （1）证明B A B A B B A +=++（2）证明()()()AC AB C B A ⊕=⊕（3）证明()C B A C B A +=+（4）证明C A B A C A AB +=+1.11 用逻辑代数公式将下列逻辑函数化成最简与或表达式。
（1）D C A BC C A B A F +++= （2）()()D CD A C A A F +++= （3）()()B D AC BD D D B F ++++= （4）()D C B AD C B A F +++= （5）()C A B C B AC F ⊕++= （6）()()C B B A F ⊕⊕= 题1.11解：（1）BC A D C A BC C A B A F +=+++= （2）()()CD A D CD A C A A F +=+++=（3）()()C B B AD B D A C B D D D B F ++=++++= （4）()D C B A D C B AD C B A F +=+++= （5）()C B AC C A B C B AC F +=⊕++=（6）()()C A BC B A C B B A F ++=⊕⊕=或C A C B AB ++= 1.13 用卡诺图将下列逻辑函数化成最简与或表达式。
（1）()D C A C B A D C B A F ++⊕= 且0=+CD AB （2）B A C A F += 且C B A ,,不能同时为0或同时为1 （3）()()()∑∑+=4,27,6,5,3,,d m C B A F（4）()()()∑∑+=11,10,9,3,2,113,8,6,4,0,,,d m D C B A F （5）()()()∑∑+=11,5,4,3,210,8,1,0,,,d m D C B A F （6）()()()∑∑+=13,2,1,012,10,9,8,5,3,,,d m D C B A F题1.13解：（1）()D C A C B A D C B A F ++⊕= 且0=+CD ABAC D A B F ++=（2）B A C A F += 且C B A ,,不能同时为0或同时为1C B F +=（3）()()()∑∑+=4,27,6,5,3,,d m C B A FB A F +=（4）()()()∑∑+=11,10,9,3,2,113,8,6,4,0,,,d m D C B A FB DC AD A F ++=（5）()()()∑∑+=11,5,4,3,210,8,1,0,,,d m D C B A FB A D B F += 或C AD B F +=（6）()()()∑∑+=13,2,1,012,10,9,8,5,3,,,d m D C B A FC AD C B A D B F +++=1.15将下列逻辑函数化简为或非—或非式。
（1）C B C B A F +=（2）()()()C B A C B A C A F +++++= （3）()D B A D C B C AB F ++=（4）()∑=13,11,10,9,8,3,2,0),,,(m D C B A F题1.15解：（1）C B C B A F +=C B C A C B F +++++= 或 B A C B C B F +++++=（2）()()()C B A C B A C A F +++++=C B A C A C B F ++++++=（3）()()∑=10,9,8,1,0,,,m D C B A FC AD C B F ++++=（4）()∑=13,11,10,9,8,3,2,0),,,(m D C B A FD B C B D C A F ++++++=第2章习题及解答2.1判断图P2.1所示电路中各三极管的工作状态，并求出基极和集电极的电流及电压。
Ω30k (a)(b)图P2.1题2.1 解：(a)三极管为放大状态；设V V CES 3.0=有：mA I B 106.0507.06=-=mA I C 3.550106.0=⨯= V V B 7.0= V V C 7.6=(b)三极管为饱和状态；V V B 7.0= V V V CES C 3.0==mA I B 177.0307.06=-=mA I C 9.133.06=-= 2.3试画出图P2.3中各门电路的输出波形，输入A 、B 的波形如图中所示。
ttABA B F 1F 2F 3图P2.3题2.3 解：00t tA B 0t F 10t F 20t F 32.5指出图P2.5中各TTL 门电路的输出为什么状态（高电、低电平或高阻态）？&&F 1F 5V CC V CC V CCV V IHV V IL V V V EN51图P2.5题2.5 解：01=F ；12=F ；13=F ；04=F ； 5F 为高阻；6F 为高阻；17=F ；08=F 。
2.7在图P2.7各电路中，每个输入端应怎样连接，才能得到所示的输出逻辑表达式。
&≥1BA F +=1ABF =2CDAB F +=3BA F ⊕=4图P2.7题2.7 解：&&V CC&≥1&≥1BA F +=1ABF =2CDAB F +=3BA F ⊕=4A 1B A 0B A BA BA B C D 002.9 试写出图P2.9所示CMOS 电路的输出逻辑表达式。
(a) (b)图P2.9题2.9 解：B A B A F +=⋅=1；B A B A F ⋅=+=22.11试写出图P2.11中各NMOS 门电路的输出逻辑表达式。
图P2.11题2.11 解：A F =1⊙B ；()C B A F +=2 ；()()CD ABE C A D B EF +⋅+++⋅=3 2.13试说明下列各种门电路中哪些可以将输出端并联使用(输入端的状态不一定相同)。
(1)具有推拉式输出级的TTL 电路； (2)TTL 电路的0C 门； (3)TTL 电路的三态输出门； (4)普通的CMOS 门； (5)漏极开路输出的CMOS 门； (6)CMOS 电路的三态输出门。
题2.13 解：(1)、（4）不可以；（2）、（3）、（5）、（6）可以。
第3章习题及解答3.1分析图P3.1所示电路的逻辑功能，写出输出逻辑表达式，列出真值表，说明电路完成何种逻辑功能。
F图P3.1题3.1 解：根据题意可写出输出逻辑表达式，并列写真值表为：B A AB F +=该电路完成同或功能3.2 分析图P3.3所示电路的逻辑功能，写出输出1F 和2F 的逻辑表达式，列出真值表，说明电路完成什么逻辑功能。
ABC FF 1 2图P3.3题3.3 解：根据题意可写出输出逻辑表达式为：ACBCABFCBAF++=⊕⊕=21列写真值表为：该电路构成了一个全加器。
3.5 写出图P3.5所示电路的逻辑函数表达式，其中以S3、S2、S1、S0作为控制信号，A，B作为数据输入，列表说明输出Y在S3～S0作用下与A、B的关系。
图P3.5题3.5 解：由逻辑图可写出Y的逻辑表达式为：Y+SAB+=S+⊕BAASBBS231图中的S3、S2、S1、S0作为控制信号，用以选通待传送数据A、B，两类信号作用不同，分析中应区别开来，否则得不出正确结果。
由于S3、S2、S1、S0共有16种取值组合，因此输出Y和A、B之间应有16种函数关系。
列表如下：3.7 设计一个含三台设备工作的故障显示器。
要求如下：三台设备都正常工作时，绿灯亮；仅一台设备发生故障时，黄灯亮；两台或两台以上设备同时发生故障时，红灯亮。
题3.7 解：设三台设备为A、B、C，正常工作时为1，出现故障时为0；F1为绿灯、F2为黄灯、F3为红灯，灯亮为1，灯灭为0。
根据题意可列写真值表为：A B C F1F2F3求得F 1、F 2、F 3的逻辑表达式分别为：C A C B B A F C AB C B A BC A F ABC F ++=++==321;;根据逻辑表达式可画出电路图（图略）。
3.9 设计一个组合逻辑电路，该电路有三个输入信号ABC ，三个输出信号XYZ,输入和输出信号均代表一个三位的二进制数。