数电第二章参考答案
数字电路-第2章习题解答PPT课件
解：设vBE=0V时，三极管T截止。T截止
时，IB=0。此时
VCC +10V
vI 00(10)
2
10
vI=2V
vI
R1 2kΩ
1R0CkΩvOT临界饱和时，vCE=0.7V。此时
6
2-8 在用或非门时,对多余输入端的处理方 法同与非门处理方法有什么区别?
A＆ B
A ≥1 B
F =A ·B 与非：接高电平； 或非：接低电平。
F =A +B
7
2-9 异或门能作为非门使用吗?为什么?
A =1 B
F F AB AB B 1， F A B 0， F A
所以一端接高电平即可构成非门电路。
端提升，为高电平；与非门输出
FA
FCAB
A B
当C=0时，三态门高 C
&
CMOS &F
阻，与非门输出F=1
EN
20kΩ
F C FCCABC
40
练习题2
•试判断如图所示电路能否按各图所要求的逻 辑关系正常工作？若不能正常工作，请做相 应的改动。若电路接法有错，改电路；若电 路正确但给定的逻辑关系不对，则写出正确 的逻辑表达式。能正常工作的在图中括号内 打“√”，否则打“×”。已知TTL门的 IOH/IOL=0.4mA/10mA，VOH/VOL=3.6V/0.3V， CMOS门的VDD=5V，VOH/VOL=5V/0V， IOH/IOL=0.51mA/0.51mA。
错误。 ⒉A=0，无论B、C取何值，AB=AC=0 ，故运算
错误。 ⒊1+B=1，A=B=1时，AB=1，故运算正确。
数字电子技术第二章（逻辑门电路）作业及答案
数字电子技术第二章（逻辑门电路）作业及答案第二章（逻辑门电路）作业及答案1．逻辑门电路如下图所示：（1）电路均为ＴＴＬ电路，试写出各个输出信号的表达式。
（2）电路若改为ＣＭＯＳ电路，试写出各个输出信号的表达式。
答案:（1）,,,（2）,,,2、已知TTL反相器的电压参数为V IL(max)=0.8V，V OH(min)=3V，V TH=1.4V，V IH(min)=1.8V，V OL(max)=03V，V CC=5V，试计算其高电平噪声容限V NH和低电平噪声容限V NL。
答案:V NL= V IL(max) - V OL(max)=0.5V，V NH= V OH(min) - V IH(min) =1.2V。
3、试写出图2-1、图2-2所示逻辑电路的逻辑函数表达式。
解：（1）（2）4、试分析图2-3所示MOS电路的逻辑功能，写出Y端的逻辑函数式，并画出逻辑图。
5、试简要回答下列问题。
（1）有源（图腾柱）输出与集电极开路（OC）输出之间有什么区别？解：OC门输出端只能输出低电平和开路状态，其输出级需要上拉电阻才能输出高电平，且上拉电源可以与芯片电源不同，因此常用于不同电源电压芯片之间实现信号电平变换，OC门输出端可以并联实现线与；有源输出可以输出低电平与高电平，两个有源输出端连接在一起时，若是一个输出端输出高电平，另外一个输出端输出低电平时，可引起较大电流损坏输出级。
（2）TTL逻辑电路输入端悬空时，可视为输入高电平信号处理，而CMOS逻辑电路输入端则不允许悬空使用，试说明其原因。
解：因为CMOS电路的输入端具有非常高的输入阻抗，容易受到干扰，一旦受到干扰后，会使输出电平发生转换，产生功耗，因此输入端不能悬空，应该连接确定的逻辑电平。
6.请查阅74LS00芯片手册（常规温度范围的），回答如下问题：（1）电源电压范围；（2）输出高电平电压范围；（3）输出低电平电压范围；（4）输入高电平电压范围；（5）输入低电平电压范围；（6）该芯片的电源电流；（7）典型传播延迟时间；（8）扇出系数。
数字电路与系统设计：第2章习题答案
习题目录2.1 (2)2.2 (2)2.3 (2)2.4 (3)2.5 (3)2.6 (4)2.7 (4)2.8 (4)2.9 (4)2.10 (4)2.11 (5)2.12 (5)2.13 (7)2.14 (8)2.1 有A 、B 、C 三个输入信号，试列出下列问题的真值表，并写出最小项表达式∑m （ ）。
（1）如果A 、B 、C 均为0或其中一个信号为1时。
输出F=1，其余情况下F=0。
（2）若A 、B 、C 出现奇数个0时输出为1，其余情况输出为0。
（3）若A 、B 、C 有两个或两个以上为1时，输出为1，其余情况下，输出为0。
F 1m 4）F 2m ）3m 7）2.2 试用真值表证明下列等式：（1）A ⎺B+B ⎺C+A ⎺C=ABC+⎺A ⎺B ⎺C （2）⎺A ⎺B+⎺B ⎺C+⎺A ⎺C=AB BC AC 证明：（1）真值表相同，所以等式成立。
（真值表相同，所以等式成立。
2.3 对下列函数，说明对输入变量的哪些取值组合其输出为1？ （1）F （A,B,C ）=AB+BC+AC（2）F （A,B,C ）=(A+B+C)(⎺A+⎺B+⎺C) （3）F （A,B,C ）=(⎺AB+⎺BC+A ⎺C)AC解：本题可用真值表、化成最小项表达式、卡诺图等多种方法求解。
（1）F 输出1的取值组合为：011、101、110、111。
（2）F 输出1的取值组合为：001、010、011、100、101、110。
（3）F输出1的取值组合为：101。
2.4试直接写出下列各式的反演式和对偶式。
(1)F(A,B,C,D,E)=[(A⎺B+C)·D+E]·B(2) F(A,B,C,D,E)=AB+⎺C⎺D+BC+⎺D+⎺CE+B+E(3) F(A,B,C)=⎺A⎺B+C ⎺AB C解：(1) ⎺F=[(⎺A+B)·⎺C+⎺D]·⎺E+⎺BF'=[(A+⎺B)·C+D]·E+B(2) ⎺F=(⎺A+⎺B)(C+D)·(⎺B+⎺C)·D·(C+⎺E)·⎺B·⎺EF'=(A+B)(⎺C+⎺D)·(B+C)·⎺D·(⎺C+E)·B·E(3)⎺F=(A+B)·⎺C+ A+⎺B+CF'=(⎺A+⎺B)·C+⎺A+B+⎺C2.5用公式证明下列等式：(1)⎺A⎺C+⎺A⎺B+BC+⎺A⎺C⎺D=⎺A+BC(2)AB+⎺AC+(⎺B+⎺C) D=AB+⎺AC+D(3)⎺BC⎺D+B⎺CD+ACD+⎺AB⎺C⎺D+⎺A⎺BCD+B⎺C⎺D+BCD=⎺BC+B⎺C+BD(4)A⎺B⎺C+BC+BC⎺D+A⎺BD=⎺A + B +⎺C+⎺D证明：(1) ⎺A⎺C+⎺A⎺B+BC+⎺A⎺C⎺D ——⎺A⎺C⎺D被⎺A⎺C削去=⎺A(⎺B+⎺C)+BC=⎺A BC+BC ——削去互补因子=⎺A+BC(2) AB+⎺AC+(⎺B+⎺C) D=AB+⎺AC+BC D+BC ——增加冗余因子BC，为了削去BCD中的BC =AB+⎺AC+D(3)⎺BC⎺D+B⎺CD+ACD+⎺AB⎺C⎺D+⎺A⎺BCD+B⎺C⎺D+BCD=⎺BC⎺D+BD+ACD+⎺AB⎺C⎺D+⎺BCD+B⎺C⎺D ——B⎺CD与BCD合并成BD=⎺BC⎺D+BD+ACD+⎺AB⎺C⎺D+⎺BCD+B⎺C ——BD与B⎺C⎺D削去互补因子=⎺BC⎺D+BD+ACD+⎺BCD+B⎺C ——⎺AB⎺C⎺D被B⎺C削去=⎺BC+BD+ACD+B⎺C ——⎺BC⎺D与⎺BCD合并=⎺BC+BD+CD+ACD+B⎺C ——增加CD，可削去ACD=⎺BC+B⎺C+BD(4)A⎺B⎺C+BC+BC⎺D+A⎺BD=A⎺B⎺C (BC+BC⎺D)+⎺A+B+⎺D ——BC+BC⎺D削去互补因子=A⎺B⎺C (⎺B+⎺C+⎺D)+⎺A+B+⎺D=A⎺B⎺C +A⎺B⎺C⎺D+⎺A+B+⎺D=A⎺B⎺C+⎺A+B+⎺D=⎺A+ B +⎺C+⎺D2.6已知⎺ab+a⎺b=a⊕b,⎺a⎺b+ab=a b,证明：（1）a⊕b⊕c=a b c（2）a⊕b⊕c=⎺a ⎺b ⎺c证明：(1)a⊕b⊕c=(a⊕b)⊕c=a⊕b · c+(a⊕b)·⎺c=(a b)·c+ a b⎺c=a b c(2)(a⊕b)⊕c = (a⊕b) c=a b c=a b ⎺c=⎺a ⎺b ⎺c2.7试证明：（1）若⎺a⎺b+ a b=0则a x+b y=a⎺x + b⎺y证明：⎺a⎺b+ a b=0 即a b=0 ∴a =⎺bax + by =⎺bx + by = ⎺bx · by=(b+⎺x)(⎺b+⎺y)=b⎺y+⎺b⎺x+⎺x⎺y=a⎺x+b⎺y（2）若⎺a b+a⎺b=c，则⎺a c + a⎺c=b证明：a⊕b=c => a⊕b⊕c=c⊕c => a⊕b⊕c=0 => a⊕b⊕c⊕b=0⊕b => a⊕c=b2.8将下列函数展开成最小项之和：（1）F（ABC）=A+BC（2）F（ABCD）=（B+⎺C）D+(⎺A+B) C（3）F(ABC)=A+B+C+⎺A+B+C解：（1）F（ABC）=A+BC=A（B+⎺B）(C+⎺C)+(A+⎺A)BC=⎺ABC+A⎺B⎺C+A⎺BC+AB⎺C=∑m(3,4,5,6)(2) F（ABCD）=（B+⎺C）D+(⎺A+B) C=BD+⎺CD+⎺AC+BC=∑m(1,3,5,6,7,9,13,14,15)(3) F(ABC)=A+B+C+⎺A+B+C=∑m(0,2,6)2.9将题2.8中各题写成最大项表达式，并将结果与2.8题结果进行比较。
数电课后答案康华光第五版(完整)
性能最好. 3.1.5 为什么说 74HC 系列 CMOS 与非门在+5V 电源工作时,输入端在以下四种接法下都属 于逻辑 0: (1)输入端接地; (2)输入端接低于 1.5V 的电源; (3)输入端接同类与非门的输 出低电压 0.1V; (4)输入端接 10kΩ的电阻到地. 解:对于 74HC 系列 CMOS 门电路来说,输出和输入低电平的标准电压值为: VOL =0.1V, VIL =1.5V,因此有: (1) Vi =0< VIL =1.5V,属于逻辑门 0 (2) Vi <1.5V= VIL ,属于逻辑门 0 (3) Vi <0.1< VIL =1.5V,属于逻辑门 0 (4)由于 CMOS 管的栅极电流非常小,通常小于 1uA,在 10kΩ电阻上产生的压降小于 10mV 即 Vi <0.01V< VIL =1.5V,故亦属于逻辑 0. 3.1.7 求图题 3.1.7 所示电路的输出逻辑表达式.
第一章 数字逻辑习题
1．1 数字电路与数字信号 1.1.2 图形代表的二进制数 010110100 1．1．4 一周期性数字波形如图题所示，试计算： （1）周期； （2）频率； （3）占空比例
MSB
LSB
0 1 2 11 12 （ms） 解： 因为图题所示为周期性数字波， 所以两个相邻的上升沿之间持续的时间为周期， T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ 占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10% 1.2 数制 1.2.2 将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于 2 （2）127 （4）2.718 解： （2） （127）D= 2 -1=（10000000）B-1=（1111111）B=（177）O=（7F）H （4） （2.718）D=(10.1011)B=(2.54)O=(2.B)H 1.4 二进制代码 1.4.1 将下列十进制数转换为 8421BCD 码： （1）43 （3）254.25 解： （43）D=（01000011）BCD 1.4.3 试用十六进制写书下列字符繁荣 ASCⅡ码的表示：P28 （1）+ （2）@ （3）you (4)43 解：首先查出每个字符所对应的二进制表示的 ASCⅡ码，然后将二进制码转换为十六进制 数表示。 （1） “+”的 ASCⅡ码为 0101011，则（00101011）B=（2B）H （2）@的 ASCⅡ码为 1000000,(01000000)B=(40)H (3)you 的 ASCⅡ码为本 1111001,1101111,1110101,对应的十六进制数分别为 79,6F,75 (4)43 的 ASCⅡ码为 0110100,0110011,对应的十六紧张数分别为 34,33 1.6 逻辑函数及其表示方法 1.6.1 在图题 1. 6.1 中，已知输入信号 A，B`的波形，画出各门电路输出 L 的波形。
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点：1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF 是保证输出电平为最小高电平时，所允许的输入低电平的最大值。
（2）输入特性：描述与非门对信号源的负载效应。
根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～1.4mA。
当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。
（3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。
当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时，相应的输入端相当于输入高电平。
2．其它类型的TTL门电路（1）集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用，实现线与功能。
而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。
（2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。
处于何种状态由使能端控制。
3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
万里学院-数字电子技术基础-第二章习题及参考答案
题图 2-12 13．题图 2-13 是用 4 选 1 数据选择器设计的一个逻辑电路，试写出输出逻辑函数 Z 的最简 与或表达式。 表1 4 选 1 数据选择器功能表
A1
× 0 0 1 1
A0
× 0 1 0 1
E
W
0
1 0 0 0 0
D0 D1 D2 D3
题图 2-13 14．分析题图2-14中所示的逻辑电路，其中741LS51为8选1数据选择器，要求写出输出函数Z 的最简与-或表达式。
F1 ( A, B, C ) AC A BC A BC F2 ( A, B, C ) A BC AB C BC
题图2-22
题图2-23
16．试用如题图 2-23 所示的一片 8 选 1 数据选择器 74LS151 实现逻辑
Z ( A, B, C ) A B C A BC A BC 。
题图 2-6
7．组合逻辑电路及输入波形如题图 2-7 所示，要求：写出 L1、L2、L3 的逻辑表达式，分析 电路功能，并画出 L2 的波形。
题图 2-7 8．分析如题图 2-8 所示电路的逻辑功能，写出 Y1、Y2 的逻辑函数式，列出真值表，指出电 路完成什么逻辑功能。
题图 2-8 9．分析题图 2-9 电路的逻辑功能。要求： （1）写出各输出端的逻辑表达式并化简； （2）列出真值表； （3）总结电路的逻辑功能。
6．某学校有三个实验室，每个实验室各需 2kW 电力。这三个实验室由两台发电机组供电， 一台是 2kW，另一台是 4kW。三个实验室有时可能不同时工作，试设计一逻辑电路，使资源 合理分配。 7．设计一个能被 2 或 3 整除的逻辑电路，其中被除数 A、B、C、D 是 8421BCD 编码。规定能 整除时，输出 L 为高电平，否则，输出 L 为低电平。要求用最少的与非门实现。 （设 0 能被 任何数整除） 8．设计表决电路，要求 A、B、C 三人中只要有半数以上同意，决议就能通过。但同时 A 还 具有否决权，即只要 A 不同意，即使多数人意见也不能通过（要求用与非门实现） 。 9．有三个温度探测器，当探测的温度超过 60℃时，输出控制信号为 l；如果探测的温度 低于 60℃时，输出控制信号为 0，当有两个或两个以上的温度探测器输出 1 信号时，总 控制器输出 1 信号，自动控制调控设备，使温度降低到 60℃以下。试设计一组合逻辑电 路实现上述表决电路。 10．设计一个电话机信号控制电路。电路有 I0（火警） 、I1（盗警）和 I2（日常业务）三 种输入信号，通过排队电路分别从 L0、L1、L2 输出，在同一时间只能有一个信号通过。如 果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业 务信号。试按照上述轻重缓急设计该信号控制电路，要求用 2 输入端与非门来实现。 11．如题图 2-20 所示，为一工业用水容器示意图，图中虚线表示水位，A、B、C 电极被水 浸没时会有信号输出，试用与非门构成的电路来实现下述控制作用：水面在 A、B 间，为正 常状态，亮绿灯 G；水面在 B、C 间或在 A 以上为异常状态，点亮黄灯 Y；面在 C 以下为危险 状态，点亮红灯 R。要求写出设计过程。
数电新习题集(第二章解答)
2.1 列出下列各函数的真值表。
（1）B A AC C B A F +=),,(； （2）C B A C B A F ⊕⊕=),,(； 答案：2.2 试用真值表证明下列等式成立。
（1）))((C A B A BC A ++=+ 答案：A B C A BC +(A B)(A C)++0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1112.3 分别用摩根定律和反演规则对下列表达式求反。
（1）))((D C B D C B A F +++=； （2）D A D C ABC F ++=； （3）)(D C B A CD B A F +++=。
答案：(1) FAB(C D)(B C D)=+++=A B CD BCD +++（2）F ABC CD AD =++ =(A B C)(C D)(A D)++++（3）F AB CD(A BC D)=+++ =AB CD A(BC D)+++2.4 用对偶规则求各式的对偶式。
（2）DE C B D A ++； （3）D C B A +++。
答案：（2） (A D)(B C(D E)+++(3) ABCD2.5 三人表决电路的输入信号A 、B 、C 表示甲、乙、丙三人对议案的态度。
当某人支持该议案时，相应的输入为1，否则为0。
仅当2人或2人以上支持时，该议案才能通过，这时输出F 为1，否则为0。
试导出该电路的真值表并写出其逻辑表达式。
答案：A B C F0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 11F ABC ABC ABC ABC =+++2.6 X ＝X 2X 1X 0和Y ＝Y 2Y 1Y 0分别是某数据处理电路的输入和输出，且均为二进制数。
若（1） 0≤X ≤2时，Y ＝2X ； （2） 3≤X ≤5时，Y ＝X －1； （3） X ≥6时，Y ＝X 。
数字电路课后习题答案第二章
2.8
(a)
(b)
2.9
(a)
(b)
2.10 (a)
(b)
(c)
2.11 decimal signed-magnitude two’s-magnitude one’s-complement 2.12 (a)
11010100 (b) 101110011 (c) 01011101 (d) 00100110 + 10101011 + 11010110 + 00100001 + 01011010 ------------------------------------------------------------------------------------------------------------------------01111111 10001111 01111101 10000000 yes no no yes
2.6
(a) (c) (e) (g) (i)
125 10 = 1111101 2 209 10 = 11010001 2 132 10 = 1000100 2 727 10 = 10402 5 1435 10 = 2633 8 1100010 110101 + 11001 ------------------------1001110 110000 110101 - 11001 -----------------------011100 1372 + 4631 ------------------6223 1372 + 4631 ------------------59A3 (b)
2.7
(a)
111111110 (d) 11000000 1011000 (c) 11011101 101110 1110010 + 1100011 + 100101 + 1101101 ------------------------------------------------------------------------------------101000000 1010011 11011111 0011010 000010 (c) 11000100 (d) 1110010 11011101 101110 - 1101101 - 1100011 - 100101 ------------------------------------------------------------------------------------0000101 01111010 001001 47135 + 5125 ------------------54262 4F1A5 + B8D5 ---------------------5AA7A + 18 00010010 00010010 00010010 (c) 175214 (d) 110321 + 152405 + 56573 ---------------------------------------------347621 167114 F35B + 27E6 -------------------11B41 + 115 01110011 01110011 01110011 (d) 1B90F + C44E --------------------27D5D +79 01001111 01001111 01001111 –49 10110001 11001111 11001110 –3 10000011 11111101 11111100 –100 11100100 10011100 10011011
数字电路与数字电子技术 课后答案第二章
1.有一分立元件门电路如图P2.1 ( a )所示，歌输入端控制信号如图p2.1 ( b )所示.。请对应图( b )画出输出电压 的波形。
( a )
图P2.1
解:
2.对应图P2.2所示的电路及输入信号波形画出 、 、 、 的波形。
图P2.2 ( a )
解:
F1, F2, F3, F4为图P2.2A
(b) TTL非门的输出端不能并联,应换为集电极开路门。
(c)输入端所接电阻 ，相当于”0”，使 =1，必须使 ，如取
(d)输入端所接电阻 相当于”1”，使 ，必须使 ，如取 ，相当于”0”，这时
7.电路如图P2.7 ( a ) ~ ( f )所示,已知输入信号A，B波形如图P2.7 ( g )所示，试画出各个电路输入电压波形。
(b)
可用于TTL门电路，原因同上.
13.试说明下列各种门电路中有哪些输出端可以并联使用：
(1)具有推拉式输出端的TTL门电路;
(2) TTL电路的OC门;
(3) TTL电路的三态门;
(4)普通的CMOS门;
(5)漏极开路的CMOS门;
(6) CMOS电路的三态门.
解:
(1)具有推拉式输出端的TTL门电路输出端不能并联，否则在一个门截止，一个门导通的情况下会形成低阻通路，损坏器件。
(b)
这种扩展输入端的方法不适用于TTL电路因为当扩展端C、D、E均为低电平时，三个二极管均截止，或非门的一个对应输入端通过100K 电阻接地，此时 ，将输入信号A,B封锁，电路工作不正常。
12.试分析图P2.12(a),(b)电路的逻辑功能，写出y的逻辑表达式，图中门电路均为CMOS门电路，本电路能否用于TTL门电路,并说明原因。
数电第二章 门电路习题参考答案
第二章 门电路思考题与习题参考答案： [题2-1]解：图p2-1(a)：V v I 7.0-<时，二极管D 导通，否则D 截止。
输出信号1O v 波形如图D2-1(a)所示。
图p2-1 (b)：V v I 7.0>时，二极管D 导通，否则D 截止。
输出信号2O v 波形如图D2-1(b)所示。
图p2-1 (c)：V v I 7.3-<时，二极管D 导通，否则D 截止。
输出信号3O v 波形如图D2-1(c)所示。
图p2-1 (d)：V v I 7.3>时，二极管D 2导通，V v I 7.2-<时，D 1导通，V v V I 7.37.2<<-时， D 1、D 2截止。
输出信号4O v 波形如图D2-1(d)所示。
图D2-1[题2-2]解：图p2-1(a)：设三极管导通，mA i B 14.0807.012=-=, mA i C 2.414.030=⨯=而mA I CS8.75.13.012=-=,所以三极管处于导通状态，V v O 7.55.12.412=⨯-= 图p2-1(b)：因为0<I v ，三极管截止，V V v CC O 12== 图p2-1(c)：设三极管导通，mA i B 28.0407.012=-=,(a)(b)(c)(d)mA i C 4.828.030=⨯=，而mA I CS 8.75.13.012=-=, 所以三极管处于饱和状态，V v v CES O 3.0== [题2-3]解：当TN GS I V v v <=时，TN U 为N 沟道增强型MOS 管的开启电压，此时处于截止状态，此时漏极D 和源极S 之间未形成有效的N 型导电通道， 0=D i ，这个状态为截止状态, D 、S 之间就如同一个断开的开关。
当V V v v TN GS I 2=≥=时，此时处于导通状态。
导通状态时，D 、S 之间形成N 型导电沟道，当GS V 一定时，D 、S 间可近似等效为线性电阻，这个电阻称为导通电阻ON R ，在D 、S 极之间就如同一个导通电阻为ON R 的闭合开关。
数字电子技术基础课后习题答案第2章习题答案
思考题：题2.1.1 答：肖特基二极管（SBD）、分流。
题2.1.2 答：基区、滞后。
题2.1.3 答：（A)、（B) 。
题2.1.4 答：对。
题2.2.1 答：A、B。
题2.2.2 答：C、D。
题2.2.3 答：4ns。
题2.2.4 答：（A）、（C）、。
题2.2.5 答：降低、降低。
题2.2.6 答：0、1和三态题2.2.7 答：若一个输出高电平，另一个输出低电平时，会在T4和T5间产生一个大电流，烧毁管子。
OC门“线与”在输出接一电阻和一5-30V电源电压。
题2.2.8 答：能、分时。
题2.2.9 答：1. 为了缩短传输延迟时间，电路中使用肖特基管和有源泄放电路，另外，还将输入级的多发射极管改用SBD代替，由于SBD没有电荷存储效应，因此有利于提高电路的工作速度。
电路中还接入了D3和D4两个SBD，当电路的输出端由高电平变为低电平时，D4经T2的集电极和T5的基极提供了一条通路，一是为了加快负载电容的放电速度，二是为了加速T5的导通过程。
另外，D3经T2的集电极为T4的基极提供了一条放电通路，加快了T4的截止过程。
2. 为降低功耗，提高了电路中各电阻的阻值，将电阻R5原来接地的一端改接到输出端，以减小T3导通时电阻R5上的功耗。
题2.3.1 答：A。
题2.3.2 答：A。
题2.3.3 答：A。
题2.3.4 答：导通。
题2.3.5 答：B、C。
思考题：题2.4.1 答：（A）分流。
题2.4.2 答：(B) 内部电阻和容性负载。
题2.4.3 答：(B) 3.3V；（C）5V；(D) 30V。
题2.4.4 答：CMOS反相器和CMOS传输门。
题2.4.5 答：加入缓冲器保证输出电压不抬高或者降低，正逻辑变负逻辑或者相反，与非变成或非，或者或非变为与非。
题2.4.6 答：（C）低、高。
题2.4.7答：（A) OD门；(B) OC门；（C）三态门。
16题2.4.8 答：（A)驱动大负载；(B)电平移位。
《数字电路与逻辑设计》第二章答案
选 RL=1K 2-6 已知题图 2-6 中各个门电路都是 74H 系列 TTL 电路，试写出各门电路的 输出状态（0，1 或 Z）
Vcc ViH NO_ INPUT
&
Y1
ViL
≥1ViH Y2& NhomakorabeaY3
0
≥1
Vcc ViL EN=1
1
10K
0
ViL
Y4
& Y5
Vcc
1K
=
Y6
100
1
1
0
题图 2-6 2-7 已知 TTL 三态门电路及控制信号 C1 ，C2 的波形如题图 2-7 所示，试分析 此电路能否正常工作。
vI2= vI1 =0.14V
（5）vI1 经 10K 电阻接地 2-3
vI2=1.4V
已知 TTL 门的参数是 VOH=3.5V, VOL=0.1V, VIHmin=2.4V, VILmax =0.3V,IIH=20
μA,IIS=1.0mA, IOH=360μA,IOL=8mA,求题图 2-3 中 R 的取值范围.
A B
100Ω ≥1
A F1 B
& F2
10K
(a) 题图 2-10
(b)
2-11 CMOS 门电路如题图 2-11 所示，试写出各门的输出电平。
题图 2-11 答案：（a）VDD 2-12 （b ）0 （c）0
CMOS 与或非门不使用的输入端应如何连接？
答案：当在一起的两个输入端都不使用时，它们同时接地； 当在一起的两个输入端只有一个不使用时，它通过电阻接电源。
cmos的或非门电路可以得到当或非门的个输入端并接到高电平时三个并接的nmos管导通而三个串接的pmos管都截止所以其输入高电平总电流为3iih05167ohihcmos的与非门电路可以得到当与非门的个输入端并接到高电平时三个串接的nmos管都截止所以其输入高电平总电流为3iih05167ohihcmos的或非门电路可以得到当或非门的个输入端并接到低电平时三个并接的nmos管都截止而三个串接的pmos管导通所以其输入低电平总电流为3iil05167ohihcmos的与非门电路可以得到当与非门的个输入端并接到低电平时三个串接的nmos管都截止而三个并接的pmos管导通所以其输入低电平总电流为3iil05167olil总结以上结果对电路a能够驱动167个三输入端或非门对电路b能够驱动167个三输入端与非门
数字电路_第二章答案
（A）
（B）
图 T2.19
（C）
（D）
［ T2.20 ］ 设图 T2.20 所示 电路 均 为 LSTTL 门电路，能 实现 F = A 功能的电路
PDF 文件使用 "pdfFactory Pro" 试用版本创建
2 集成门电路习题解答
3
是
。
EN
（A）
（B）
图 T2.20
8
解：电路为 OC 输出的同或门 ［P2.6］ 图 P3.6 中 G1、G2、G3 为 LSTTL 门电路，G4、G5、G6 为 CMOS 门电路。 试指出各门的输出状态（高电平、低电平、高阻态？） 。
G1 5V & 20Ω Y1 5V 0.3V 3.6V G2 & EN Y2 5V G3 & 10kΩ Y3
PDF 文件使用 "pdfFactory Pro" 试用版本创建
2 集成门电路习题解答
10
图 P2.9
解： F1 = A + B
F2 = A + BC
F3 = AB CD
F4 = AB EN + CD EN
［P2.1功能？如能的在括号内写 “Y” ，错的写“N” 。
+ 5V
0.2kΩ
RC
G1
A B
≥1
VD
RB
10kΩ
T2
＆
G2
C D
图 P2.8
解： （1）要使发光二极管 VD 发光必须使 T 管饱和导通，要使 T 管饱和导通，必须使 G1 输出高电平，G2 输出低电平，即 A=B=0，C=D=1，因此，当且仅当 ABCD=0011 时，VD 才可能发光。 （2）为使三极管导通时进入饱和状态，三极管β的选择必须满足 IB≥IBS，式中
数字电子技术课后习题答案
ABACBC
BC
A
00 01 11 10
00
1
0
1
11
0
1
0
Y ABC
❖ 3.13某医院有一、二、三、四号病室4间，每室设有 呼叫按钮，同时在护士值班室内对应的装有一号、 二号、三号、四号4个指示灯。
❖ 现要求当一号病室的按钮按下时，无论其它病室的 按钮是否按下，只有一号灯亮。当一号病室的按钮 没有按下而二号病室的按钮按下时，无论三、四号 病室的按钮是否按下，只有二号灯亮。当一、二号 病室的按钮都未按下而三号病室的按钮按下时，无 论四号病室的按钮是否按下，只有三号灯亮。只有 在一、二、三号病室的按钮均未按下四号病室的按 钮时，四号灯才亮。试用优先编码器74148和门电路 设计满足上述控制要求的逻辑电路，给出控制四个 指示灯状态的高、低电平信号。
HP RI/BIN
I0
0/ Z1 0 10 ≥1
I1
1/ Z1 1 11
I2
2/ Z1 2 12 18
YS
I3
3/ Z1 3 13
I4
4/ Z1 4 14
YEX
I5
5/ Z1 5 15
I6
6/ Z1 6 16
I7
7/ Z1 7 17
Y0
V18
Y1
ST
E N
Y2
(b)
74148
(a)引脚图;(b)逻辑符号
A
00 01 11 10
00
0
0
1
11
1
0
1
Y AB BC AC
由于存在AC 项，不存在相切的圈，故无冒险。
❖ 4.1在用或非门组成的基本RS触发器中，已知 输入SD 、RD的波形图如下，试画出输出Q, Q
数字电子技术基础课后习题及答案
第1章习题与参考答案【题1-1】将以下十进制数转换为二进制数、八进制数、十六进制数。
〔1〕25；〔2〕43；〔3〕56；〔4〕78解：〔1〕25=〔11001〕2=〔31〕8=〔19〕16〔2〕43=〔101011〕2=〔53〕8=〔2B〕16〔3〕56=〔111000〕2=〔70〕8=〔38〕16〔4〕〔1001110〕2、〔116〕8、〔4E〕16【题1-2】将以下二进制数转换为十进制数。
〔1〕10110001；〔2〕10101010；〔3〕11110001；〔4〕10001000解：〔1〕10110001=177〔2〕10101010=170〔3〕11110001=241〔4〕10001000=136【题1-3】将以下十六进制数转换为十进制数。
〔1〕FF；〔2〕3FF；〔3〕AB；〔4〕13FF解：〔1〕〔FF〕16=255〔2〕〔3FF〕16=1023〔3〕〔AB〕16=171〔4〕〔13FF〕16=5119【题1-4】将以下十六进制数转换为二进制数。
〔1〕11；〔2〕9C；〔3〕B1；〔4〕AF解：〔1〕〔11〕16=〔00010001〕2〔2〕〔9C〕16=〔10011100〕2〔3〕〔B1〕16=〔1011 0001〕2〔4〕〔AF〕16=〔10101111〕2【题1-5】将以下二进制数转换为十进制数。
〔1〕1110.01；〔2〕1010.11；〔3〕1100.101；〔4〕1001.0101解：〔1〕〔1110.01〕2=14.25〔2〕〔1010.11〕2=10.75〔3〕〔1001.0101〕2=9.3125【题1-6】将以下十进制数转换为二进制数。
〔1〕20.7；〔2〕10.2；〔3〕5.8；〔4〕101.71解：〔1〕20.7=〔10100.1011〕2〔2〕10.2=〔1010.0011〕2〔3〕5.8=〔101.1100〕2〔4〕101.71=〔1100101.1011〕2【题1-7】写出以下二进制数的反码与补码〔最高位为符号位〕。
《数电》教材习题答案 第2章习题答案
思考题与习题2-1 输入信号的波形如图T2-1(a)所示，试画出图(b)中Y 1-Y 6的波形图（不考虑门电路的传 输延迟时间）。
DA Y DB Y B Y CDAB Y ABCY AY ⊕=+===+===6543211图T2-1 2-2 指出图T2-2中各门电路的输出是什么状态（高电平、低电平或高阻状态）。
已知这些门电路均为74系列TTL 门电路。
图T2-2011110010101011010111874321=⋅+⋅==⊕==+==⋅==+==⋅⋅=Y Y Y Y Y Y Y 5为高阻，Y 6为高阻。
2-3试说明在下列情况下，用内阻为20k Ω/V 的三用表的5V 量程去测量如图T2-3所示的74 系列与非门U I2端的电压应为多少： (1)U I1悬空；U I2＝1.4 V (2)U I1接0V ；U I2＝0 V (3)U I1接3V ；U I2＝1.4 V (4)U I1接5.1Ω电阻到地；U I2＝0 V(5) U I1接10k Ω电阻到地。
U I2＝1.4 V图T2-3图T2-32-4试说明下列各种门电路中，哪些可以将输出端并联使用（输入端的状态不一定相同 ）。
(1) 具有推拉式输出级的电路；×(2) TTL 的OC 门；√线与(3) TTL 的三态门；√总线应用(4) 普通的CMOS 门；×(5) CMOS 三态门。
√2-5 CMOS 门电路不宜将输入端悬空使用，请说明原因。
CMOS 门电路输入阻抗高，很容易受到干扰，并且CMOS 电路为场效应管，是电压控制电流器件，悬空时容易出现静电等瞬时高压烧毁器件的现象，因此输入端不宜悬空，必须根据 实际情况做相应的处理。
2-6 请对应于输入波形画出图T2-6所示电路在下列两种情况下的输出波形：（1）忽略所有门的传输延迟时间；（2）考虑每个门都有传输延迟时间t pd 。
图T2-62-7 电路如图T2-7所示，试分别列出电路的功能真值表以及输出端F 1和F 2的逻辑表达式， 并说明电路实现的逻辑功能。
数电第2章作业答案
34
习题题解
习题 2.1 灯控制电路如习题 2.1 图所示。试写出电路的功能表、真值表和逻辑表达式。 解：当开关 A、B 同时上扳或下扳时，灯 F 才亮。由此可写出电路功能表如习题表 2.1 所示。开关 A、B 和灯 F 只有两种相反的状态，可选用逻辑 0 和逻辑 1 来代表相应的状态。 然而选用的表示方式不同，所得到的真值表和逻辑表达式也不同。
33
与功能，将集电极开路门或三态门的输出端直接并联，外接公共负载电阻和电源。每个门 实现与非逻辑，两个输出只要有一个是低电平，总的输出就是低电平，只有两个输出都是 高电平，总的输出才是高电平。因此实现了线与逻辑。 题 2.4 抗饱和 TTL 电路为什么可以提高开关速度？ 答：晶体管工作在饱和状态时基区存储大量的载流子，当晶体管由饱和转向截止时， 存储的载流子来不及消散，晶体管不能迅速脱离饱和状态，因此影响与非门的开关速度。 加速饱和管存储电荷的扩散速度，减小对负载电容充电的时间常数，就可以提高开关速度。 题 2.5 ECL 电路为什么具有很高的开关速度？该类电路有什么特点？ 答：ECL 电路中的三极管工作在放大区或截止区，所以消除了由于三极管饱和带来的 存储时间。ECL 电路中的电阻取值小，高、低电平之差小，因此大大缩短了电路节点的上 升时间和下降时间。ECL 电路的输出方式采用射级输出器，其输出电阻小，使负载电容充 电的时间常数减小，因此开关速度高。 题 2.6 CMOS 与非门和 CMOS 或非门从电路结构上看有哪些不同？ 答：与非门是负载部分为并联 PMOS 管，驱动为串联 NMOS 管；或非门负载为串联 PMOS 管，驱动为并联 NMOS 管。 题 2.7 CMOS 门电路与 TTL 门电路相比有哪些优点？ 答：优点主要有以下几点： 1．静态功耗低 2．集成度高，温度稳定性好 3．抗辐射能力强 4．电源利用率高 5．扇出系数大 6．电源取值范围宽 题 2.8 CMOS 门电路不使用的输入端不允许悬空，为什么？ 答：因为 CMOS 电路输入阻抗高，容易受静电感应出现击穿，输入端不能悬空。与非 门多余的输入端接电源正极，或非门接地，低速场合将多余的输入端和有用的信号端并联 使用。 题 2.9 当 TTL 门电路驱动 CMOS 门电路时，是否需要增加接口电路？为什么？ 答：如果 TTL 和 CMOS 电路选择适当的话，不需要另外加任何接口电路。例如 TTL 采用 74LS 系列，CMOS 采用 74HCT 系列。 题 2.10 为什么说电压、电流参数是门电路之间实现正确连接的主要参数？ 答：因为电压和电流参数是门电路实现正常功能的主要参数，所以它们是门电路之间 建立正确连接的主要参数。 题 2.11 74LS 系列和 74 系列相比性能有哪些改进？ 答：1. 为了缩短传输延迟时间，电路中使用肖特基管和有源泄放电路，另外，还将输 入级的多发射极管改用 SBD 代替，由于 SBD 没有电荷存储效应，因此有利于提高电路的 工作速度。电路中还接入了 D3 和 D4 两个 SBD，当电路的输出端由高电平变为低电平时， D4 经 T2 的集电极和 T5 的基极提供了一条通路，一是为了加快负载电容的放电速度，二是 为了加速 T5 的导通过程。另外，D3 经 T2 的集电极为 T4 的基极提供了一条放电通路，加快 了 T4 的截止过程。 2. 为降低功耗，提高了电路中各电阻的阻值，将电阻 R5 原来接地的一端改接到输 出端，以减小 T3 导通时电阻 R5 上的功耗。
数字电子技术基础 第02章门电路习题解
& & &
2.8
试比较TTL电路和CMOS电路的优、缺点。
解 CMOS门电路具有电路结构简单、功耗低、集成度高、抗 干扰能力强；工作速度较慢 TTL门电路工作速度快；功耗高、集成度较低、抗干扰能 力较弱
2.9 试说明下列各种门电路中哪些的输出端可以并联使用。 (1)具有推拉式输出级的TTL门电路； (2)TTL电路的OC门； (3)TTL电路的三态输出门； (4)普通的CMOS门： (5)漏极开路的CMOS门； (6)CMOS电路的三态输出门。
解:TTL输入标准值 UIH=2V (1)以基本TTL与非门为例,当输入端悬空时,T1和射极电流 iE1=0,集电极正偏,T2,T5饱和导通,相当于输入高电平情况,即 等效逻辑1 (2)uI>2V=UIH,所以为逻辑1 (3)uI>3.6V>2V=UIH,所以为逻辑1
2.4 指出图2.43中各门电路的输出是什么状态(高电平、低电平或高阻 态)。假定它们都是T1000系列的TTL门电路。 U & Y
逻辑门电路习题开关特性ttl门oc门综合mos21在图242所示各电路中当输入电压u分别为0v5v悬空时试计算输出电压u010202051102v假设成立u50751084ma1007200535maibsc10032300162mabsct饱和导通10v假设成立uuiuo2k3020k51k20k51k07v5v10va121010202051102v假设成立u50751084ma1007200535maibsc10032300162mabsct饱和导通10v假设成立uuiuo2k18k47k20k51k07v5v10vb122为什么说ttl与非门输入端在以下三种接法时在逻辑上都属于输入为0
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1
1
0
1
1
1
1
0
0
1
1
1
1
Y1 A B C AB C ABC ABC
【题 2-6】将如下逻辑函数式展开成最小项，再填写真值表。
Y1 ( A B)C ABC ABC ABC ABC m5 m3 m7
Y2 ( A B)(B C) AB AC BC AB C ABC ABC ABC ABC ABC m3 m4 m5 m7
A
B
C
Y1
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
0
1
1
1
1
A
B
C
Y20Βιβλιοθήκη 0000
0
1
0
0
1
0
0
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
0
1
1
1
1
（2）根据反演规则，若函数表达式 Y AB C D C ，则其非函数 Y (A B) C D C
【题 2-3】 试用卡诺图法将如下逻辑函数式化简成最简与或式。
（1） Y1( A, B, C) ABC ABC B
Y BC A1 1 0 0
11 11
(AB C D)C Y1 A B
（2） Y2(A, B,C, D) m(0,1,2,8, 9,10,12,13,14,15) Y CD AB 1 1 01
0 00 0
1111
Y2 AB B D B C
1 10 1
（3） Y3(A, B,C) AC AC BC BC
Y BC A0 1 1 1
11 0 1
Y BC A0 1
（6） Y6 AC AC BD B D B C D BCD AB D ABD （7） Y7 A B C (A B C)(A B C) A BC （8） Y8 AC BC BD CD A(B C) ABCD ABDE A BC BD
【题 2-2】按要求完成以下任务： （1）根据对偶规则，若函数表达式 Y AB C D ，则其对偶式 Y ' ( A B) C D
11
11 01
Y AC BC AB
Y AC BC AB
【题 2-4】 试用卡诺图化简如下具有任意项的逻辑函数式。
（1） Y1(A, B,C, D) m(3,5, 8, 9,10,12) d(0,1, 2,13)
Y CD
AB X X 1X
0 10 0
1 X0 0
110 1
Y1 AB BD AC CD
解：（1） Y1 A B C A B C A B C D A B （2） Y2 ABCD ABCD ABCD AB CD （3） Y3 AB C AC A B D AB AC B D （4） Y4 ABC ( AB C(BC AC)) ABC （5） Y5 A(C D) BCD ACD AB CD C D C D
第二章 逻辑代数 作业参考答案
【题 2-1】 试用代数法将如下逻辑函数式化简成最简与或式。 （1） Y1 A B C A B C A B C D （2） Y2 ABCD ABCD ABCD （3） Y3 AB C AC A B D （4） Y4 ABC ( AB C(BC AC)) （5） Y5 A(C D) BCD ACD AB CD （6） Y6 AC AC BD B D （7） Y7 A B C (A B C)(A B C) （8） Y8 AC BC BD CD A(B C) ABCD ABDE
（2） Y2(A, B,C, D) m(4,5, 6,13,14,15) d(8, 9, 10,12)
Y CD
AB 0 0 00 1 10 1 X11 1 XX0 X
Y2 AB BD BC
【题 2-5】写出下表所表示的逻辑关系的与或逻辑函数式。
A
B
C
Y
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
0
1
0
0