计算机组成原理第五章中央处理器[二]

2、
START
3、P.209 2、3题解答
(PC)→AR M→DR
PCo，G，ARi R/W*=R (RD M)
(取指部分略)
……..
(DR)→IR (PC)+1→ PC
DRo，G，IRi +1
(R3)→AR
DECODE
(R2)→AR (R1)→DR (DR)→M
R2o，G，ARi R1o，G，DRi
的操作流程及相应控制信号
+1
如下:
(R0)→ R1 R0o,G,R1i
IRi PCi ARi
控
制 器
IR
PC AR
IRo PCo
R/W DRi
M
DR R0 R1 R2 R3
xi + _ X
DRo
Y yi
A总线
G
B总线
(2) MOV @R1,R0 (R0) →(R1)
解:该指令取值阶段操作流程及相应的控制信号同(1)的取 值部分.执行阶段的操作流程及相应的控制信号如下:
字母表示，字母加下标in表示该部件的接收控制信号，实
际上就是该部件的输入开门信号(如PCin)；字母加下标
out表示该部件的发送控制信号，实际上就是该部件的输
出开门信号(如PCout)。未标注字符的线为直通线，不受
控制。
A总线
IRi PCi ARi
R/W DRi
xi + _
X
G
CU IR PC AR M
取 (1) MOV R0,#N ; N →R0 指 指令执行阶段的操作流程 图如下:
(MDR)→ R0 MDRo,G,R0i
( PC ) → AR M→ DR (DR)→ IR
(PC)+1→ PC ( PC ) → AR
M→ DR (PC)+1→ PC
指令格式如下,其中Xd和Rd分别为目的操作数 和源操作数的寻址方式特征位.
8
2
2
OP
Xd
Rd
2
2
Xs
Rs
目的
源
解:
取 指
( PC ) → AR M→ DR (DR)→ IR
(PC)+1→ PC
PCo，G，ARi 四条单字长指令的取
R/W=R
指操作流程及相应控 制信号见左图.
DRo，G，IRi 指令MOV R1,R0;(R0) →R1
值部分.执行阶段的操作流程及相应的控制信号如下:
( R2) → AR M→ DR
( R3 ) → AR
DR→ M
IRi PCi ARi
控
制 器
IR
PC AR
IRo PCo
R/W DRi
M
DR R0 R1 R2 R3
xi + _ X
DRo
Y yi
A总线
G
B总线
例:在上例给出的条件下,写出完成下述四条双 字长指令的操作流程及相应的控制信号.
值部分.执行阶段的操作流程及相应的控制信号如下:
( R2) → AR 略
执 行
M→ DR
R/W=R
( MDR ) → R3
IRi PCi ARi
控
制 器
IR
PC AR
IRo PCo
R/W DRi
M
DR R0 R1 R2 R3
xi + _ X
DRo
Y yi
A总线
G
B总线
(4) MOV @R3,@R2 ((R2)) →(R3) 解:该指令取值阶段操作流程及相应的控制信号同(1)的取
M→DR (DR)→R0
例:在上例给出的条件下,写出完成下述四条单 字长指令的操作流程及相应的控制信号.
(1) MOV R1,R0
(R0) →R1
(2) MOV @R1,R0 (R0) →(R1)
(3) MOV R3,@R2 ((R2)) →R3
(4) MOV @R3,@R2 ((R2)) → (R3)
(1) MOV R0,#N
N →R0
(2) MOV @R1,#N N →(R1)
(3) MOV R2,N
(N) →R2
(4) MOV R3,@N ((N)) →R3
指令格式如下,其中Xd和Rd分别为目的操作数 和源操作数的寻址方式特征位.
8
2
2
OP
Xd
Rd
2
2
Xs
Rs
N
解: 对于双字长指令，完成 取指令操作要访问两次存 储器,其操作流程及相应的 控制信号如右所示。
控 制 IR PC AR 器
IRo PCo
R/W DRi
M
DR R0 R1 R2 R3
xi + _ X
DRo
Y yi
A总线
G
图5.15 双总线结构机器的数据通路 B总线
( PC ) → AR PCo，G，ARi (PC )→ AR
取 M→ DR R/W=R
M → DR
指 (DR)→ IR DRo，G，IRi (DR) →IR
DR R0 R1 R2 R3
IRo PCo
DRo
Y yi
图5.15 双总线结构机器的数据通路 B总线
试画出执行以下不同指令时的指令周期流程图，并列 出相应微操作控制信号序列。
(1)ADD R2，R0; (R0)+(R2)→R0 (2)SUB R1，R3; (R3)-(R1)→R3
IRi PCi ARi
5.2.8 指令的微操作序列
控制器在实现一条指令功能时，总要将每条 指令分解为一系列时间上有先后次序的最基 本、最简单的微操作，即微操作序列。
微操作序列是与CPU的内部数据通路密切 相关的，相同的指令在不同的数据通路(如 专用数据通路结构、总线结构) 中有不同的 微操作序列。
假设某机数据通路如图5.15所示。规定各部件用大写
( R1 ) → AR
执பைடு நூலகம்
略
行
( R0 ) → DR
( MDR ) → M R/W=W
IRi PCi ARi
控
制 器
IR
PC AR
IRo PCo
R/W DRi
M
DR R0 R1 R2 R3
xi + _ X
DRo
Y yi
A总线
G
B总线
(3) MOV R3,@R2 ((R2)) →R3
解:该指令取值阶段操作流程及相应的控制信号同(1)的取
(PC)+1→ PC +1
(PC)+1→ PC
(R2)→ Y R2o，G，Yi (R0) →X R0o，G，Xi
(R0)+(R2)→R0
+，G，R0i
(R3) →Y (R1 )→X
(R3)-(R1) →R3
R3o，G，Yi
R1o，G，Xi -，G，R3i
图5.16 加法与减法指令周期流程图与微命令序列
P.209 2、3题
2、参见图5.15的数据通路。画出存数指令 “STA R1，(R2)”的指令周期流程图，其含义 是将寄存器R1的内容传送至(R2)为地址的主 存单元中。标出各微操作信号序列。
3、参见图5.15的数据通路。画出取数指令 “LDA (R3)，R0”的指令周期流程图，其含 义是将(R3)为地址的主存单元的内容取至寄 存器R0中，标出各微操作控制信号序列。