触发器是构成时序逻辑电路的

触发器是构成时序逻辑电路的基本单元

触发器是构成时序逻辑电路的基本单元

触发器是构成时序逻辑电路的基本单元，触发器按逻辑功能分为RS触发器、JK触发器、D触发器、T 触发器和T′触发器等多种类型；按其电路结构分为主从型触发器和维持阻塞型触发器等。

1．JK触发器

（1）JK触发器符号及功能

JK触发器有两个稳定状态：一个状态是Q＝1，Q=0，称触发器处于“1”态，也叫置位状态；另一个状态是Q＝0，Q＝1，称触发器处于“0”态，也叫复位状态。JK触发器具有“置0”、“置1”、保持和翻转功能，符号如图l所示。

反映JK触发器的Q n和Q n、J、K之间的逻辑关系的状态表见表1。状态表中，Qn表示时钟脉冲来到之前触发器的输出状态，称为现态，Q n+1表示时钟脉冲来到之后的状态，称为次态。

图l JK触发器符号表1

JK触发器的状态表

JK触发器的特性方程为

JK触发器的种类很多，有双JK触发器74LS107，双JK触发器74LS114，741S112，74HC73，74HCT73等，有下降沿触发的，也有上升沿触发的。图l所示的JK触发器是下降沿触发的。

（2）双JK触发器74LS76

74LS76是有预置和清零功能的双JK触发器，引脚如图2所示，有16个引脚。功能表见表2，74LS76是下降沿触发的。

图2 74LS76引脚图表

2 74LS76的功能表

①当R D＝0，S D＝1时

不论CP，J，K如何变化，触发器的输出为零，即触发器为“0”态。由于清零与CP脉冲无关，所以称为异步清零。

②当R D＝1，S D＝0时

不论CP，J，K如何变化，触发器可实现异步置数，即触发器处于“1”态。

③当R D＝1，S D＝1时

只有在CP脉冲下降沿到来时，根据J，Κ端的取值决定触发器的状态，如无CP脉冲下降沿到来，无论有无输人数据信号，触发器保持原状态不变。

2．D触发器

（1）D触发器符号及功能

D触发器具有置“0”和置“1”功能，其逻辑符号如图3所示，其逻辑功能为：在CP上升沿到来时，若D＝I，则触发器置1；若D＝0，则触发器置0，D触发器的特性方程为

D触发器的状态表见表3

图3 D触发器的逻辑符图3 D触发器的逻辑符

图3所示的D触发器是上升沿触发的，也有

下降沿触发的D触发器。D触发器的种类很多，

有六上升沿D触发器74LS174、八D触发器

74LS273、六D触发器74LS378等，下面介

绍八D触发器74LS273及其应用电路。

（2）八D触发器74LS273

74LS273是具有复位功能、上升沿触发的8位数据锁存器，18个引脚。其功能表见表4，由表可知，当RD＝0时，不论CP，D如何变化，触发器可实现异步清零，即触发器为“0”态。当RD＝1时，只有在CP脉冲上升沿到来时，根据D端的取值决定触发器的状态，如无CP脉冲上升沿到来，无论有无输人数据信号，触发器保持原状态不变。74LS273的引脚图和所组成的8路数显抢答器如图4所示。

该抢答器能实现优先抢答、音响提示、数字显示等功能。电路中S1～S8为自复式常开按钮，分别作为8 路抢答按钮，S0供主持人用于抢答信号的开关。VD9，R11和C1组成上电复位清除电路，VD1～VD8组成或门电路，为单向可控硅VS提供触发电流。R1～R8是保证S1～S8中按钮未按下时，

74LS273对应的数据输人端为低电平。CH233为数显译码驱动电路，当其所有的输人端Y1～Y8为低电平时，数码管处于全熄灭状态，LED为共阴极数码管。当其Y1～Y8端加高电平时，共阴极数码管将显示对应的数字。如Y2为高电平，而Y1 ，Y2，Y3，Y4，Y5，Y6，Y7,Y8为低电平时，数码管显示数字2。IC3为音乐集成块。

表4 74LS273的功能表

该电路的工作原理是：当主持人发出抢答命令后，如第四小组抢先按下S4，74LS273的8脚（D4）为高电平，同时VDI～VD8组成的或门电路输出高电平，触发单向可控硅vs导通，74LS273的H 脚（时钟触发端CP）的电位由低变高，上升沿触发74LS273，使74LS273数据输人端的数据送到数据输出端上，由于可控硅VS一旦导通，74LS273的11脚一直维持高电平，74LS273的数字被锁存，即74LS273的9脚和CH233的4脚也一直维持高电平，经CH233译码后，LED便显示4。另外，在可控硅导通时，经C2耦合，有一触发信号加到IC3的触发端，使喇叭BL产生音响提示。当其他小组再按下其他键时，均不能使74LS273的输出数据发生变化，因此，数码管显示不会改变，也不会显示音响提示。当打开开关S0，电路会因为电源中断而白动复位，显示熄灭，为下一次抢答做好了准各。

图4 74LS273的引脚和应用电路欢迎转载，信息来源维库电子市场网（）