vhdl语言编写 9秒倒计时器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
--------------------------------------------------------------------------------------------
ENTITY CNT9 IS
PORT
( CLK,en: IN STD_LOGIC;
PLD,ENB : IN STD_LOGIC; -------PLD表示复位信号
WARN: OUT STD_LOGIC;
S0 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0));------------译码输出，S0为个位
END CNT9;
--------------------------------------------------------------------------------------------
ARCHITECTURE A OF CNT9 IS
SIGNAL SS : STD_LOGIC_VECTOR (3 DOWNTO 0) ; -------------SS表示个位
BEGIN
PRO1: PROCESS (CLK,en,ENB)
VARIABLE TMPA: STD_LOGIC_VECTOR (3 DOWNTO 0);
VARIABLE TMPWARN: STD_LOGIC;
BEGIN
IF en='1' THEN TMPA:="1001";TMPWARN:='0';
ELSIF CLK'EVENT AND CLK='1' THEN
TMPA:=TMPA-1;
if tmpa='0' then TMPWARN:='1';
END IF;
END IF;
SS<=TMPA;WARN<=TMPWARN;
PROCESS(SS)
BEGIN
CASE SS IS --------------------------个位显示部分
WHEN "0000" => S0 <="0111111";--显示0
WHEN "0001" => S0 <="0000110";--显示1
WHEN "0010" => S0 <="1011011";--显示2
WHEN "0011" => S0 <="1001111";--显示3
WHEN "0100" => S0<="1100110";--显示4
WHEN "0101" => S0 <="1101101";--显示5
WHEN "0110" => S0 <="1111101";--显示6
WHEN "0111" => S0 <="0000111";--显示7
WHEN "1000" => S0 <="1111111";--显示8
WHEN "1001" => S0 <="1101111";--显示9
WHEN OTHERS =>S0<="0000000";
END CASE ;
END PROCESS;
END A;