组合逻辑电路习题

&
Si
&
Ci
3-3、 （6 分） 、试用两个半加器和适当类型门电路实现全加器。 解：对于半加器，有： S i Ai Bi ， Ci 1 Ai Bi 对 于 全 加 器 ， 有 ： S i Ai Bi Ci ，
Ci 1 Ai Bi Ci ( Ai Bi )
Si AiBi Ci+1 ≥1
三、简答题 3-2、 （10 分）完成表 3.2(a)所示的全加器真值表(其中 Ai 和 Bi 是被加数，Ci-1 是来自低位的进 位，Si 表示和，Ci 表示进位)，写出 Si、Ci 的逻辑表达式，并用图 3.2(b)所示 74LS138 二进制 译码器和与非门实现这些函数（画出接线图） 。
Ai 0 0 0 0 1 1 1 1 Bi 0 0 1 1 0 0 1 1 Ci-1 0 1 0 1 0 1 0 1 Si Ci
A0 Ci
A1
A2
A3
Bi Ai 图3-20 译码电路 图 3.5
解：图中的四线-十线译码器，由于 A3=0，变成了三线-八线译码器。F1 和 F2 的表达式如 下： F1 F1 F2 F4 F7 Ai Bi C i Ai Bi C i Ai Bi C i Ai Bi C i C (A B ) C (A B ) A B C i i i i i i i i i F 2 F3 F5 F6 F7 Ai Bi C i Ai Bi C i Ai Bi C i Ai Bi C i = Ai Bi Ci ( Ai Bi ) 电路功能为二位全加器。 (2 分)
Y Y m0 m3 m6 m9 m12 m15 m0 m3 m6 m9 m12 m15
逻辑图如下：
G
1
&
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138(1) A0 A1 A2 STB ST C ST A
1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138(2) A0 A1 A2 STB ST C ST A
图 4.2(b)
由真值表可得：
D0 D3 D6 B0
D1 D4 D7 B0
Y
D2 D5 0
逻辑图如下：
Y 74LS151 D 7 D6 D5 D4 D 3 D2 D1 D0 A 2 A1 A 0 ST
B3 B2 B1
1
B0
(2)、根据（1）所画真值表可得：
Y mi (0,3,6,9,12,15)
1
1
A
B
C
D
A3B3
A0B0
(2)、根据 Y

m
(0, 2, 4, 5, 6, 7, 8, 9, 14, 15) 可得：
Y Y m0 m2 m4 m5 m6 m7 m8 m9 m14 m15 m0 m2 m4 m5 m6 m7 m8 m9 m14 m15
解： （1）根据题意，画出 Y 的真值表或卡诺图如下 (或：Y 的标准与或表达式＝……，与下式对比可得 D0……D7
Y ABCD0 ABCD1 ABCD2 ABCD3 ABCD4 ABCD5 ABCD6 ABCD7 )
A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Y 1 0 1 0 1 1 1 1 1 1 0 0 0 0 1 1
逻辑图如下：
Y
1&
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138(1) A0 A1 A2 STB ST C ST A
1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138(2) A0 A1 A2 STB ST C ST A
D C B A
0
Si ( Ai , Bi , Ci 1 ) m(1,2,4,7) m1m2 m4 m7 Ci ( Ai , Bi , Ci 1 ) m(3,5,6,7) m3m5 m6 m7
Ai Bi Ci-1 1 A0 A1 A2 74LS138 STA STB STC Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
A0 A1 A2 74LS138 1 STA STB STC
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
表 3.2(a)
图 3.2(b)
解：
Ai 0 0 0 0 1 1 1 1 Bi 0 0 1 1 0 0 1 1 Ci-1 0 1 0 1 0 1 0 1 Si 0 1 1 0 1 0 0 1 Ci 0 0 0 1 0 1 1 1
Y
图 4.3b(a)
74LS151 D 7 D6 wenku.baidu.com5 D4 D 3 D2 D1 D0 A 2 A1 A 0 ST
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138(2) A0 A1 A2 STB ST C ST A
图 4.3b(b)
74LS138(1) A0 A1 A2 STB ST C ST A
0
B0 B1 B2 B3 4-3b (15 分)、逻辑函数 Y

m
(0, 2, 4, 5, 6, 7, 8, 9, 14, 15) , 试分别：
(1)、采用“74LS151”集成 8 选 1 数据选择器实现, 并在图 4.3(a)中画图； (2)、采用“74LS138”集成 3 线－8 线译码器实现, 并在图 4.3(b)中画图。
F 74LS153 D0 0 D1 0 D2 0 D3 1 EN
A B
A1 A0
图 2.7
2-8、 图 2.8 所示为四选一数据选择器 74LS153 组成的逻辑图，则 F ＝ _ A B _ 。
A B
A1 A0 D0 0
F 74LS153 D1 0 D2 1 D3 0 EN
图 2.8
2-9. 图 2.9 所示逻辑电路，其中 S = ___________________ ,C = ___________________,它 是一个 ____________ . 答案： S A B C ， C AB C ( A B) ，全加器
AB CD 00 01 11 10
00 1 1 0 1
01 0 1 0 1
11 0 1 1 0
10 1 1 1 0
或
由真值表可得：
D0 D1 D
D2 D3 D4 D7 1 D5 D6 0
逻辑图如下：
Y Y 74LS151 D 7 D6 D5 D4 D 3 D2 D1 D0 A 2 A1 A 0 ST
S C ≥1
∑
CO
∑
CO
A
B 图 2.9
C
2-10.一四位集成加法器构成如图 2.10 所示电路，其输出 S 是输入 BCD 码 A 的 __余三码__.
输出
S3
S 3 S2 S 1 S0 C3 A3 A2 A1 A0 C0-1 B3 B2 B1 B0
S2
S1
S0 C 0-1
C3 A3 A2 A1 A0 B3 =1 B2 =1 B1 =1
Chapter03-组合逻辑电路习题
一、单项选择题 二、填空题 2-6、 图 2.6 所示为四选一数据选择器 74LS153 组成的逻辑图，则 F ＝ __ A __ 。
F 74LS153 D0 1 D1 0 D2 0 D3 0 EN
A1 A A0
图 2.6
2-7、 图 2.7 所示为四选一数据选择器 74LS153 组成的逻辑图，则 F ＝ _AB_ 。
(2 分)
(2 分)
四、分析及设计题 4-2、设计一个组合逻辑电路，输入是 4 位二进制数 B＝B3B2B1B0, 要求能被 3 整除时输出为 1，否则为 0。 (1)、采用“74LS151”集成 8 选 1 数据选择器(如图 4.2(a)所示)实现； (2)、采用两个“74LS138”集成 3 线－8 线译码器(如图 4.2(b)所示)实现；
Y Y 74LS151 D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0 ST
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 A0 A1 A2 STB STC STA
图 4.2(a) 解： （1）设输出位 Y，根据题意，画出 Y 的卡诺图如下 B3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 B0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Y 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1
由全加器和半加器的逻辑表达式可以画出用半加器 实现全加器的逻辑图，如下图所示。
（每个公式 2 分，图 2 分）
Ai Bi
∑
CO
∑
CO
Ai
Bi 逻辑图
Ci
3-5、(6 分）图 3.5 中芯片为 8421 码的四线-十线译码器，说明电路的逻辑功能。
Si
F1
&
Ci+1 F2 &
F0 F1 F2 F3 F4 F5 F6 F7 F8 F9
B0 =1 C
BCD 码
0 0
1 1
图 2.10
A3 A2 A1 A0
B3
B2
B1
B0
图 2.11
2-11(a).一四位集成加法器构成如图 2.11 所示电路，当 C = __0__ 时，实行 A+B 运算. 2-11(b).一四位集成加法器构成如图 2.11 所示电路，当 C = __1__ 时，实行 A-B 运算.