数字逻辑实验指导2013_v0.1_93806263
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3. 实验原理及参考电路
（1）CMOS 与非门的平均延迟时间 tpd 平均延迟时间 tpd 是指与非门输出波形相对于输入波形的延迟，是描述与非门电路工作速度 的参数。如图 1.1（a）所示，定义 tpd＝(tpHL＋tpLH)/2。4000 系列的 CMOS 电路，一般 tpd 为 100∼200ns。而 74HC 系列高速 CMOS 逻辑电路，其 tpd 一般为 20∼40 ns。
测量平均延迟时间 tpd 的电路如图 1.1（b）所示。输入信号 vI 是由信号源输出的方波脉 冲。
vI
50%
vI
&
vO
vO
50%
(b) 测试电路
tpHL
tpFra Baidu bibliotekH
(a)
图 1.1 与非门的平均延迟时间与测试电路
3
（2）CMOS 与非门电压传输特性
电压传输特性是指输出电压 vO 与输入电压 vI 的函数关系，典型的电压传输特性曲线如 图 1.2 所示。由电压传输特性不仅能够判断与非门的好坏，而且还可以从特性曲线上直接读 出一些静态参数，如输出高电平 VOH、输出低电平 VOL、关门电平 VOFF、开门电平 VON、阈 值电压 Vth 、噪声容限电压 VNH 和 VNL 等。
③ 关门电平 VOFF：使电路输出处于高电平状态所允许的最大输入电压。 ④ 开门电平 VON：使电路输出处于低电平状态所允许的最小输入电压。 ⑤ 高电平噪声容限电压 VNH：VNH＝VOHmin－VON ，表示输入为高电平时所允许噪声电 压的最大值。
附件： ............................................................................................................................................29 附一 器件引脚图...................................................................................................................29 附二 其他事项.......................................................................................................................33
2
第一章 分离器件实验
1.1 与非门电路的测试
1. 实验目的
（1）加深对 CMOS 与非门基本特性和主要参数的理解，掌握主要参数的测试方法。 （2）熟悉 TTL 与非门的基本特性和主要参数，以及主要参数的测试方法。
2. 实验任务
（1）测试 CMOS 与非门 CD4011 的平均延迟时间、电压传输特性。 （2）测试 TTL 与非门 74LS00 的电压传输特性、平均延迟时间。
① 输出高电平 VOH：是指与非门有一个或几个输入端接地或接低电平时的输出电平。 产品规范规定，当电源电压为＋5V 时，CD4011 输出高电平的最小值 VOHmin＝4.95V，而 74HC00 电路，其 VOHmin＝3.98V。
② 输出低电平 VOL：是指与非门的所有输入端都接高电平时的输出电平。产品规范规 定，CD4011 的输出低电平的最大值为 VOLmax＝0.05V，而 74HC00 的输出低电平的最大值为 VOLmax＝0.26V。
第二章 可编程器件实验...............................................................................................................18 2.1 点亮数字人生..................................................................................................................18 2.2 多路选择器......................................................................................................................21 2.3 四位加法器......................................................................................................................23 2.4 计数器的设计................................................................................................................27
数字逻辑 FPGA 实验指导
（内部试用 alpha 版）
1
目录
第一章 分离器件实验.....................................................................................................................3 1.1 与非门电路的测试..........................................................................................................3 1.2 简单组合逻辑电路的设计..............................................................................................9 1.3 定时控制电路的设计....................................................................................................13
（1）CMOS 与非门的平均延迟时间 tpd 平均延迟时间 tpd 是指与非门输出波形相对于输入波形的延迟，是描述与非门电路工作速度 的参数。如图 1.1（a）所示，定义 tpd＝(tpHL＋tpLH)/2。4000 系列的 CMOS 电路，一般 tpd 为 100∼200ns。而 74HC 系列高速 CMOS 逻辑电路，其 tpd 一般为 20∼40 ns。
测量平均延迟时间 tpd 的电路如图 1.1（b）所示。输入信号 vI 是由信号源输出的方波脉 冲。
vI
50%
vI
&
vO
vO
50%
(b) 测试电路
tpHL
tpFra Baidu bibliotekH
(a)
图 1.1 与非门的平均延迟时间与测试电路
3
（2）CMOS 与非门电压传输特性
电压传输特性是指输出电压 vO 与输入电压 vI 的函数关系，典型的电压传输特性曲线如 图 1.2 所示。由电压传输特性不仅能够判断与非门的好坏，而且还可以从特性曲线上直接读 出一些静态参数，如输出高电平 VOH、输出低电平 VOL、关门电平 VOFF、开门电平 VON、阈 值电压 Vth 、噪声容限电压 VNH 和 VNL 等。
③ 关门电平 VOFF：使电路输出处于高电平状态所允许的最大输入电压。 ④ 开门电平 VON：使电路输出处于低电平状态所允许的最小输入电压。 ⑤ 高电平噪声容限电压 VNH：VNH＝VOHmin－VON ，表示输入为高电平时所允许噪声电 压的最大值。
附件： ............................................................................................................................................29 附一 器件引脚图...................................................................................................................29 附二 其他事项.......................................................................................................................33
2
第一章 分离器件实验
1.1 与非门电路的测试
1. 实验目的
（1）加深对 CMOS 与非门基本特性和主要参数的理解，掌握主要参数的测试方法。 （2）熟悉 TTL 与非门的基本特性和主要参数，以及主要参数的测试方法。
2. 实验任务
（1）测试 CMOS 与非门 CD4011 的平均延迟时间、电压传输特性。 （2）测试 TTL 与非门 74LS00 的电压传输特性、平均延迟时间。
① 输出高电平 VOH：是指与非门有一个或几个输入端接地或接低电平时的输出电平。 产品规范规定，当电源电压为＋5V 时，CD4011 输出高电平的最小值 VOHmin＝4.95V，而 74HC00 电路，其 VOHmin＝3.98V。
② 输出低电平 VOL：是指与非门的所有输入端都接高电平时的输出电平。产品规范规 定，CD4011 的输出低电平的最大值为 VOLmax＝0.05V，而 74HC00 的输出低电平的最大值为 VOLmax＝0.26V。
第二章 可编程器件实验...............................................................................................................18 2.1 点亮数字人生..................................................................................................................18 2.2 多路选择器......................................................................................................................21 2.3 四位加法器......................................................................................................................23 2.4 计数器的设计................................................................................................................27
数字逻辑 FPGA 实验指导
（内部试用 alpha 版）
1
目录
第一章 分离器件实验.....................................................................................................................3 1.1 与非门电路的测试..........................................................................................................3 1.2 简单组合逻辑电路的设计..............................................................................................9 1.3 定时控制电路的设计....................................................................................................13