数字电子试题

1. （共14分）用四选一数据选择器设计一个三委员表决电路，多数同意则通过。允许使用必要的门电路。要求列出真值表，写出表达式，画出逻辑图。图1为数据选择器的逻辑符号。

图1

2. （共8分）由十进制计数器74160构成的逻辑电路如图2所示，画出状态转化图，分析其功能。

图2

3. （共14分）一个同步计数器的波形如图3所示。画出此计数器的状态转换图；选用JK触发器设计此计数器，写出主要设计

过程。

图3

Q1

Q0

CP

D0D1D2

A0

A1

D3

F

E

四选一MUX

1、写出图1中各触发器的输出0Q 和1Q 的函数表达式，画出0Q 和1Q 对应

CP

的波形，设触发器的初始状态均为

0。

2、已知电路及CP 0、CP 1的波形如图2所示，D R 为异步清零端。设触发器的初态均为0，试画出输出端0Q 和1Q 的波形。

3.试用74161及必要的门电路设计一计数器完成图3所示的计数循环，

74161逻辑符号如图所示。

图3

Q CC Q 0 Q 1 Q 3

T L D C r

CP

D 0 D 1 D 2 D 3

P 74161

Q 2

4. 时序逻辑电路如图所示。 （1）写出该时序电路的驱动方程、状态方程、输出方程； （2）画该电路的状态转换图；

（3）试对应X 的波形（如图5所示），画Q0、Q1和Z 的波形； （4）说明该电路的功能。

5. 由555定时器构成的电路如图6所示，左边的555定时器构成单稳态触发器，右边的555定时器可构成多谐振荡器，各参数如图。

（1）计算出单稳态触发器的脉冲宽度T w。

（2）计算多谐振荡器的振荡周期T及占空比q 。

V CC

0.1μF

5

8 4

3

2

1

555

u I

7

273k Ω

6 10μF

u o1

V CC

0.01μF

5

8 4

3 2

1

555

C -V

C

R 1 R 2 u o2

6 7 R

C

10μF 71k Ω 110k Ω

6. 试用JK 触发器设计一同步时序电路，其状态转换图如图7所示，假设输入为X ，输出为F 。要求写出设计过程，画出逻辑电路图。

1.试用四选一数据选择器74LS153和少量门电路产生逻辑函数

D C B A ABC D B A D C B A C B A C AB Y +++++=。

4.分析如图所示电路，要求列出状态转换表，分析是几进制计数器。

1

6.试为某水坝设计一个水位报警控制电路，设水位高度用四位二进制数提供。当水位上升到8米时，白指示灯开始亮；当水位上升到10米时，黄指示灯开始亮；当水位上升到12米时，红指示灯开始亮。水位不可能上升到14米，且同一时刻只有一个指示灯亮。试用或非门设计此报警器的控制电路。

1.如图所示的逻辑电路是由边沿D触发器和JK触发器组成的状态控制电路。回答下列问题：

(1)分别写出D触发器和JK触发器的输出表达式；

(2)画出如图所示的CP和X输入条件下，各触发器的输出对应的波形，

设触发器的初始状态均为0。

X

试用如图所示的74HC161和必要的门电路设计实现一个10和6可变进制计数。当控制端X=1时，74HC161工作为10进制计数；当控制端X=0时，74HC161工作为6进制计数。具体要求如下：

(1) 画出状态转换图； (2) 画出逻辑图。

5. 试用如图所示的CD4585、7448、共阴数码管及必要的逻辑门电路设计实现一个成绩检查电路，即利用该电路检查输入成绩是否及格。要求只有当输入成绩低于60分时，显示F

，其它情况不显示任何信息。请画出电路图并简单说明电路工作原理。假设输入的数值为2位BCD 编码。

A0A1A2A3B0B1B2B3

a>b a=b aB A=B A

CD4585

BI

6 将下列门电路的输出逻辑表达式或者逻辑值填写在括号中, 对

CMOS 电路，图中给予标注，未加标注的为TTL 电路。

7 写出Y1和Y2的函数表达式。

A

F 1= ( ）

A

F 2=( ）

4

A

F 3

F 3

= ( ）

F 5= ( ） F 6= ( ）

B

F 7= ( ） 1

F 8= ( ）

B

五、（共10分）分析下图所示电路：

(1) 画出74161（四位二进制加法计数器）Q 3Q 2Q 1Q 0的状态转换图。

假设Q 3Q 2Q 1Q 0的初始状态均为0。

(2) 写出输出函数F 的逻辑表达式F (A 2,A 1 ,A 0)的最小项之和形式。 (3) 画出输出函数F 随时钟CP 变化的波形图。假设Q 3Q 2Q 1Q 0的初始

状态均为0。

A Y1 Y2

画出状态转换图，说明电路的功能及电路能否自启动。

六、用一片74161和必要的逻辑门电路设计一个可控计数器，要求当控制信号M=1时，实现5进制计数器；而当控制信号M=0时，实现12进制计数器。画出所设计的可控计数器的逻辑电路。74161的逻辑符号如下

七、用555定时器、两个电阻R1和R2、两个电容C1=10μF和C2= 0.01μF，设计一个占空比为0.6、振荡频率为f=50Hz的振荡器。要求画出给定元件设计的振荡电路并合理选择R1和R2的阻值，将元件参数标注在电路元件旁。

八、分析下图所示电路：

（1）画出74161（四位二进制加法计数器）Q3Q2Q1Q0的状态转换图；（2）写出输出函数F1 (Q2,Q1 ,Q0)和F2 (Q2,Q1 ,Q0)的逻辑表达式；（3）画出输出函数F1和F2随时钟CP变化的波形图。