关于万兆以太网标准

万兆以太网标准

关于万兆以太网标准

万兆以太网物理层规格

在IEEE 802.3ae中定义了万兆以太网物理层规格（PHY）和支持光模块，如下图所示（左）。在以太网标准中，光模块被正式定义为一种物理媒体依赖接口（PMD）。右图显示了PMD、PHY和MAC（媒体访问控制）在交换路由器板卡上的逻辑设计。万兆以太网MAC（右图）在服务接口（向PHY）以 10Gb/s的速率运行，在MAC PHY层之间适应速率，通过调试Inter-Packet Gaps （IPG）以适应LAN PHY和WAN PHY的略有不懂的数据速率。速率适应机制在IEEE 802.3ae中叫做Open Loop Control。

Stack Diagram of 10GE PHYS & PMDs Typical Switch Card Layout

万兆以太网物理层规格（PHY）为：

连续LAN PHY

连续物理层由64b/66b多媒体数字信号编解码器（译码/解码)配置和serializer/deserializer (SerDes)组成。64b/66b多媒体数字信号编解码器配置是执行包描绘的块状编码配置。SerDes为连续光模块或PMD，在传送器上将16- bit并行数据路径（每个644 Mb/s）排序到一个10.3Gb/s的连续数据流，并将一个10.3Gb/s的连续数据流去序列化到16-bit并行数据路径（每个

644Mb/s）。

连续WAN PHY

连续WAN PHY由WAN接口子层（WIS）、64b/66b多媒体数据信号编解码器配置（与上文描述一样）、和SerDes组成，SerDes也与上文描述一样，除了连续数据流的速度为9.95Gb/s（OC-192），每个16-bit并行数据路径为622Mb/s。WIS为SONET framing和X7+ X6 + 1 scrambling专门设计。与SONET OC-192

速度结合，连续WAN PHY使万兆以太网能在现有SONET OC-192设施和10Gb/s Dense Wavelength Division Multiplexing （DWDM）光学网络上无中断运行。

万兆以太网物理媒体独立接口

下表显示了万兆以太网PHY和万兆以太网PMD光纤类型和最大确保距离。前四个PMD由IEEE 802.3ae定义，后两个PMD目前市场上可得。凭借新的High-Band Multi-Mode fiber（HDMMF），850nm连续光模块支持高达300米。

万兆以太网应用——基于不同PHY和PMD的结合

具有850nm连续光模块的LAN/WAN PHY（连续）：Intra POP/数据中心连接具有1310nm连续光模块的WAN PHY（连续）：以太网到DWDM/SONET OC-192 具有1550nm连续光模块的WAN PHY（连续）：Inter POP/数据中心连接（长距离）

在国际标准组织开放式系统互联（OSI）参考模型下，以太网是第二层协议。万兆以太网使用IEEE 802.3以太网介质访问控制协议（MAC）、IEEE 802.3以太网帧格式以及IEEE 802.3最小和最大帧尺寸。

正如1000Base-X和1000Base-T（千兆以太网）都属于以太网一样，从速度和连接距离上来说，万兆以太网是以太网技术自然发展中的一个阶段。但是，因为它是一种只适用于全双工模式，并且只能使用光纤的技术，所以它不需要带有冲突检测的载波侦听多路访问协议（CSMA/CD）。除此之外，万兆以太网与原来的以太网模型完全相同。

在以太网中，PHY表示以太网的物理层设备，它对应于OSI模型的第一层。PHY 通过连接介质（光纤或铜线）与MAC层相连，而MAC层对应的是OSI模型中的第二层。在以太网的体系结构中，PHY（第一层）进一步划分为物理介质层（PMD）和物理编码子层（PCS）。例如，光纤收发机属于PMD，PCS 由编码器和一个并串转换器或复用功能组成。

802．3ae规范定义了两种PHY类型：局域网 PHY和广域网PHY。广域网PHY在局域网PHY功能的基础上增加了一个扩展特性集。这些PHY惟一的区别在PCS 上。同时，PMD也有多种类型（请参见图1）。

图2 XAUI可充当MAC和PCS之间的一个扩展接口

芯片接口（XAUI）

在万兆以太网特别工作组的诸多创新中，有一个被称做XAUI（读作“Zowie”）的接口。其中的“AUI”部分指的是以太网连接单元接口（Ethernet Attachment Unit Interface）。“X”代表罗马数字10，它意味着每秒万兆(10Gbps)。XAUI 被设计成一个接口扩展器，它扩展的接口就是XGMII（与介质无关的万兆接口）。XGMII是一个74位信号宽度的接口（发送与接收用的数据路径各占32位），可用于把以太网MAC层与物理层（PHY）相连。在大多数典型的以太网MAC和PHY 相连的、芯片对芯片的应用中，XAUI可用来代替或者扩展XGMII。

XAUI是一种从1000Base-X万兆以太网的物理层直接发展而来的低针数、自发时钟串行总线。XAUI接口的速度为1000Base-X 的2.5倍。通过调整4根串行线，这种4bit的XAUI接口可以支持万兆以太网10倍于千兆以太网的数据吞吐量。

XAUI使用与1000Base-X同样的8B/10B传输编码，并通过印刷电路板上的铜线等常用介质提供高质量的完整数据。XAUI还包括其他一些优势：由于采用自发时钟，所以产生的电磁干扰（EMI）极小；具有强大的多位总线变形补偿能力；可实现更远距离的芯片对芯片的传输；具备较强的错误检测和故障隔离功能；功耗低，能够将XAUI输入/输出集成到CMOS中等。

许多零部件厂商都已经宣布在自己的独立芯片、专用集成电路（ASIC）芯片、甚至FPGA（可编程门阵列）中提供XAUI接口能力。万兆以太网的XAUI 技术与其他主要的工业标准是相同或相当的，如InfinaBand、万兆光纤通道以及通用的铜线和光纤主干互连等，这一点可以确保万兆互连技术能够在健康有序的市场竞争中，以低廉的的成本提供出色的产品。

XAUI的具体应用目标包括：从MAC到物理层芯片之间的互连，以及从MAC到光纤收发器模块之间的直接连接。XAUI是标准草案建议中万兆可插式光纤模块