Modelsim仿真步骤
【翻译】modelsim指南之基本仿真(digital logic)
Introduction本文将一步步实现以下基本仿真流程:1.创建设计工作库2.编译设计单元3.加载设计4.运行仿真本文用到的设计文件本文的范例是一个8位的二进制加法计数器和相关的测试文件。
保存路径：Verilog-<install_dir>/examples/tutorials/verilog/basicSimulation/counter.v and tcounter.v相关阅读用户手册的章节：设计库、Verilog和SystemVerilog仿真。
参考命令：vlib,vmap,vlog,vcom,view,run.创建设计工作库在你仿真前，必须先创建一个库并编译源码到这个库。
1.创建一个新目录并复制本文的设计文件。
Copy counter.v 和tcounter.v2. 启动modelsim。
a. windows下双击快捷方式启动,你将看到modelsim的欢迎对话框，单击Close.b. 选择File > Change Directory 指定到第一步创建的目录。
3. 创建工作库。
a. 选择File > New > Library.弹出一个对话框，可以指定库名等选项。
如图1。
图1 创建一个新库b. 在Library Name项输入work（如果它没有自动输入）。
c. 单击OK.modelsim创建了一个目录work并写了一个名为_info的文件到这个目录。
这个_info文件必须保持在work文件夹以区分他是modelsim的库。
不要从你的操作系统里修改这个文件夹里的内容；所有操作应该在modelsim里进行。
modelsim也把work库添加到库窗口（图2）并记录库映射作为未来参考（modelsim.ini）。
图2当你在第3步单击确定后，Transcript窗口显示以下内容：vlib workvmap work work这两行命令等于你的菜单操作。
编译设计单元创建工作库后，接着就准备编译你的源文件。
ModelSim仿真流程
ModelSim仿真流程关于ModelSim仿真流程EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
下面店铺准备了关于ModelSim仿真流程，欢迎大家参考!1、运行ModelSim，如果上一次使用ModelSim建立过工程，这时候会自动打开上一次所建立的工程;2、点击File->New->Project，在Project Name中我们输入建立的工程名，在Project Location中输入工程保存的路径，注意ModelSim不能为一个工程自动建立一个目录，这里我们最好是自己在Project Location中输入路径来为工程建立目录，在Default Library Name中为我们的设计编译到哪一个库中,这里我们使用默认值，这样，在我们编译设计文件后，在Workspace窗口的Library中就会出现work库。
这里我们输入完以后，点击OK;3、如果提示我们给定的工程路径不存在，是否建立该路径，我们的目的就是为工程建立一个新目录，因此，点击确定;4、点击Create New File可以为工程添加新建的文件，点击Add Existing File为工程添加已经存在的文件，点击Create Simulation为工程添加仿真，点击Create New Folder可以为工程添加新的目录。
这里我们点击Create New File;5、我们在File Name中输入文件名称，Add file as type为输入文件的.类型为VHDL、Verilog、TCL或text，这里我们使用默认设置VHDL，Folder为新建的文件所在的路径，Top Level为在我们刚才所设定的工程路径下。
点击OK;并在Add items to the Project窗口点击Close关闭该窗口;6、这时候在Workspace窗口中出现了Project选项卡，在其中有文件名.vhd，其状态栏有一个问号，表示未编译，我们双击该文件，这时候出现编辑窗口，在其中我们输入我们的设计文件7、点击File->Save，并退出该窗口(File->Close);8、在WorkSpace窗口的文件名.vhd上点击右键，选择Compile->Compile All;9、在脚本窗口中将出现一行绿色字体Compile of DivClkHDL.vhd was successful.，说明文件编译成功，在该文件的状态栏后有一绿色的对号，表示编译成功;10、下面我们开始仿真，点击菜单Simulate->Simulate，展开Design选项卡下的work库，并选中其中的behavioral，这是在Simulate中出现了work.实体名(behavioral)表示我们所要仿真的对象，Resolution为仿真的时间精度，这里我们使用默认值，点击OK;11、为了观察波形窗口，我们点击菜单View->Wave;12、这时候出现的Wave窗口为空，里面什么都没有，我们要为该窗口添加我们需要观察的对象，首先在主窗口而不是波形窗口中点击View->Signals打开信号列表窗口，在改窗口中点击Add->Wave->Signals in Design，这时候在波形窗口中就可以看到这些信号了;13、下面我们就开始仿真了，在主窗口中输入命令对信号进行驱动仿真14、退出仿真，在主窗口中点击Simulate->End Simulation，会出现对话框，提示我们是否确认退出仿真，我们点击是退出仿真;。
ModelSim-Altera_6.5仿真入门教程
平台软件：ModelSim-Altera 6.5e (Quartus II 10.0) Starter Edition内容1 设计流程使用ModelSim仿真的基本流程为：图1.1 使用ModelSim仿真的基本流程2 开始2.1 新建工程打开ModelSim后，其画面如图2.1所示。
图2.1 ModelSim画面1. 选择File>New>Preject创建一个新工程。
打开的Create Project对话框窗口，可以指定工程的名称、路径和缺省库名称。
一般情况下，设定Default Library Name为work。
指定的名称用于创建一个位于工程文件夹内的工作库子文件夹。
该对话框如图2.2所示，此外还允许通过选择.ini文件来映射库设置，或者将其直接拷贝至工程中。
图2.2 创建工程的对话框2. 按照图2.3所示，设置Project Name为LED_FLOW，Project Location为D:/led_flow。
图2.3 输入工程信息当单击OK按钮后，在主体窗口的下方将出现Project标签，如图2.4所示。
图2.4 Project标签3. 之后，将出现Add Items to the Project的对话框，如图2.5所示。
图2.5 在工程中，添加新项目2.2 在工程中，添加新项目在Add Items to the Project对话框中，包括以下选项：•Create New File——使用源文件编辑器创建一个新的Verilog、VHDL、TCL或文本文件•Add Existing File——添加一个已存在的文件•Create Simulation——创建指定源文件和仿真选项的仿真配置•Create New Folder——创建一个新的组织文件夹1. 单击Create New File。
打开图2.6所示窗口。
图2.6 创建工程文件夹2. 输入文件名称：LED_FLOW，然后选择文件类型为Verilog。
modelsim仿真流程
modelsim仿真流程
ModelsIm仿真流程 ModelSim是一个功能强大且广泛使用的数字电路和模拟软件。
它能够模拟各种不同的电路，包括FPGA、ASIC、流片等，并且可以仿真VHDL、Verilog和SystemC等语言编写的代码。
本文将介绍ModelSim的仿真流程。
1. 建立仿真环境首先，我们需要创建一个仿真环境。
这意味着我们需要创建一个Project文件夹，将仿真所需要的所有文件（包括设计文件、仿真模型以及测试文件等）都放在里面。
我们可以选择使用ModelSim自带的Project Manager工具或者直接使用终端命令行来完成这个工程。
2. 编译设计文件下一步是编译设计文件。
这意味着我们需要把设计文件转换为ModelSim可以理解的仿真模型。
我们可以使用vlib命令来建立一个仿真库，然后使用vlog命令来编译设计文件。
编译完成后，我们需要使用vsim命令进入仿真环境。
3. 进行仿真在仿真界面中，我们可以加载测试文件，然后使用run命令来进行仿真。
这将模拟电路在一个虚拟的环境中运行，并产生仿真结果。
我们可以使用ModelSim提供的信号跟踪和波形查看工具来观察电路的运行状态并分析仿真结果。
4. 仿真结束仿真完成后，我们可以使用exit命令退出仿真环境，并使用ModelSim提供的波形分析和统计工具来评估仿真结果。
如果需要进行更详细的分析，我们可以将波形数据导出到其他工具进行进一步处理。
总之，ModelSim是一个非常强大的数字电路和模拟软件。
掌握其基本操作和仿真流程，可以帮助我们更高效地进行数字电路设计和开发工作。
Modelsim仿真流程-经验总结
Modelsim仿真流程－经验总结1．Modelsim简介略。
2.modelsim仿真流程：modelsim基本的仿真流程包括建立库、建立工程并编译、仿真、调试、但在libero环境中运行modelsim时，软件自动映射库和生成工程文件。
其中功能仿真、综合仿真以及后仿真分别映射presynth、postsynth和postlayout库。
基本流程是：建立工作库→编译源代码→启动仿真→分析、调试。
2．1建立库并映射在modelsim中，任何使用VHDL、Verilog HDL、SystemC等语言实现的设计，都被编译到一个库中。
♥方法一：File>New>Library选择新建并映射到该库；♥方法二：在modelsim>提示符下运行命令vlib work2-建立库,vmap work work2-建立映射库；2．2建立工程Modelsim仿真需要建立自己的工程，同时modelsim还提供了文件夹管理工程的功能。
♥step1:File>New>project，并指定库文件名；♥step2:新建文件或导入文件；2．3编译文件建立好工程后，使用compile功能对源文件进行编译。
Libero环境启动modelsim时，系统执行run.do脚本文件自动编译源文件。
♥鼠标右击文件，选择compile All对所有的工程文件执行编译操作；♥启动仿真，使用simulation>start simulation>选择design选项卡功能使modelsim进入仿真状态，之后可以运行仿真。
在libero环境下，运行modelsim直接从运行仿真这一步骤开始。
♥运行仿真可以设置仿真时间或选择仿真全部♥tcl命令：do run.do –当设计修改后，使用此命令重新导入设计；Do wave.do-打开波形列表文件，或者向当前波形添加列表；Restart-复位当前仿真，从0时刻重新仿真；Run 1ms-运行仿真1ms时间；Run all-运行全部的仿真；在libero环境下，可以自己编写脚本文件代替run.do文件，在项目比较大的情况下可以大大简化仿真的操作。
ModelSim后仿真 详细流程介绍
考虑的是理想化的情况， 没有门延迟，没有布线延 迟。只关注代码的行为级 功能描述是否正确。
只能估计门延时，不能估计线延 时，仿真结果和布线后的实际情 况还有一定的差距，并不十分准 确。由于目前综合工具比较成熟， 一般省去此环节的仿真，直接进 行下一步仿真。
延时信息
目录
仿真的基本概念
后仿真前的基本准备工作
后仿真的基本操作步骤
后仿真前的基本准备工作
ModelSim库
库文件，是指已经编译通过的设计文件的总体。 ModelSim中有两种库类型：
工作库
1.库的内容会随着使用者 更新设计文件和重新编译 而变化； 2.存放当前设计文件编译 Description of the business 后产生的设计单元； 3.编译前必须先创建好工 作库； 4.每次编译只允许有一个 工作库； 5.默认的工作库名是work
仿真的基本概念
什么是仿真?
仿真的一般性含义是：使用EDA工具，通过对设计 的实际工作情况进行模拟，验证设计的正确性。
仿真过程，是正确实现设计的关键环节，用来验证设计者的设 计思想是否正确，及在设计实现过程中各种分布参数引入后， 其设计的功能是否依然正确无误。
仿真的基本概念
什么是仿真?
仿真的一般性含义是：使用EDA工具，通过对设计 的实际工作情况进行模拟，验证设计的正确性。
LPM
altera_mf
调用了 lpm 元件的设计仿真时需要
调用了 Altera 的MegaFunction的设计仿真时需要
调用了 Altera 的原语（primitive ）的设计仿真时需要
使用ModelSim的仿真步骤
使用ModelSim的仿真步骤：
1．建立工程：选file/new/project菜单,打开Create Project窗口.
填Project Name栏,为你的工程启一个名子.
按Browse按纽,为你的工程指定一个盘上目录,作为以后工程文件的存放位置.
指定缺省库名为Work库.
2．在出现的ADD ITEMS TO THE PROJECT窗口中选Create New File为当前工程加入一个新建文件,或选Add existing File为当前工程加入一个已存在的文件.
3．选Compile/compile All对当前设计工程进行编译.
4．选Simulate/Star Simulation菜单项,打开仿真器.
5．在仿真器中选Design页,点击WORK页前的加号,打开WORK 库,选一个仿真文件,选好后,点击右下脚的OK按纽.
6．在出现的Object窗口中,会有芯片的引脚列表.选一个引脚,压鼠标右键,弹出一菜单,在其中选Add to wave/Selected Signal菜单项,可将引脚对象加入到Wave窗口中.重复上述过程,将全部引脚加入到Wave波形窗口中.
7．在WAVE中,选一个引脚,用WAVE窗口的工具画加在引脚上的波形.
8．画完输入引脚的波形后,输入RUN –ALL,回车,执行仿真.
注:上述仿真过程,可用命令:
vsim work.filename
启动仿真窗口.
view wave
打开波形窗口
add wave –dec *
加入所有波形信号,以十进制方式force
为每个引脚加入驱动信号
run –all
执行仿真任务。
Modelsim 仿真步骤总结
Modelsim 仿真步骤总结Modelsim 仿真主要有以下三个方面：各版本的方法大体一致。
（1）建立库并映射库到物理目录；（2）编译源代码（包括testbench)；（3）执行仿真；下面具体演示每一步的操作方法及流程，为力求简洁，其中有多种操方法的只介绍一种。
一）建立库的演示：步骤为——启动modelsim>点击file菜单>(Change Directory)>new>(project)>library.注括号内的步骤非必须。
1.1）启动modelsim;（1.2)点击file菜单，此时若需更改路径，可以点击其中的Change Directory.(注modelsim会自动默认路径。
我们也可以在1.1步骤之前建立一个文件夹用于modelsim的工程，再将路径更改到我们新建的文件夹路径。
）（1.3）点击file子菜单中的new,选择project用于新建立一个modelsim工程。
（虽然此步非必须，但是建立一个新工程有益于接下来整个仿真文件的管理。
）1.4）点击file子菜单new,再点击new下的library,用于建立一个库。
（仔细观察1.3步，新建工程的同时亦可建立库）。
至此，modelsim仿真第一大步建立库的工作完毕。
二）编译源代码（包括testbench):大家都已知道在quartus中编译源代码的方法，这里说明一下在modelsim中编译源代码及testbench的方法。
步骤为——建立一个新工程（同时建立库）后，会自动提示你四个选项。
如图：选create new file后提示对话框，（也可以在有源文件的情况下选择add existing file到工程中。
例如我们用quartus写好文件后，可以用此方法将quartus中的文件添加到modelsim工程中来）让你命名你即将创建的新文件，完毕后，会自动出现一个空白的编辑窗口，在那里输入源代码和testbench。
ModelSim后仿真 详细流程介绍
后仿真的基本操作步骤
时序仿真的流程
5.选中选项卡中的SDF，步骤分别是点击“add”，在弹出的Add SDF Entry 窗口中，在SDF File中，点击“Browse”选择找到ModelSim中的工程目录的 标准延时文件devider_module_v.sdo，作用域填写测试平台文件的例化模块 名i1，最后点击“OK”确定，如下图所示。
后仿真的基本操作步骤
时序仿真的流程
2.对这几个文件进行全编译，编译成功后，结果如下图所示。
后仿真的基本操作步骤
时序仿真的流程
3.选择菜单栏的 simulate－>start simulate，如下图所示，启动 仿真设置页面。 选中上面的选项卡中的 Design 再点击 work 左边的“+”，选中 文件divider_module_tb.v。 注意：要把 Enable optimization 前面的勾去掉，即不进行自动优 化。
后仿真的基本操作步骤
时序仿真的流程
THANKS!
综合后仿真
仿真的基本概念
仿真的分类?
布局布线后仿真（后仿真），即时序仿真，是指使用 布局布线后综合工具给出的模块和连线的延时信息， 在最坏的情况下对电路的行为作出实际的评估。
门延时 走线延时
FPGA的实际工作情况
一般来说，布局布线后仿 真必须进行，以此确保设 计的可靠性和稳定性，发 现时序违规（Timing Violation）。
目录
仿真的基本概念
后仿真前的基本准备工作
后仿真的基本操作步骤
后仿真的基本操作步骤
时序仿真的流程
所用例子：divider_module.v
1.新建一个project，建立divider_module工程，建立work工作库，把 quartus II综合后的simulation文件夹里的几个文件一起复制到当前工 程目录下，向工程添加三个文件——divider_module.v， divider_module_tb.v 和 divider_module.vo，如下图所示。
Modelsim仿真方法总结
Modelsim仿真方法总结第一篇：Modelsim 仿真方法总结Modelsim 仿真方法总结Modeling 仿真工具是Model公司开发的。
它支持Verilog、VHDL以及他们的混合仿真。
Modelsim各版本的使用方法大体一致，Modelsim仿真主要分为前仿真和后仿真。
下面来具体介绍modelsim 的仿真方法，涉及quartus-modelsim联合（使用）仿真的差异会特别提示。
前仿真与后仿真说明 1.1 前仿真前仿真也称为功能仿真、行为仿真。
旨在验证电路的功能是否符合设计要求，其特点是不考虑延迟（包括门延迟与线延迟），主要验证电路与理想情况是否一致。
前仿真需要用到RTL级代码(由源代码经过综合后产生）与T estbench。
1.2）后仿真后仿真也称为时序仿真或者布局布线仿真。
是指在电路已经映射到特定的工艺环境以后，综合考虑门延迟与线延迟的影响，验证电路在一定的时序条件下是否存在时序违规以及能否满足设计构想的过程。
需要用到的文件是——从布局布线结果中抽象出来的门级网表、testbench和后缀名为sdo或者sdf的标准时延文件。
注：扩展名为sdo和sdf的标准时延文件包含门延迟与实际布线延迟，能较好的反应芯片的实际工作情况。
二）modelsim仿真主要有以下几个步骤：（1）建立库并映射库到物理目录；（2）编译源代码（包括Testbench)；（3）执行仿真；解释：①库：modelsim中有两类仿真库。
一种是工作库，默认名为work;另一种是资源库。
Work库中存放当前工程下所有已经编译过的文件，所以编译前一定要建立一个work库。
资源库存放work库中已经编译文件所要调用的资源，这样的资源可能有很多，它们被存放在不同的资源库内。
（例如要想对综合在cyclone芯片中的设计做后仿真，就需要有一个名为cyclone_ver的资源库。
）映射库用于将已经预编译好的文件所在目录映射为一个modelsim可识别的库。
modelsim 10仿真教程
Modelsim仿真教程一、前期准备1、正确安装好modelsim和quartus软件。
我用的平台的版本是Modelsim SE10.1和Quartus II10.1。
2、在ModelSim中加入Quartus提供的仿真库在ModelSim中进行仿真需要加入Quartus提供的仿真库，原因是下面三个方面：·Quartus不支持Testbench；·调用了megafunction或者lpm库之类的Altera的函数；·时序仿真要在Modelsim下做仿真。
下面以Altera器件为例，介绍如何在ModelSim中加入Altera的仿真库，Quartus II 软件中自带有Altera的仿真库，只要把它拿到ModelSim中去编译一下就可以了，具体步骤如下：（1）.设置仿真库路径打开ModelSim安装目录(我用的是ModelSim SE10.1版本，安装在C:\modeltech_10.1目录下)，新建文件夹altera，我们就在该目录下存放预编译的各种Altera库。
启动ModelSim SE，在主窗口执行【File】/【Change Directory】命令将路径转到altera文件夹。
（2）.新建库Quartus II中提供的仿真库文件存放的路径是....\altera\10.1sp1\quartus\eda\sim_lib，每个库文件提供了两种形式：.v(Verilog)格式和.vhd(VHDL)格式两种，根据你所用的语言选择使用。
用于编译资源库的文件有220model.v，220model.vhd，220pack.vhd，altera_mf.v，altera_mf.vhd，altera_mf_components.vhd，altera_primitives.v，altera_primitives.vhd，altera_primitives_components.vhd文件。
modelsim基本仿真流程
modelsim基本仿真流程ModelsSim基本仿真流程ModelsSim是一款常用的数字电路仿真工具，主要用于验证和调试硬件设计。
本文将介绍ModelsSim的基本仿真流程，帮助读者了解如何使用ModelsSim进行数字电路仿真。
一、创建工程我们需要创建一个ModelsSim工程。
在ModelsSim界面上方的菜单栏中选择"File"，然后选择"New"，再选择"Project"。
在弹出的对话框中，输入工程名称和工程路径，点击"OK"按钮即可创建工程。
二、添加设计文件在创建好的工程中，我们需要添加要仿真的设计文件。
在ModelsSim界面左侧的"Project"窗口中，右键点击工程名称，选择"Add Existing File"。
然后选择要添加的设计文件，点击"OK"按钮即可将设计文件添加到工程中。
三、设置仿真编译选项在添加完设计文件后，我们需要设置仿真编译选项。
在ModelsSim 界面左侧的"Project"窗口中，双击工程名称，打开工程设置窗口。
在"Compile"选项卡中，选择仿真模型和仿真器，并设置仿真选项。
根据需要，可以选择不同的仿真模型和仿真器，以及设置仿真时钟周期等参数。
四、编译设计设置完仿真编译选项后，我们需要编译设计。
在ModelsSim界面左侧的"Project"窗口中，右键点击工程名称，选择"Compile"。
ModelsSim将会对设计文件进行编译，生成仿真所需的文件。
五、创建仿真波形在编译设计后，我们需要创建仿真波形。
在ModelsSim界面下方的"Wave"窗口中，点击"New Wave"按钮。
在弹出的对话框中，选择要仿真的信号和时钟，并设置仿真时间范围。
Modelsim工具的一般仿真流程
Modelsim工具的使用仿真流程1.建立work库通常modelsim在使用的时候，和大多数开发软件一样，第一步先建立一个工程。
而modelsim在建立工程之前，一般都要建立一个工作库（library），命名为work,仿真的时候工程就运行在这个库里面。
通常modelsim在第一次运行的时候，并没有work这个库文件，所以没有work库的话，先建立一个work的library,再建立新的工程。
一般的工程路径设置如下：project 放置FPGA的工程文件，source 放置源代码（ipcore, 建议放在工程的根目录下，有同事发现ipcore改变其路径，仿真的时候会出错，并且工程里面要手动添加IP核的文件），simulation 放置modelsim的仿真工程。
新建一个work库。
File New- Library^Hamc Type|旳thlibrary □fate 冋叶 djibs/dltera 兰沖忡阿」iflibraryGsfrfr^r^/vM 」ih 叩袖暮 A 』I F土扛就am_nF 』Pt Library冷忡怕.VFTl ihr^iy U Mr 耳丫日皿 ^clgrsiLibrary U fJter 耳什 d.libqkydbMii r 車 cyclorigii^ver 匸• fbalfi 讨 bIpm Library C ：fafcsr^/Y«riag 」ts|cy!cbn“i 』er Library 押 aOEL.TECHT 简 adfbdb Library C; I'dtere/Yf-dJib 訓 pm r 血 IfTTl fCF Library Cii'dterc/Ycrioq itsl|prn vei (K nr 匚E 」b (emipo) Library JHODEL lEO-i/.JirEiJb —机 rrtlA/m 上rrtCWm Library Library SwaEiBL_TEOf.,^IIi J1MCiCiELJEOif,.jbm-2J 2 4-jt^ nrtPA 上虫nrtU^F Library 4MaOELJBOf..#ia_lb Library ^OCEL_lKHf../upfJlb 七 >[■ nrtlJ /in Library 4HariELjEa-v.，Aj^-i.]d 二九 Oiv^fn Libr^^y jH0CEL_lEair..1iO5V'7TTT jrtL 驹肚哼 Ubhfiiy C ； |前岀i ■訝计M 」ibs/sMEef 4t 珂aS_Vd Llbifliy C^i'dlsre/Yri 1匚电_11&4护1口_样「 + A L #_血 ULr^ryinciriELjrciir.js^sd 二 4^ vtaLocu Library iNUDEL.IECHf ../Vt^OCO 二 jL IPlibrary钿 tWEL-TECHLQ*_ 血 iTcddsinni 」ti library 榔口DEL JEO#. /rrcrtslcm 」H函山，ddlibrary $WCiLELJEO*../£td 上 JtL ctdjdsssIc-ptrMt Library iMQLEL_7EO+skps* 抄it丄血 a^ncpsyi Library 4b<GDEL_7EQf ii/syncpsyi 工忙 vsrilog Library!|NCi[jEL_IE'CHf../voracgHl Ubraiy — ■pgM 丄::灯血刃向dl H K , ±O -I Mirai-dtei e_rf dtei 0jrf_W5T J L 业 dteia_^-r +札i y 叭戸■ 1血ryderal ■湘于 土丸1幻畝惟」血 ± -fl.晌 1 JL 布肝■榆 血 (mptr) t-血 + 脚.fil"：皿1 七 J^lntFAffltllTmtUMnO5>*TTi占艸 列4_¥・■5i,i_^fd MtdiZDEO■see _____ tn 处加i 」t> 1,直泅4- 血 ^itd rfevd-^rrTS^I ： t_ 刊「即裤 £ 血 Wl IJIJtrtrra v UbTs y Lltrof!/li 啊母章 Llbrsr/ Libi Lib ary Libitr^ Llbrcrj^ Ubi-arji Libi BTy Libror^ Lihi aru LltfWy Li 輛屮 Hfeiar^ Ubtar^ Uts a 3LlbiSTy Liti it JLibi CT 'JLltieryUbiery 心灯t 冋vMIJte/dm U.Ttinqghdl Ib5]l 或er 士 nf U idtei ■5,lm1kgJt5jdiiT!r3_Tf_ver ■"LMlteldJ^lkg 」二吋*阳 d.-'if!C\ i^tti 时』hdl 」b5」cytkKiH* G ：jairHi^iv**lkgJr^ci<l0rFl!_wi 『Ibsjdbgrs^nfC ； t^tri ■5,lwUcgJb^!dii ,?r3_Tf_ver口 i^tei 讯 \rhdl 」b5」cytki 『前口円忙叭 FijIVfldlrgJr^cyclDnFlI.^『刚建立的work 库是空的，因为里面什么东西都没有，但是当添加了相应的文件后，编译一 次，work 就会有容了。
Modelsim6.5基本仿真步骤
复制以下路径文件到新建的仿真目录下（我的仿真目录是/我的文档/MODELSIM/BASICSIMULATION），
Verilog–<install_dir>/examples/tutorials/verilog/basicSimulation/counter.vand tcounter.v
a)在主窗口中选择Simulate > End Simulation
b)输入命令vsim -novopt counter
14、打开之前生成的波形文件
a)输入view wave
b)选择File > Load
c)双击waveedit.do文件
15、导出刚才创建的波形
a)第一种是导出格式为HDL格式的test bench文件。
i.File > Export > Waveform
ii.选择Verilog Testbench（你用什么就选什么）
iii.如果必要的话输入1000for End Time
iv.在文件名中输入“export”然后点OK
v.
vi.通过以上步骤，modelsim就根据波形自动创建了一个名为export.v的test bench文件。
*/
for (i = 4'b0; ((carry == 4'b1) && (i <= 7)); i = i+ 4'b1)
begin
increment[i] = val[i] ^ carry;
carry = val[i] & carry;
end
end
endfunction
always @ (posedge clk or posedge reset)
modelsim仿真流程
modelsim仿真流程ModelSim6.4仿真的操作流程1. ModelSim简介ModelSim是Mentor公司的产品。
在业界，它被认为是最优秀的HDL语言仿真软件。
它提供友好的仿真环境，是支持VHDL和Verilog混合仿真的仿真器。
它采用直接优化的编译技术、T cl/Tk技术和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核。
其个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。
其主要特点可概括如下：RTL和门级优化，本地编译结构，编译仿真速度快，跨平台跨版本仿真；VHDL和Verilog混合仿真；源代码模版、项目管理；集成了性能分析、波形比较、代码覆盖、数据流ChaseX、Signal Spy、虚拟对象（Virtual Object）、Memory窗口、Assertion窗口、源码窗口显示信号值、信号条件断点等众多调试功能；C和T cl/Tk接口，C调试；对SystemC的直接支持和HDL任意混合；支持SystemVerilog的设计功能；对系统级描述语言的最全面支持，SystemVerilog，SystemC，PSL；ASIC Sign off。
ModelSim分几种不同的版本：它们分别是SE、PE、LE和OEM，其中SE（System Edition）是最高级的版本，PE是版本，LE是版本，而集成在Actel、Atmel、Altera、Xilinx以及Lattice 等FPGA厂商设计工具中的均是其OEM（Original Equipment Manufacture，原始设备生产商）版本。
SE版和OEM版在功能和性能方面有较大差别，比如对于大家都关心的仿真速度问题，以Xilinx公司提供的OEM版本ModelSim XE为例，对于代码少于40000行的设计，ModelSim SE 比ModelSim XE要快10倍；对于代码超过40000行的设计，ModelSim SE要比ModelSim XE快近40倍。
modelsim后仿真过程
Modelsim后仿真过程具体流程：1、在综合后的网表中关联库文件：在综合后文件开头使用`include "路径/文件名.v"语句即可。
2、新建库：在库信息栏（如图1）空白处右击，选择new，library，打开创建库窗口（如图2），在creat一栏选择新建库并逻辑映射到该库，库名自己命名（注意不要与库信息栏已经存在的库如work、std等起相同的名字，以免冲突），库物理名默认与已命名的库名一致，建议不做修改，然后点击ok。
图1图23、设置文件编译到新建库：在project信息栏（如图3）空白处右击，选择properties，打开工程编译设置窗口（如图4），Do Not Compile不选；点击Compile to library旁边的倒三角，选择自己已新建的库；Place in Folder同样点击旁边的倒三角选择，一般都是默认顶层；然后点击ok。
图3图44、编译与仿真：编译步骤1中所得的综合后的网表文件，并进行仿真，其过程与前仿过程一样，这里不再赘述，但注意此时仿真时要在自己新建的库中找欲仿真模块，与前仿时在work中找欲仿真模块是同样的过程。
疑点回答：（1）`include "路径/文件名.v"中的路径可以是绝对路径，也可以是相对路径，若库文件（.v文件）与综合后的网表文件在同一路径下，则路径可以省略，即为`include "文件名.v"。
（2）在综合后的网表中添加库文件的目的是将他们“关联”成一个文件，这样编译时就可以识别综合后的网表中调用的库元件，也就是实现了库的调用。
（3）我们新建的库只是一个空的可存储编译信息的库类型文件包，并不是实际的引入了库，其目的就是用来存放已关联库文件的综合后的网表的编译信息，至于与实际库信息的关联是通过网表关联实现的；而其他自带的库（work库除外，其用于存放前仿编译信息，也是空的，不含任何库信息）比如std等都是实际存在的，若不新建，直接在这些库中编译会造成不必要的麻烦。
modelsim仿真详细过程(功能仿真与时序仿真)
序，这样比较方便些。软件自带的编辑环境不是很好，使用第三方的编辑工
具是推荐的方法。建议使用UltraEdit或Notepad++这些专业的代码编辑软
件。
UltraEdit偏重于功能的强大和丰富的用户可定制化特性，而
Notepad++更加注重易用性。两者在普通功能上差异不是特别大，根据自己的
喜好选择一款即可。
图5给工程中添加文件
在路径G：\FPGA_Project\ModelSim\counter8下新建两个文件，一个
是counter8.v，一个是test_counter8.v，前者是我们的原始的设计文件，后者
是其相应的仿真测试文件。在这个路径的Windows目录下，在空白处右键选
择新建一个文本文档.TXT格式，然后在这个文件上右键选择UltraEdit或Edit
modelsim仿真详细过程（功能仿真与时序仿真）
ModelSim仿真入门：功能仿真
本实验的目的就是在ModelSim环境下学习掌握该软件的一般仿真测
试流程和仿真测试方法，另外学习编写简单的Test Bench程序并在ModelSim
下进行调试。
实验步骤如下：
1.打开ModelSim软件，如图1所示：
withNotepad++就可以启动相应的代码编辑工具进行编辑了，保存的时候注意
存成.v或格式即可。
新建一个工程，在弹出的对话框中，给该工程命名并指定一个存放的路径，
如图4所示：
图4新建工程
在这里，工程名和你的顶层文件名保持一致是推荐的做法。路径的注
意事项已经说过，这里不再提及。默认的库名就是work，这个无需更改，点
Modelsim脚本仿真教程
Modelsim脚本仿真教程
以计数器C OUNTER为例
第1步：建立工程文件夹
在电脑中任意位置建立一个空文件夹（路径不能包含中文），把设计源代码.v文件，仿真激励文件.v，仿真脚本文件.do拷贝到该目录下。
打开Modelsim软件，点击菜单项File->Change Directory..，选择刚才建立的文件夹作为当前工程路径。
第2步：执行脚本文件
在Transcript栏中输入“do sim.do”，按回车键，执行仿真脚本文件。
如果Modelsim软件中没有出现Transcript栏，只需在菜单项选择View->Transcript即可。
第3步：在Wave窗口中观察波形
第4步：结束仿真
在菜单项选择Simulate->End Simulation即可结束当前仿真。
如若波形有错，则修改源代码或激励文件后重新执行第2步。
附件：。