DSP基础知识专业复习资料(ppt 150页)_252
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
7
7）数据总线（具有总线保持特性） 8）总线寻址空间（C548最大可寻址扩 展程序空间为8M×16位） 9）三种存储器空间(程序、数据、IO) 10）单指令循环和块循环 11）区分的存储块移动指令 12）32位长操作数指令 13）可编程等待状态发生器和
可编程的存储单元转换
8
14）锁相环（PLL）发生器 15）多通道缓冲串口（McBSP） 16）直接存储器访问（DMA）控制器 17）主机接口（HPI） 18）定时器 19）多种节电模式 20）JTAG接口 21）低电压工作
• 3个状态寄存器
6
要 • 功能
7
点 • 位置
1D
• 各bit的作用
O页存储器
17
（1）状态寄存器0（ST0）
15～ 13 12 11 10 9 8～ 0 ARP TC C OVA OVB DP
（2）状态寄存器1（ST1）
15 14 13 12 11 10 9 8 7 6
5 4～0
BRAF CPL XF HM INTM 0 OVM SXM C16 FRCT CMPT ASM
9
二、Cຫໍສະໝຸດ Baidu4x芯片的CPU结构
1、40位算术逻辑运算单元（ALU）
2、2个40位累加器A和B
包 括
3、移位-16～30位的桶形移位寄存器 4、乘法器/加法器单元 5、比较和选择及存储单元（CSSU）
6、指数编码器
7、CPU状态和控制寄存器
10
11
1累加器A和B
要 点
• 作用 • 结构与位置 • Ａ和Ｂ的异同
MIPS：每秒执行百万条指令。 MOPS：每秒执行百万次操作。 MFLOPS：每秒执行百万次浮点操作。 BOPS：每秒执行十亿次操作。
4
三、系统调试和评价工具 : TMS320有一系 列系统调试工具用于代替或协助目标系统进行 软件评价和开发。
现有的产品有： DSK初学者开发套件（DSP Starter Kit） EVM软件评估模块（Evaluation Module） XDS510硬件仿真器（Extend Development Support Emulators）。 TI公司还提供集成开发工具CCS（Code Composer Studio），CCS可从网上下载，可进 行软、硬件仿真和系统分析，受到广泛应用。
（3）处理器工作方式状态寄存器（PMST）
15～ 7 IPTR
6
5
4
3
2
1
0
MP/MC OVLY AVIS DROM CLKOFF SMUL SST
18
第三节 内部总线结构
不同总线作用与区别
•4组8条 •程序总线（PB） •数据总线（CB、DB和EB） •地址总线（PAB、CAB、DAB和EAB） •在片双向总线
5
第二章
一、专用的硬件乘法器
• 在通用的微处理器中，乘法指令是由一 系列加法来实现的，故需许多个指令周 期来完成
• DSP具有专用的硬件乘法器，乘法可在 一个指令周期内完成
6
1）多总线结构 2）40位算术逻辑单元（ALU） 3）17×17位并行硬件乘法器 4）比较、选择和存储单元（CSSU） 5）指数编码器 6）两个地址发生器
• 加载与存储中的移位
39～ 32
31～ 16
15～ 0
AG
AH
AL
保护位
高阶位
低阶位
8 9 D
O页存储器
12
累加器A和B都可以配置成乘法器/加法器或 ALU的目的寄存器。在执行MIN和MAX指令 或者并行指令LD||MAC时都要用到它们，这 时，一个累加器加载数据，另一个完成运算。 保护位用作计算时的数据位余量，以防止诸 如自相关那样的迭代运算时溢出。 累加器A和B的差别仅在于累加器A的31～16 位可以用作乘法器的一个输入。
DSP基础知识专业复习资料(ppt 150页)
第一章
一、主要的DSP芯片种类
1．TI公司的DSP芯片
TI公司常用的DSP芯片可以归纳为三大系列： （1）TMS320C2000系列，称为DSP控制器，集成了 flash存储器、高速A/D转换器以及可靠的CAN模块及数 字马达控制的外围模块，适用于三相电动机、变频器 等高速实时工控产品等需要数字化的控制领域。 （2）TMS320C5000系列，这是16位定点DSP。主要 用于通信领域，如IP电话机和IP电话网关、数字式助 听器、便携式声音/数据/视频产品、调制解调器、手 机和移动电话基站、语音服务器、数字无线电、小型 办公室和家庭办公室的语音和数据系统。
14
2乘法器/加法器
17X17乘法 40位加法
检零 饱和 取整
15
为了使修正系数的量化误差最小，要 进行舍入处理。 C54X的CPU中是一个17×17位的硬件乘 法器，它与一个40位的专用加法器相连。 因此，乘法器可以在一个时钟周期内完成 一次乘法累加(MAC)运算。
16
3 CPU状态和控制寄存器
19
程序总线PB 传送取自程序存储器的指令代码 和立即操作数。
数据总线CB、DB和EB这3条数据总线将内部 各单元(如CPU、数据地址生成电路、程
序地址产生逻辑、在片外围电路以及数据 存储器)连接在一起，其中CB和DB传送读 自数据存储器的操作数，EB传送写到存储 器的数据。 *为什么要用2条数据线（CB、DB）读数？
2
（3）TMS320C6000系列DSP 采用新的超 长指令字结构设计芯片。其中2000年以后推 出的C64x，在时钟频率为1.1GHz时，可达到 8800MIPS以上，即每秒执行90亿条指令。其 主要应用领域为：
1）数字通信 完成FFT、信道和噪声估 计、信道纠错、干扰估计和检测等。
2）图像处理 完成图像压缩、图像传输、 模式及光学特性识别、加密/解密、图像增 强等。
13
在存储前，有时需要对累加器的内容进行移 位操作。 右移时，AG和BG中的各数据分别移至AH和 BH； 左移时，AL和BL中的各数据分别移至AH和 BH，低位添0。 存储器映像寄存器：指用0页数据存储器来当 作寄存器用，而不用专门设计制作寄存器， 从而可简化设计，并增加数据存储器的使用 灵活性。
3
二、选择芯片考虑的因素
1．DSP芯片的运算速度
MAC 时 间 ： 一 次 乘 法 和 一 次 加 法 的 时 间 。 大 部 分 DSP芯片可在一个指令周期内完成一次乘法和一次加 法操作。
FFT执行时间：运行一个N点FFT程序所需时间。由
于FFT运算在数字信号处理中很有代表性，因此FFT运 算时间常作为衡量DSP芯片运算能力的一个指标。
7）数据总线（具有总线保持特性） 8）总线寻址空间（C548最大可寻址扩 展程序空间为8M×16位） 9）三种存储器空间(程序、数据、IO) 10）单指令循环和块循环 11）区分的存储块移动指令 12）32位长操作数指令 13）可编程等待状态发生器和
可编程的存储单元转换
8
14）锁相环（PLL）发生器 15）多通道缓冲串口（McBSP） 16）直接存储器访问（DMA）控制器 17）主机接口（HPI） 18）定时器 19）多种节电模式 20）JTAG接口 21）低电压工作
• 3个状态寄存器
6
要 • 功能
7
点 • 位置
1D
• 各bit的作用
O页存储器
17
（1）状态寄存器0（ST0）
15～ 13 12 11 10 9 8～ 0 ARP TC C OVA OVB DP
（2）状态寄存器1（ST1）
15 14 13 12 11 10 9 8 7 6
5 4～0
BRAF CPL XF HM INTM 0 OVM SXM C16 FRCT CMPT ASM
9
二、Cຫໍສະໝຸດ Baidu4x芯片的CPU结构
1、40位算术逻辑运算单元（ALU）
2、2个40位累加器A和B
包 括
3、移位-16～30位的桶形移位寄存器 4、乘法器/加法器单元 5、比较和选择及存储单元（CSSU）
6、指数编码器
7、CPU状态和控制寄存器
10
11
1累加器A和B
要 点
• 作用 • 结构与位置 • Ａ和Ｂ的异同
MIPS：每秒执行百万条指令。 MOPS：每秒执行百万次操作。 MFLOPS：每秒执行百万次浮点操作。 BOPS：每秒执行十亿次操作。
4
三、系统调试和评价工具 : TMS320有一系 列系统调试工具用于代替或协助目标系统进行 软件评价和开发。
现有的产品有： DSK初学者开发套件（DSP Starter Kit） EVM软件评估模块（Evaluation Module） XDS510硬件仿真器（Extend Development Support Emulators）。 TI公司还提供集成开发工具CCS（Code Composer Studio），CCS可从网上下载，可进 行软、硬件仿真和系统分析，受到广泛应用。
（3）处理器工作方式状态寄存器（PMST）
15～ 7 IPTR
6
5
4
3
2
1
0
MP/MC OVLY AVIS DROM CLKOFF SMUL SST
18
第三节 内部总线结构
不同总线作用与区别
•4组8条 •程序总线（PB） •数据总线（CB、DB和EB） •地址总线（PAB、CAB、DAB和EAB） •在片双向总线
5
第二章
一、专用的硬件乘法器
• 在通用的微处理器中，乘法指令是由一 系列加法来实现的，故需许多个指令周 期来完成
• DSP具有专用的硬件乘法器，乘法可在 一个指令周期内完成
6
1）多总线结构 2）40位算术逻辑单元（ALU） 3）17×17位并行硬件乘法器 4）比较、选择和存储单元（CSSU） 5）指数编码器 6）两个地址发生器
• 加载与存储中的移位
39～ 32
31～ 16
15～ 0
AG
AH
AL
保护位
高阶位
低阶位
8 9 D
O页存储器
12
累加器A和B都可以配置成乘法器/加法器或 ALU的目的寄存器。在执行MIN和MAX指令 或者并行指令LD||MAC时都要用到它们，这 时，一个累加器加载数据，另一个完成运算。 保护位用作计算时的数据位余量，以防止诸 如自相关那样的迭代运算时溢出。 累加器A和B的差别仅在于累加器A的31～16 位可以用作乘法器的一个输入。
DSP基础知识专业复习资料(ppt 150页)
第一章
一、主要的DSP芯片种类
1．TI公司的DSP芯片
TI公司常用的DSP芯片可以归纳为三大系列： （1）TMS320C2000系列，称为DSP控制器，集成了 flash存储器、高速A/D转换器以及可靠的CAN模块及数 字马达控制的外围模块，适用于三相电动机、变频器 等高速实时工控产品等需要数字化的控制领域。 （2）TMS320C5000系列，这是16位定点DSP。主要 用于通信领域，如IP电话机和IP电话网关、数字式助 听器、便携式声音/数据/视频产品、调制解调器、手 机和移动电话基站、语音服务器、数字无线电、小型 办公室和家庭办公室的语音和数据系统。
14
2乘法器/加法器
17X17乘法 40位加法
检零 饱和 取整
15
为了使修正系数的量化误差最小，要 进行舍入处理。 C54X的CPU中是一个17×17位的硬件乘 法器，它与一个40位的专用加法器相连。 因此，乘法器可以在一个时钟周期内完成 一次乘法累加(MAC)运算。
16
3 CPU状态和控制寄存器
19
程序总线PB 传送取自程序存储器的指令代码 和立即操作数。
数据总线CB、DB和EB这3条数据总线将内部 各单元(如CPU、数据地址生成电路、程
序地址产生逻辑、在片外围电路以及数据 存储器)连接在一起，其中CB和DB传送读 自数据存储器的操作数，EB传送写到存储 器的数据。 *为什么要用2条数据线（CB、DB）读数？
2
（3）TMS320C6000系列DSP 采用新的超 长指令字结构设计芯片。其中2000年以后推 出的C64x，在时钟频率为1.1GHz时，可达到 8800MIPS以上，即每秒执行90亿条指令。其 主要应用领域为：
1）数字通信 完成FFT、信道和噪声估 计、信道纠错、干扰估计和检测等。
2）图像处理 完成图像压缩、图像传输、 模式及光学特性识别、加密/解密、图像增 强等。
13
在存储前，有时需要对累加器的内容进行移 位操作。 右移时，AG和BG中的各数据分别移至AH和 BH； 左移时，AL和BL中的各数据分别移至AH和 BH，低位添0。 存储器映像寄存器：指用0页数据存储器来当 作寄存器用，而不用专门设计制作寄存器， 从而可简化设计，并增加数据存储器的使用 灵活性。
3
二、选择芯片考虑的因素
1．DSP芯片的运算速度
MAC 时 间 ： 一 次 乘 法 和 一 次 加 法 的 时 间 。 大 部 分 DSP芯片可在一个指令周期内完成一次乘法和一次加 法操作。
FFT执行时间：运行一个N点FFT程序所需时间。由
于FFT运算在数字信号处理中很有代表性，因此FFT运 算时间常作为衡量DSP芯片运算能力的一个指标。