集成电路CAD 第一章 概述

§2.电子设计自动化
• 顺应集成电路发展的要求，集成电路 CAD ，确 切的说是整个电子设计自动化必须要有大的发 展。 • EDA的发展是以CAD为基础的 • 随着集成电路与计算机的迅速发展，以 CAD 为 基础的 EDA 技术已渗透到电子系统和专用集成 电路设计的各个环节。 • 一个能完成较复杂的 VLSI 设计的 EDA 系统一般 包括10～20个CAD工具
• • • • 人工设计的周期以人年为单位 人工设计着重局部优化 计算机CAD着重全局优化 现在普遍采用人机交互式设计方式
VLSI设计思想
• 分层分级 • 每层、级间均有严格的接口定义
VLSI的主要设计方法
• 自底向上（Bottom_Up） • 自顶向下（Top_Down） • 两种设计方法均体现了VLSI的设计思想； • 实际上VLSI由LSI组成，LSI由MSL组成 ， MSL由LSL组成； • 复杂电路总可以分解为较简单的电路。
• 版图设计级包括集成电路版图编辑器L-Edit和 用于版图检查的网表比较器LVS等模块。 • L-Edit本身又嵌入设计规则检查DRC、提供用 户二次开发用的编辑界面UPI、标准版图单元 库及自动布图布线 SPR、器件剖面观察器 Cross Section Viewer)版图的SPICE网表和版 图参数提取器Extract(LPE)等。 • 网表源自文库较器LVS则用于把由L-Edit生成的版图 反向提取的SPC网表和由S-Edit设计的逻辑电 路图输出的SPC网表进行比较实现版图检查、 对照分析。
教育CAD市场
• 代表产品 • Synopsys • Viewlogic(Workview office)
产品平台
• • • • • 代表产品 Workstation： Cadence, synopsys PC：Tanner pro, Workview office Both：Hspice
人工设计和CAD
2、发展方向
• 亚0.1微米（纳米）技术：低功耗、高速 度、高集成度 • 系统的芯片集成（SOC） • IC－>IS
3、本世纪初微电子技术的展望
• • • • 纳米电子学的单元子存贮技术 MEMS也被认为是21世纪的革命性技术 第二代半导体材料是化合物半导体（SiC,GaAs） 第三代半导体材料（宽禁带）GeSi异质结器件， 高频率、大功率 • 半导体的封装和组装技术的发展使（ MCM ）多 芯片模块有很大发展 • 生物工程、基因工程的发展不可能代替微电子 学的发展
• L-Edit 除了拥有自已的中间图形数据格 式(TDB格式)外，还提供了两种最常用的 集成电路版图数据传递格式 (CIF 格式和 GDSII 格式 ) 的输入、输出功能，可以非 常方便地在不同的集成电路设计软件之 间交换图形数据文件或把图形数据文件 传递给光掩模制造系统。
Tanner集成电路设计中的各种CAD工具
集成电路CAD
东南大学 李冰
参考资料
• 1.电子电路的计算机辅助分析与设计发展 汪蕙， 王志华等 清华大学出版社。 • 2.电子系统及专用集成电路CAD技术 李玉山等 西安电子科技大学出版社。 • 3.模拟电路的计算机分析与设计PSPICE程序应 用 高文焕，汪蕙等 清华大学出版社。 • 4.VHDL简明教程 乔长阁等译 清华大学出版 社。 • 5.Tanner Pro集成电路设计与布局实战指导 廖 裕评、陆瑞强编著，科学出版社
CIF，加州理工中介格式
（Caltech Intermediate Format ）
• CIF语言以ASCⅡ字符为基础，是一种由字符组成的可 读文件。 • CIF采用的是层次式结构的图形描述，基本的描述功能 以命令形式出现。 • 命令的内容包括矩形、多边形、圆形、线条；图形符 号定义开始、结束、图形符号调用、删除；掩膜层说 明、结束、注释等等。 • 设计师容易阅读、修改、组合和跟踪。通过反复循环 调用这些图形符号，可以完整的描述一个复杂的VLSI 电路版图。 • 设计师根据IC生产厂家提供的设计参数和设计规则芯 片版图按照CIF格式将设计结果送到IC生产线上加工投 片。
本节的内容
• • • • • • 一、集成电路CAD的发展 二、设计中的新技术 三、Tanner pro CAD工具包 四、Cadence简介 五、SOC的设计方法 六、可测性和可靠性
一、集成电路CAD的发展
• 第一代：20世纪70年代以Applicon, Calma, CV为代 表的版图设计工具（版图编辑+DRC）,PC上的代 表是Tanner L_Edit； • 第二代： 20世纪80年代以Mentor, Daisy, Valid为代 表的仿真和自动布线CAD系统，从原理图输入、 模拟、分析、到自动布图及验证； • 第三代： 20世纪90年代以Cadence, Synopsys， Avanti等为代表的高级语言描述的ESDA系统，包 括有系统级的设计工具，使仿真、综合等高度自 动化； • 第四代：正在研制面向VDSM + System-On-a-Chip 的新一代CAD系统，正逆向设计相结合的设计集 成系统（DI- design integrated）。
§1.集成电路的发展
• 1、发展动力
• 2、发展方向
• 3、本世纪初微电子技术的展望
1、发展动力
• 世界的信息化加速了微电子技术的发展 • 随着信息的多媒体、网络化、个体化，计算机、 通信和消费电子融为一体，人们要求更快的存 贮处理速度、通信传输，更大量的存贮数据。 （运算、存贮、通信速度）“3G”→ “3T” • 信息产业值占国民经济总值的40%~60% • 如果以单位质量的“钢”对国民生产总值的贡 献为1来计算，则小轿车为5，彩电为30，计算 机为1000，而集成电路则高达2000
ASIC的设计流程图－1
ASIC的设计流程图－2
ASIC的设计流程图－3
§3.VLSI CAD的软件内容
• 各阶段均有不同的CAD软件。 • 逻辑设计阶段：逻辑综合、逻辑模拟、 逻辑图的自动输入； • 电路设计阶段：电路分析、时域分析； • 版图设计阶段：逻辑划分、自动布局布 线； • 工艺设计阶段：工艺模拟、器件分析。
三、Tanner pro CAD工具包
• 集成电路版图编辑器 L-Edit(Layout-Editor) 在 国内已具有很高的知名度。 Tanner EDA Tools 也是在L-Edit的基础上建立起来的。 • 整个设计工具总体上可以归纳为电路设计级和 版图设计级两大部分。 • 即以S-Edit为核心的集成电路设计、模拟、验 证模块和以L-Edit为核心的集成电路版图编辑 与自动布图布线模块。
2、并行工程
• 在Framework的支持下，实现项目的并行 设计和开发模式。 • 并行工程和Top_Down是现代集成电路设 计的两大特征。
3、逻辑综合优化
• 逻辑综合接受文本输入方式，包括优先状态机 描述、布尔方程式、真值表、EDIF格式网表以 及原理图的交互图形输入方式。 • 逻辑综合功能将高层次的系统行为设计自动翻 译成几级逻辑电路描述，使设计与工艺相对独 立。 • 优化则是对于上述综合生成的网表 。 • 指标和约束条件：面积，时延。
• 电路设计级包括电路图编辑器 S-Edit 、 电路模拟器T-Spice和高级模型软件、波 形编辑器W-Edit、NetTran网表转换器、 门电路模拟器 GateSim, 以及工艺映射库、 符合库SchemLib、Spice元件库等软件包， 构成一个完整的集成电路设计、模拟、 验证体系，每个模块互相关联又相对独 立，其中 S-Edit 可以把设计的电路图转 换成SPICE,VHDL， EDIF和TPR等网表文件 输出，提供模拟或自动布图布线。
代表产品
• • • • • • • 1、全线产品 PC：Tanner pro；Workstation：Cadence 2、专用产品 Analog：Spice(H-spice、P-spice) Digital&Logic：Modelsim Process：Suprem Device&Electrical：Medici
第一章 概述
• • • • • * 集成电路的发展 * 电子设计自动化的发展 * 各种设计工具的发展 * 设计方法的发展 本课程主要内容：电路分析，逻辑模拟， 版图设计，工艺模拟。
• • • • • • • • • • • • •
集成电路是半导体微电子学的一分子，微电子学从属固体电子学。 20世纪初，人们就知道半导体这种物质（矿石检波器） 1930，氧化铜整流器（晶体二极管） 1948，点接触三极管 1949，建立P-N结理论 1951，合金结制出了结型三极管 1958，第一块IC发明 1965，DTL 40多年来，IC经历了 小规模集成 SSI 几个 中规模集成 MSI 几十个 大规模集成 LSI 几百个～二千多个 超大规模集成 VLSI 千～万 特大规模集成 ULSI 百万个(108)
符合全定制电路的设计流程
四、Cadence简介
• Cadence是一个大型的CAD软件 ,与Synopsys的 结合可以说是EDA设计领域的黄金搭档。 • Cadence包括：Verilog HDL仿真工具Verilogxl, 电路图设计工具Composer,电路模拟工具 Analog Artist,版图设计工具Virtuoso Layout Editor,版图验证工具Dracula和Diva 以及自动布局布线工具Preview和Silicon Ensemble。 •
功能
Tanner Pro的设计流程
首先用 S-Edit 编辑要设计电路的电路图，再将 该电路图输出成 SPICE文件。接着利用T-Spice将 电路图模拟并输出成 SPICE 文件，如果模拟结果 有错误，再回 S-Edit 检查电路图，如果 T-Spice 模 拟结果无误，则以 L-Edit 进行布局图设计。用 LEdit 进行布局图设计后要以 DRC功能做设计规则 检查，若违反设计规则，再将布局图进行修改直 到设计规则检查无误为止。将验证过的布局图转 化成SPICE文件，再利用T-Spice模拟，若有错误， 再回到 L-Edit 修改布局图。最后利用 LVS 将电路 图输出的 SPICE 文件与布局图转化的 SPICE 文件 进行对比，若对比结果不相等，则回去修正 LEdit或S-Edit的图。直到验证无误后，将L-Edit设 计好的布局图输出成 GDSII 文件类型，再交由工 厂去制作半导体过程中需要的的光罩。
• 电路级规范：EDIF • 版图级规范：CIF • 规范实现了继承和共享
EDIF
（Electronic Design Interchanged Format） • 现在的CAD工具在电路设计完成以后，可以生 成EDIF网表。 • EDIF在电路图绘制，电路的行为及结构文本描 述、逻辑描述、PCB设计、ASIC版图设计和其 它分析综合工具之间建立起一个公共的标准， 即一个共同确认的桥梁和媒介，而且这个桥梁 是双向的。 • EDIF以ASCⅡ字符为基础，是一种公开的非专 有的互换格式，可向上兼容，不同设计系统的 设计数据可以通过EDIF格式互相转换。
• 自顶向下（Top-Down）设计-层次性设计 • 系统级 算法 • 寄存器级 有限状态机 • 门级 布尔方程 • 网表 连接关系 • 版图 器件布局
二、设计中的新技术
• 1、Frame work • 2、并行工程 • 3、逻辑综合优化
1、Frame work
• 框架结构是一种规范（协议） • 目前各CAD厂商共同遵守由国际CAD框架协会 （CFI-CAD Framework Initiative）制定的框架 标准，各CAD厂商都是建立一个符合CFI标准 的开放式框架结构。
• Tanner Pro是一套集成电路设计软件，包 括 S － Edit ， T － Spice ， W-Edit,L-Edit 与 LVS。缺少NetTran和GateSim。
软件
S-Edit T-Spice W-Edit L-Edit LVS 编辑电路图 电路分析与模拟 显示T-Spice模拟结果 编辑布局图、自动配置与布线、设计规则检查、截面观察、 电路转化 电路图与布图结果对比