集成电路设计基础

此电路共有5个隔离区，如图中虚线所示。
2019/5/8
《集成电路设计基础》
21
设计举例
（2）确定端头的排列及引出端数
对所有的电路来说，输入、输出、电源、接地这 些引出端是必须的。对于该电路来说，这4部分的 引出端数目共有8个（输入端有5个）。另外，它还 有出，2个要扩尽展量端排，在它一们起分。别从Q2的发射极和集电极引
§10.1 §10.2 §10.3 §10.4 §10.5
引言 TTL基本电路及版图实现 CMOS基本门电路及版图实现 数字电路标准单元库设计简介 焊盘输入输出单元（I/O PAD）
2019/5/8
《集成电路设计基础》
3
§10.1 引言
数字集成电路分为双极型晶体管和MOS晶体管 两大类
2019/5/8
2019/5/8
《集成电路设计基础》
19
双极型集成电路版图设计步骤
在电路图和基本工艺参数已经确定的情 况下，双极型集成电路版图设计流程大 致分为以下步骤：
（1）划分隔离区 （2）元器件的版图设计 （3）元器件的布局 （4）布线
2019/5/8
《集成电路设计基础》
20
设计举例
举例说明一个五管单元与非门电路的设计。 （1）决定隔离区数目
2019/5/8
《集成电路设计基础》
31
各种形式的反向器版图
2019/5/8
《集成电路设计基础》
32
各种形式的反向器版图
2019/5/8
《集成电路设计基础》
33
与非门和或非门电路
（1）工作原理
二输入与非门和二输入或非门电路如图 所 示 ， 两 个 PMOS 管 并 联 与 两 个 串 联 的 NMOS管相连构成了二输入与非门，两个 NMOS 管 并 联 与 两 个 串 联 的 PMOS 相 连 构 成了二输入或非门。 （2）与非门和或非门电路的设计 （3）版图实现
（2）工作原理 输入为高电平时，输出为低电平。 输入为低电平时，输出为高电平。
2019/5/8
《集成电路设计基础》
7
TTL基本电路及版图实现
TTL与非门电路
基本TTL反相器不难改变成为多输入端的与非门。其主 要特点是在电路的输入端采用多发射极的双极型晶体管。 器件中的每一个发射极能各自独立地形成正向偏置的发射 结，并可促使T1进入放大或饱和区。两个或多个发射极可 以并联构成一大面积的组合发射极。
2019/5/8
《集成电路设计基础》
37
三态门
• 在微处理器结构里，往往采用公共总线结构，因此需 要设计三态门电路，以避免总线使用的矛盾。三态门
电路可以用如图所示的常规逻辑门构成。当使能信号E
为高电平时，或非门和与非门都打开，数据传至驱动
管反相输出；当E为低电平时，与非门输出为高电平关
闭了P管，或非门输出低电平关闭了N管，输出处于高
（3）确定元件尺寸
由电路分析知，此电路中Q2和Q5饱和（且Q5为 输出管），要通过较大的电流，所以可采用马蹄形 结也构构要就。大可Q些以4。 了的。Q瞬3态管电不流通很过大大，电所流以，发采射用极单有基效极长条度结
2019/5/8
《集成电路设计基础》
22
设计举例
（4）画布局布线草图 画出此草图的目的是：
2019/5/8
《集成电路设计基础》
30
CMOS基本门电路及版图实现
CMOS反相器的设计 CMOS反相器的版图实现 下图包括：
（a）垂直走向MOS管结构 （b）水平走向MOS管结构 （c）金属线从管子中间穿过的水平走向MOS管结构 （d）金属线从管子上下穿过的水平走向MOS管结构 （e）有多晶硅线穿过的垂直走向MOS管结构
2019/5/8
《集成电路设计基础》
27
CMOS反相器
（2） CMOS物理结构的剖视图如图所示。其中n沟道 晶体管是在p阱区中制作的；而P沟道晶体管是在n 型衬底上制作的。两个晶体管的栅极联在一起形成 输入端。
2019/5/8
《集成电路设计基础》
28
CMOS反相器
开关特性
我们希望反相器的上升时间和下降时间近似相等，则
《集成电路设计基础》
山东大学 信息学院 刘志军
上次课
第9章 晶体管与模拟集成电路基本单元设计
§ 9.1 § 9.2 § 9.3 § 9.4
晶体管的版图设计 电流源电路设计 基准电压源设计 差分放大器电路设计
2019/5/8
《集成电路设计基础》
2
第10章 数字集成电路基本单元与版图
《集成电路设计基础》
4
数字集成电路的基本电路的主要性能指标
（1）工作速度（延迟时间的长短）； （2）集成度（占用面积的大小）； （3）功耗（消耗的电源功率）； （4）噪声容限等。
2019/5/8
《集成电路设计基础》
5
§10.2 TTL基本电路及版图实现
TTL 电路是以双极型晶体管为基础构成的基本 逻辑电路系列。下面主要介绍TTL反相器电路。
2019/5/8
《集成电路设计基础》
34
CMOS传输门和开关逻辑
（1）工作原理
在图中的CMOS传输门采用了P管和N管对，控制信号和C 分别控制P管和N管，使两管同时关断和开通。由于PMOS 管对输入信号S高电平的传输性能好，而NMOS管对输入 信号S低电平的传输性能好，从而使信号S可以获得全幅度 的传送而没有电平损失。
当然设计出的版图要经过实践不断加以改进，一个 成熟的产品一般都要经过几次改版才行。
2019/5/8
《集成电路设计基础》
12
双极集成电路版图设计的基本原则
（1）版面面积最小。 （2）受隔离结寄生电容Cjs影响大的那些隔
离区应尽可能的小。 （3）电极引出线的排列必须与封装要求一
致，在电路周围要均匀排列。
①大致安排一下各元件的位置。 ②画出内连线的连接图形，使满足 设计原则中对A1线的要求（如连通、 无交叉等）。
2019/5/8
《集成电路设计基础》
23
电路布局草图
2019/5/8
《集成电路设计基础》
24
设计举例
（5）绘制IC版图总图 根据布局布线草图，利用计算机
辅助设计可以把IC的总图画出来 。
2019/5/8
《集成电路设计基础》
11
TTL基本电路及版图实现
IC的版图设计已把电路与工艺融为一体，所以一般 较复杂的电路都是先设计实验电路（或单元电路）， 根据实验电路的测试结果获得有关电路功能和电路 参数的第一手资料。
掌握了这些资料，就可以根据元件的不同要求，在 设计中采取相应措施，保证电路达到设计目标。必 要时还要调整个别工艺或工艺参数。
2019/5/8
《集成电路设计基础》
16
评价版图好坏的几个因素
符合原电路的设计指标； 面积最小； 成品率最高； 可靠性高； 具有可测试性。
2019/5/8
《集成电路设计基础》
17
版图的目的
绘制版图用于制作光刻掩模版。 双极型逻辑电路的制作基本上要用到六
块掩模版，分别用于制作：掩埋层、隔 离槽、基区、发射区、接触孔和金属连 线。
2019/5/8
《集成电路设计基础》
18
掩模版的重要性
在IC设计中，晶体管的图形、电阻的阻值 以及它们的位置都是由光刻掩模版决定的， 产品的质量和成品率很大程度上也取决于 它。
要使设计的版图在现有工艺水平下取得最 佳效果，一方面应根据电路原理，充分了 解各元件的情况和它们对电路参数的影响； 另一方面还必须从现实工艺情况出发，合 理选定某些工艺参数，作为版图设计的基 本依据之一。
阻态。
2019/5/8
《集成电路设计基础》
38
§10.4 数字电路标准单元库设计简介
基本设计思想
用人工设计好的各种成熟的、优化的、 版图等高的单元电路，存储在一个单元数 据库中。根据用户的要求，把电路分成各 个单元的连接组合。通过调用单元库的这 些单元，以适当方式把它们排成几行，使 芯片成长方形，行间留出足够的空隙作为 单元行间的连线通道。利用EDA工具，根 据已有的布局、布线算法，可以自动布出 用户所要求的IC。
VCC（5V）
Rb1
Rc2
Rc4
＋
T1
υ1
－
T2 Re2
T4
D ＋
T3 负 v0 载 －
GND
2019/5/8
《集成电路设计基础》
6
TTL基本电路及版图实现
（1）电路组成 该电路由三部分组成： 1）由双极型晶体管T1和电阻Rb1组成电路输入级。 2）由T2、Re2和Rc2组成中间驱动电路，将单端信号υB2 转换为双端信号υB3和υB4。 3）由T3、T4、Rc4和二级管D组成输出级。
C
C
S
O
C C
2019/5/8
《集成电路设计基础》
35
CMOS传输门和开关逻辑
（2）利用传输门，很容易构成一些开关逻辑。 1）与或门 2）异或 门 3）异或 非门 4）线或 逻辑
（3）版图实现
2019/5/8
《集成电路设计基础》
36
驱动电路的结构
众所周知，任何一个逻辑门都有一定的驱动能力，当 它所要驱动的负载超过了它的能力，就将导致速度性 能的严重退化。设计者可根据负载大小以及脉冲边沿 的要求决定驱动级器件尺寸，如果驱动级尺寸很大且 和前级功能电路的驱动能力不相匹配，应该在两者之 间加一些缓冲级，以达到最佳匹配。
2019/5/8
《集成电路设计基础》
25
布线版图
2019/5/8
《集成电路设计基础》
26
§10.3 CMOS基本门电路及版图实现
CMOS反相器
（1） CMOS反相器的具体电路如图所示。这是一种典型的 CMOS电路结构，它由一个NMOS晶体管和PMOS晶体管配 对构成，两个器件的漏极相连作为输出，栅极相连作为输 入。NMOS晶体管的衬底与它的源极相连并接地，PMOS晶 体管的衬底与它的源极相连并接电源。
（8）电路的输入端和输出端之间的间距应尽量 安排得大些，防止输入级和输出级之间发生 寄生耦合。
2019/5/8
《集成电路设计基础》
15
双极集成电路版图设计的基本原则
（9）对要求匹配，并且温度变化要求一 致的晶体管（如差放中的对管、恒流源中 的对管等），应放置在相邻区域并对称放 置，其图形大小、方向、形状最好都一样。 （10）以上有关尺寸的设计必须符合版图 设计规则。
需要使PMOS管的沟道宽度必须加宽到NMOS管沟道宽
度的 n / p倍左右。
Vi(t)
+VDD
0
Vo(t) +VDD 0.9VDD 0.1VDD
0
td tf
t
t tr
2019/5/8
《集成电路设计基础》
29
CMOS反相器
功耗 无论CMOS门处于这两种逻辑形态中的
哪一种状态，两个MOS管中始终有一个管子 是截止的。由于没有从VDD到VSS的直流通路， 也没有电流流入栅极，所以，静态（稳态） 电流和静态功耗PD都是0。
e1
ቤተ መጻሕፍቲ ባይዱ
e2
e3
b
c
N
N
N
P N
P型衬底
2019/5/8
《集成电路设计基础》
8
TTL基本电路及版图实现
VCC
Rb1 Rc2
Rc4
A
B
T1
C
T4
T2
D
A
L
B T3
C Re2
& L ABC
（a）
GND
（b）
（a）图是三输入端TTL与非门电路形式。T1的发射结 正向偏置而导通，T2截止。结果将导致输出为高电平。 只有当全部输入端为高电平时，T1将转入倒置放大状 态，T2和T3均饱和，输出为低电平。 (b)为三输入端 TTL与非门的代表符号。
2019/5/8
《集成电路设计基础》
13
双极集成电路版图设计的基本原则
（4）铝引线的排列应注意以下各点：
① 尽量短些、宽些，在高频及高阻抗的电路中尤应 注意这点； ② 不能相交，无法避免相交时，可用交叉连线； ③为避免寄生耦合，铝线不能跨越管子，但可跨过 电阻； ④为防止短路及减小场效应，铝线应尽量不在最后 一次扩散层上跨过，可使铝线爬在厚氧化层上； ⑤ 布线图形越简单越好； ⑥电源线、地线、输入引线、输出引线、低电阻引
线的铝条要宽些，引线孔要开得大些甚至排为一排。
2019/5/8
《集成电路设计基础》
14
双极集成电路版图设计的基本原则
（5）PN结隔离的隔离槽必须接最低电位；
（6）所有电阻器原则上可放在同一隔离岛内， 该隔离岛应接至最高电位以保证电阻器的PN 结在任何条件下都处于反偏状态，且可减小 寄生电容；
（7）集电区接最高电位的晶体管可放在电阻的 隔离岛上，不必另设隔离岛，以减小面积；
2019/5/8
《集成电路设计基础》
9
TTL基本电路及版图实现
或非门电路
VCC
R1A
R2
R1B
R4
A
T1A
T2A T2B
T1B
B
Re2
T4
D L
T3
A
B
≥1
L AB
GND
（a）
GND
（b）
2019/5/8
《集成电路设计基础》
10
TTL基本电路及版图实现
上图中(a) 表示TTL或非门的逻辑电路，图（b） 是它的符号。由图可见，或非逻辑功能是对TTL 与非门的结构改进而来的，即用两个晶体管T2A和 T2B代替T2。若两输入端为低电平，则T2A和T2B均 将截止，IB3=0，输出为高电平。若A、B两输入端 中有一个为高电平，则T2A或T2B将饱和，导致IB3 ＞0， IB3便使T3饱和，输出为低电平。这就实现 了或非功能。