数字逻辑习题参考解答
数字逻辑第四版课后练习题含答案
数字逻辑第四版课后练习题含答案1. 第一章1.1 课后习题1. 将十进制数22转换为二进制数。
答：22 = 101102. 将二进制数1101.11转换为十进制数。
答：1101.11 = 1 x 2^3 + 1 x 2^2 + 0 x 2^1 + 1 x 2^0 + 1 x 2^(-1) + 1 x 2^(-2) = 13.753. 将二进制数1101.01101转换为十进制数。
答：1101.01101 = 1 x 2^3 + 1 x 2^2 + 0 x 2^1 + 1 x 2^0 + 0 x 2^(-1)+ 1 x 2^(-2) + 1 x 2^(-4) + 0 x 2^(-5) + 1 x 2^(-6) = 13.406251.2 实验习题1. 合成与门电路设计一个合成与门电路，使得它的输入A,B和C，只有当A=B=C=1时输出为1，其他情况输出为0。
答：下面是一个合成与门电路的示意图。
合成与门电路示意图其中，S1和S2是两个开关，当它们都被打开时，电路才会输出1。
2. 第二章2.1 课后习题1. 将十进制数168转换为八进制数和二进制数。
答：168 = 2 x 8^3 + 1 x 8^2 + 0 x 8^1 + 0 x 8^0 = 250(八进制)。
168 = 10101000(二进制)。
2. 将八进制数237转换为十进制数和二进制数。
答：237 = 2 x 8^2 + 3 x 8^1 + 7 x 8^0 = 159(十进制)。
237 = 010111111(二进制)。
2.2 实验习题1. 全加器电路设计一个全加器电路，它有三个输入A,B和C_in，两个输出S和C_out。
答：下面是一个全加器电路的示意图。
C_in|/ \\/ \\/ \\/ \\/ \\A|________ \\| | AND Gate______| |B|__| XOR |_| S\\\\ /\\ /\\ /\\ /| | OR Gate| ||_| C_out其中，AND Gate表示与门，XOR Gate表示异或门，OR Gate表示或门。
数字逻辑复习题有答案
数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作？答案：在数字逻辑中，“与”操作是一种基本的逻辑运算，它只有当所有输入信号都为高电平（1）时，输出信号才为高电平（1）。
如果任何一个输入信号为低电平（0），则输出信号为低电平（0）。
2. 描述数字逻辑中的“或”操作。
答案：在数字逻辑中，“或”操作是另一种基本的逻辑运算，它只要至少有一个输入信号为高电平（1），输出信号就为高电平（1）。
只有当所有输入信号都为低电平（0）时，输出信号才为低电平（0）。
3. 如何理解数字逻辑中的“非”操作？答案：“非”操作是数字逻辑中最基本的逻辑运算之一，它将输入信号的电平状态取反。
如果输入信号为高电平（1），输出信号则为低电平（0）；反之，如果输入信号为低电平（0），输出信号则为高电平（1）。
4. 解释数字逻辑中的“异或”操作。
答案：数字逻辑中的“异或”操作是一种逻辑运算，它只有在输入信号中有一个为高电平（1）而另一个为低电平（0）时，输出信号才为高电平（1）。
如果输入信号相同，即都是高电平或都是低电平，输出信号则为低电平（0）。
5. 什么是数字逻辑中的“同或”操作？答案：“同或”操作是数字逻辑中的一种逻辑运算，它只有在输入信号都为高电平（1）或都为低电平（0）时，输出信号才为高电平（1）。
如果输入信号不同，即一个为高电平一个为低电平，输出信号则为低电平（0）。
6. 什么是触发器，它在数字逻辑中的作用是什么？答案：触发器是一种具有记忆功能的数字逻辑电路，它可以存储一位二进制信息。
在数字逻辑中，触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。
7. 简述D触发器的工作原理。
答案：D触发器是一种常见的触发器类型，它的输出状态由输入端D的电平决定。
当触发器的时钟信号上升沿到来时，D触发器会将输入端D的电平状态锁存到输出端Q，从而实现数据的存储和传递。
8. 什么是二进制计数器，它的功能是什么？答案：二进制计数器是一种数字逻辑电路，它能够按照二进制数的顺序进行计数。
《数字逻辑》第四版部分习题答案_khdaw
⑴真值表：
⑵真值表：
∴Y3=AB，Y2= AB ，Y1=0，Y0= AB + AB =B,逻辑电路为:
⑵ Y = X 3 ，（Y 也用二进制数表示）
因为一个两位二进制正整数的立方的二进制数最多有五位，故输入端用A、B两个变量， 输出端用Y4、Y3、Y2、Y1、Y0五个变量。可列出真值表⑵
∴Y4=AB，Y3= AB + AB= A ，Y2=0，Y1= AB ,Y0= AB + AB =B,逻辑电路如上图。
F3
(
A,B,C , D
)
=
A⋅
BC
+
ABC
⋅
D+
ABCD
第8页
《数字逻辑》习题解答
习题三
3.1 将下列函数简化,并用“与非”门和“或非”门画出逻辑电路。 ⑴ F ( A, B,C ) = ∑m(0,2,3,7)= A ⋅ C + BC = A ⋅ C ⋅ BC Q F = AC + BC ∴ F = A + C + B + C
2.9 用卡诺图判断函数 F ( A, B,C , D ) 和 G( A, B,C , D ) 有何关系。 F( A,B,C , D ) =
= B ⋅ D + A ⋅ D + C ⋅ D + AC D G( A,B,C , D ) =
= BD + CD + A ⋅ + ABD 可见， F = G
= ∏M(5,6,7,8,9,10,11,12,13,14,15) （如下卡诺图 3）
第6页
《数字逻辑》习题解答
2.8 用卡诺图化简下列函数,并写出最简“与-或”表达式和最简“或-与”表达式： ⑴ F ( A, B,C ) = ( A + B )( AB + C ) = AC + BC = C( A + B )
数字逻辑期末考试题及答案
数字逻辑期末考试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑中的基本逻辑门？A. 与门B. 或门C. 非门D. 所有选项都是答案：D2. 一个三输入的与门，当输入全为1时，输出为：A. 0B. 1C. 随机D. 无法确定答案：B3. 一个异或门的真值表中，当输入相同时，输出为：A. 1B. 0C. 随机D. 无法确定答案：B4. 下列哪个不是触发器的类型？A. SR触发器B. JK触发器C. D触发器D. AND触发器答案：D5. 在数字电路中，同步计数器和异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 计数精度D. 计数方式答案：B6. 一个4位二进制计数器，其最大计数值为：A. 15B. 16C. 32D. 64答案：A7. 以下哪个不是数字逻辑设计中常用的简化方法？A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 逻辑表简化答案：C8. 在数字电路中，一个信号的上升沿指的是：A. 信号从0变为1的瞬间B. 信号从1变为0的瞬间C. 信号保持不变D. 信号在变化答案：A9. 一个D触发器的Q输出端在时钟信号上升沿时：A. 保持不变B. 翻转状态C. 跟随D输入端D. 随机变化答案：C10. 以下哪个不是数字逻辑中的状态机？A. Moore机B. Mealy机C. 有限状态机D. 无限状态机答案：D二、填空题（每空2分，共20分）11. 在布尔代数中，逻辑与操作用符号______表示。
答案：∧12. 一个布尔函数F(A,B,C)=A∨B∧C的最小项为______。
答案：(1,1,1)13. 在数字电路设计中，卡诺图是一种用于______的工具。
答案：布尔函数简化14. 一个4位二进制加法器的输出端最多有______位。
答案：515. 一个同步计数器在计数时，所有的触发器都______时钟信号。
答案：接收16. 一个JK触发器在J=K=1时，其状态会发生______。
数字逻辑_习题一_答案
习题一部分习题参考答案1.4 如何判断一个7位二进制正整数A=a 1a 2 a 3 a 4 a 5 a 6 a 7是否是4的倍数。
答：只要a 6 a 7=00，A 即可被4整除。
1.10设[x]补=01101001，[y]补=10011101，求：1[]2x 补，1[]4x 补，1[]2y 补，1[]4y 补，[]x -补，[]y -补。
答：（1）如[x]补=x 0x 1x 2…x n ，则1[]2x 补= x 0x 0x 1x 2…x n-1. x n 。
所以，1[]2x 补=00110100.1，1[]4x 补=00011010.01，1[]2y 补=11001110.1，1[]4y 补=11100111.01。
（2）如[x]补=x 0x 1x 2…x n ，[-x]补=012...1n x x x x +。
所以，[]x -补=10010111，[]y -补=01100011。
注意：公式（1）[x]补=x 0x 1x 2…x n ，则1[]2x 补= x 0x 0x 1x 2…x n-1. x n（2）[x]补=x 0x 1x 2…x n ，[-x]补=012...1n x x x x +一定要掌握。
1.11根据原码和补码的定义回答下列问题： （1）已知[x]补>[y]补，是否有x>y?（2）设-2n <x<0,x 为何值时，等式[x]补=[x]原成立。
答：（1）否。
如果x<0 且y>0，则[x]补>[y]补。
但显然x<y 。
（2）因为x<0，所以[x]补=2n+1+x ，[x]原=2n -x ；要使[x]补=[x]原，则2n+1+x=2n -x 。
从而可以得到： X=-2(n-1)。
注意：因为-2n <x ，所以x 的数据位有n 位，加上一个符号位为n+1位。
所以，其补码为2n+1+x 。
1.12 设x 为二进制整数，[x]补=11x 1 x 2 x 3 x 4 x 5，若要x <-16，则x 1~x 5应满足什么条件？ 答：[x –(-16)]补=[x+16]补=[x]补+10000，若要x <-16，则[x –(-16)]补<1000000，即[x]补+10000<1000000，所以[x]补<110000。
数字逻辑题目及其答案和解析(1)一共60道题
第一部分：1.在二进制系统中，下列哪种运算符表示逻辑与操作？A) amp;B) |C) ^D) ~解析：正确答案是 A。
在二进制系统中，amp; 表示逻辑与操作，它仅在两个位都为1时返回1。
2.在数字逻辑中，Karnaugh 地图通常用于简化哪种类型的逻辑表达式？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是B。
Karnaugh 地图通常用于简化或门的逻辑表达式，以减少门电路的复杂性。
3.一个全加器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 C。
一个全加器有三个输入：两个加数位和一个进位位。
4.下列哪种逻辑门可以实现 NOT 操作？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 D。
与非门可以实现 NOT 操作，当且仅当输入为0时输出为1，输入为1时输出为0。
5.在数字逻辑中，Mux 是指什么？A) 多路复用器B) 解码器C) 编码器D) 多路分配器解析：正确答案是 A。
Mux 是指多路复用器，它可以选择输入中的一个，并将其发送到输出。
6.在二进制加法中，下列哪个条件表示进位？A) 0 + 0B) 0 + 1C) 1 + 0D) 1 + 1解析：正确答案是 D。
在二进制加法中，当两个位都为1时，会产生进位。
7.在数字逻辑中，一个 JK 触发器有多少个输入？A) 1B) 2C) 3D) 4解析：正确答案是 B。
一个 JK 触发器有两个输入：J 和 K。
8.下列哪种逻辑门具有两个输入，且输出为两个输入的逻辑与？A) 与门B) 或门C) 异或门D) 与非门解析：正确答案是 A。
与门具有两个输入，只有当两个输入都为1时，输出才为1。
9.在数字逻辑中，下列哪种元件可用于存储单个位？A) 寄存器B) 计数器C) 锁存器D) 可编程逻辑门阵列解析：正确答案是 C。
锁存器可用于存储单个位，它可以保持输入信号的状态。
10.一个带有三个输入的逻辑门，每个输入可以是0或1，一共有多少种可能的输入组合？A) 3B) 6C) 8D) 12解析：正确答案是 C。
数字逻辑试题及答案
数字逻辑试题及答案# 数字逻辑试题及答案一、选择题（每题2分，共20分）1. 在数字逻辑中，逻辑“与”操作的特点是：- A. 只要有一个输入为0，输出就为0- B. 所有输入为1时，输出才为1- C. 至少有一个输入为1，输出就为1- D. 所有选项都不正确答案：A2. 下列哪个不是组合逻辑电路的特点？- A. 输出只依赖于当前的输入- B. 输出可以延迟- C. 没有记忆功能- D. 具有固定的输出响应时间答案：B3. 触发器的主要用途是：- A. 存储一位二进制信息- B. 作为逻辑门使用- C. 进行算术运算- D. 以上都不是答案：A4. 以下哪个不是数字逻辑中的布尔代数基本运算？- A. 与（AND）- B. 或（OR）- C. 非（NOT）- D. 加（ADD）答案：D5. 一个4位二进制计数器在计数到15后，下一个状态是：- A. 0- B. 1- C. 16- D. 不确定答案：A...（此处省略其他选择题，以保持总字数约1000字）二、简答题（每题10分，共30分）1. 解释什么是“异或”（XOR）逻辑门，并给出其真值表。
答案：“异或”（XOR）逻辑门是一种二输入逻辑门，其输出仅当输入不相等时为1。
如果两个输入相同，输出为0。
其真值表如下：```A |B | Y--0 | 0 | 00 | 1 | 11 | 0 | 11 | 1 | 02. 什么是同步时序逻辑电路，与异步时序逻辑电路有何不同？答案：同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制，状态转换是同步进行的。
而异步时序逻辑电路中，触发器的状态转换不是由统一的时钟信号控制，可能存在不同的延迟，导致状态转换可能不同步。
3. 描述一个简单的数字逻辑电路设计，实现2位二进制加法器的功能。
答案：一个2位二进制加法器可以由两个全加器和一个进位逻辑构成。
每个全加器接收两个输入位和一个进位输入，产生一个和位和一个进位输出。
(完整版)数字逻辑课后习题答案
习题五5.1 分析图5.35所示的脉冲异步时序电路。
解：各触发器的激励方程和时钟方程为:；；1K J 11==1K ,Q J 232==1K ,Q Q J 3323==；CP CP 1=132Q CP CP == ∴各触发器的状态方程为：（CP 的下降沿触发）；11n 1Q Q =+ （Q 1的下降沿触发）；321n 2Q Q Q =+ （Q 1的下降沿触发）321n 3Q Q Q =+该电路是一能自启动的六进制计数器。
5.2 已知某脉冲异步时序电路的状态表如表5.29所示，试用D 触发器和适当的逻辑门实现该状态表描述的逻辑功能。
解：表5.29所示为最小化状态表。
根据状态分配原则，无“列”相邻（行相邻在脉冲异步时序电路中不适用。
），在“输出” 相邻中，应给AD 、AC 分配相邻代码。
取A 为逻辑0，如下卡诺图所示，状态赋值为：A=00，B=11；C=01；D=10。
于是，二进制状态表如下，根据D 触发器的激励表可画出CP 2、D 2、CP 1、D 1、Z 的卡诺图，得到激励函数和输出函数，以及画出所设计的脉冲异步时序电路。
得激励方程和输出方程：；22x CP =；32212x x Q x D ++=；3221x x Q CP +=；31211x Q x Q D +=。
)Q Q (x Q x Q x Z 2132313+=+=5.3 设计一个脉冲异步时序电路，该电路有三个输入端x 1、x 2和x 3，一个输出端Z 。
仅当输入序列x 1-x 2-x 3出现时，输出Z 产输出脉冲，并且与输入序列的最后一个脉冲重叠。
试作出该电路的原始状态图和状态表。
解：5.4 分析图5.36所示的电平异步时序电路。
解：（一）写出激励函数和输出函数表达式：；1112122y x y y x x Y ++=；1221121y x y x x x Y ++=12y x Z = （二）作状态流程表。
(三) 作时间图。
设输入状态的变化序列为00→01→11→10→00→10→11→01，初始总态为（12x x 12x x ，12y y ）=（00，00）。
数字逻辑试题及答案
数字逻辑试题及答案一、单项选择题（每题2分，共10分）1. 以下哪个是数字逻辑中的逻辑运算？A. 加法B. 减法C. 与运算D. 乘法答案：C2. 在数字逻辑中，一个逻辑门的输出是：A. 0B. 1C. 0或1D. 任意数字答案：C3. 以下哪个是组合逻辑电路的特点？A. 有记忆功能B. 无记忆功能C. 可以进行算术运算D. 可以进行逻辑运算答案：B4. 触发器的主要用途是：A. 逻辑运算B. 存储信息C. 放大信号D. 转换信号答案：B5. 一个4位二进制计数器可以计数到：A. 8B. 16C. 32D. 64答案：B二、多项选择题（每题3分，共15分）1. 下列哪些是数字逻辑中常用的逻辑门？A. 与门B. 或门C. 非门D. 异或门E. 与非门答案：ABCDE2. 在数字逻辑中，以下哪些可以作为信号的表示？A. 电压B. 电流C. 电阻D. 电容E. 电感答案：AB3. 以下哪些是数字电路的基本组成元素？A. 逻辑门B. 电阻C. 电容D. 触发器E. 运算放大器答案：ABD4. 在数字逻辑中，以下哪些是常见的电路类型？A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 混合信号电路E. 微处理器答案：ABD5. 以下哪些是数字电路设计时需要考虑的因素？A. 电路的复杂性B. 电路的功耗C. 电路的可靠性D. 电路的成本E. 电路的尺寸答案：ABCDE三、填空题（每题2分，共10分）1. 在数字逻辑中，一个逻辑门的输出状态取决于其_________。
答案：输入状态2. 一个D触发器的输出在时钟信号的_________沿触发。
答案：上升沿3. 一个4位二进制计数器的计数范围是从_________到_________。
答案：0000到11114. 一个逻辑电路的输出是其输入的_________。
答案：逻辑函数5. 在数字逻辑中，使用_________可以表示一个逻辑函数的真值表。
答案：卡诺图四、简答题（每题5分，共15分）1. 描述一个典型的组合逻辑电路的工作原理。
数字逻辑试题及答案
数字逻辑试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑电路中的基本逻辑运算？A. 加法B. 减法C. 乘法D. 与运算2. 一个3输入的与门，当所有输入都为高电平时，输出为：A. 低电平B. 高电平C. 浮空D. 不确定3. 一个D触发器的Q端在时钟信号上升沿触发时，其状态变化为：A. 保持不变B. 从0变到1C. 从1变到0D. 从D输入端状态变化4. 在数字电路中，以下哪个不是布尔代数的基本定理？A. 幂等律B. 交换律C. 反演律D. 分配律5. 一个4位二进制计数器在计数到31后，下一个状态是：A. 00000B. 00001C. 11111D. 不能确定6. 以下哪个不是数字逻辑电路设计中的优化方法？A. 布尔代数简化B. 逻辑门替换C. 增加冗余D. 逻辑划分7. 一个异或门的真值表中，当输入相同，输出为：A. 0B. 1C. 无法确定D. 无输出8. 在数字电路中，同步计数器与异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 电路复杂度D. 计数精度9. 以下哪个不是数字逻辑电路中的存储元件？A. 触发器B. 寄存器C. 计数器D. 逻辑门10. 一个简单的数字逻辑电路设计中，如果需要实现一个2输入的或门，至少需要几个与门？A. 1B. 2C. 3D. 4答案：1. D2. B3. D4. C5. B6. C7. A8. B9. D10. A二、填空题（每空2分，共20分）1. 数字逻辑电路中最基本的逻辑运算包括______、或运算、非运算。
2. 一个2输入的与门，当输入都为高电平时，输出为______。
3. 布尔代数的基本定理包括______、结合律、分配律等。
4. 一个D触发器的Q端在时钟信号上升沿触发时，Q端状态与______相同。
5. 4位二进制计数器的计数范围是从______到1111。
6. 数字逻辑电路设计中的优化方法包括布尔代数简化、逻辑门替换、______等。
数字逻辑总复习题答案
数字逻辑总复习题答案一、选择题1. 以下哪个选项是数字逻辑中的基本逻辑运算？A. 与运算B. 或运算C. 非运算D. 所有以上选项答案：D2. 在数字逻辑中，一个变量的真值表可以有多少行？A. 1B. 2C. 4D. 8答案：C3. 逻辑门电路中的输出状态取决于输入状态，以下哪个描述是正确的？A. 输出状态与输入状态相同B. 输出状态与输入状态相反C. 输出状态由输入状态的组合决定D. 输出状态与输入状态无关答案：C二、填空题1. 在数字逻辑中，逻辑或运算的符号通常表示为______。
答案：∨2. 一个三变量的逻辑函数，其真值表最多可以有______种不同的输出组合。
答案：83. 逻辑门电路中的与非门（NAND）可以看作是______和______的组合。
答案：与门，非门三、简答题1. 请简述数字逻辑中的布尔代数基本定理。
答案：布尔代数的基本定理包括交换律、结合律、分配律、幂等律、补余律等，这些定理是构建和简化逻辑表达式的基础。
2. 描述逻辑门电路中的异或（XOR）门的功能。
答案：异或门的输出仅在输入状态中奇数个为真时为真，其余情况下输出为假。
四、计算题1. 给定逻辑函数F(A, B, C) = Σ(0, 1, 2, 7)，请写出其对应的真值表。
答案：| A | B | C | F ||||||| 0 | 0 | 0 | 0 || 0 | 0 | 1 | 1 || 0 | 1 | 0 | 1 || 0 | 1 | 1 | 0 || 1 | 0 | 0 | 1 || 1 | 0 | 1 | 0 || 1 | 1 | 0 | 0 || 1 | 1 | 1 | 1 |2. 利用卡诺图化简逻辑函数F(A, B, C, D) = Σ(0, 1, 2, 3, 8, 9,10, 11, 12, 13, 14, 15)。
答案：F(A, B, C, D) = A'C + BD请注意，以上内容仅为示例，实际的试题和答案应根据具体的课程内容和教学要求来制定。
数字逻辑推理智力题315例详细解答
数字逻辑推理智力题315例详细解答行政能力测试数字推理315道及详解1. 256 ，269 ，286 ，302 ，（）.307解析： 2+5+6=13 256+13=2692+6+9=17 269+17=2862+8+6=16 286+16=302=302+3+2=3072. 72 , 36 , 24 , 18 , ( ).16 C 解析：（方法一）相邻两项相除,72 36 24 18\ / \ / \ /2/1 3/2 4/3(分子与分母相差1且前一项的分子是后一项的分母) 接下来貌似该轮到5/4,而18/=5/4. 选C3. 8 , 10 , 14 , 18 ,（）A. 24B. 32C. 26D. 20分析：8，10，14，18分别相差2，4，4，？可考虑满足2/4=4/?则？＝8所以，此题选18＋8＝264. 3 , 11 , 13 , 29 , 31 ,（）.53 C分析：奇偶项分别相差11－3＝8，29－13＝16＝8×2，？－31＝24＝8×3则可得？＝55，故此题选D5. -2/5，1/5，-8/750，（）。
A 11/375B 9/375C 7/375D 8/375解析： -2/5，1/5，-8/750，11/375=>4/(-10)，1/5，8/(-750)，11/375=>分子 4、1、8、11=>头尾相减=>7、7分母-10、5、-750、375=>分2组(-10,5)、(-750,375)=>每组第二项除以第一项=>-1/2,-1/2所以答案为A6. 16 , 8 , 8 , 12 , 24 , 60 , ( ).120 C分析：后项÷前项，得相邻两项的商为，1，，2，，3，所以选18010. 2 ，3 ，6 ，9 ，17 ，（）.23 C分析：6+9=15=3×53+17=20=4×5 那么2+?=5×5=25 所以?=2311. 3 ，2 ，5/3 ，3/2 ，（）5 6 C.3/5 4分析：通分3/1 4/2 5/3 6/4 ----7/513. 20 ，22 ，25 ，30 ，37 ，（）.45分析：它们相差的值分别为2，3，5，7。
数字逻辑习题以及习题答案
1 0
1 0
F的卡诺图
A CD
G的卡诺图
根据F和G的卡诺图，得到：F G
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第3章习题
3.4 在数字电路中，晶体三极管一般工作在什么状态？
答：在数字电路中，晶体三极管一般工作在饱和导通状态 或者截止状态。
湖南理工学院计算机与信息工程系通信教研室 陈进制作
A B EN Y1 Y2
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第3章习题
3.13 在图3.65(a)所示的D触发器电
路中，若输入端D的波形如图 3.66(b) 所示，试画出输出端Q的波 形（设触发器初态为0）。 解：
触发器初态为0
在CP=1期间， Qn+1=D
CP D Q
湖南理工学院计算机与信息工程系通信教研室 陈进制作
F的卡诺图
F的卡诺图
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第2章习题 2.8 ⑴ ②求出最简或-与表达式。 两次取反法
圈0，求 F 最简与或式。
AB CD 00 01 11 10 再取反，得F最简或与式。 1 1 1 0 00 01 1 1 1 0 F A BC A B C 1 1 1 0 11
第2章习题 2.8 ⑵ ①求出最简与-或表达式。 ②求出最简或-与表达式。 两次取反法 在卡诺图上按最小项合并的 圈0，求 F 最简与或式。 规律合并。 B BD AB AB CD 00 01 11 10 CD 00 01 11 10 00 0 1 1 0 00 0 1 1 0 1 1 1 01 1 1 1 1 01 1 D 1 1 1 1 11 1 1 1 1 11
第3章习题
数字逻辑 课后习题答案
1. 什么是模拟信号？什么是数字信号？试举出实例。
解答 模拟信号-----指在时间上和数值上均作连续变化的信号。例如，温度、压
力、交流电压等信号。 数字信号-----指信号的变化在时间上和数值上都是断续的，阶跃式的，或
者说是离散的，这类信号有时又称为离散信号。例如，在数 字系统中的脉冲信号、开关状态等。
第二章
1 假定一个电路中，指示灯 F 和开关 A、B、C 的关系为 F=(A+B)C
试画出相应电路图。 解答
电路图如图 1 所示。
图1
2 用逻辑代数的公理、定理和规则证明下列表达式：
(1) AB + AC = AB + AC (2) AB + AB + AB + AB = 1 (3) AABC = ABC + ABC + ABC
= (A + B) ⋅ (A + B) =B
( ) F = BC + D + D ⋅ B + C ⋅ (AC + B)
= BC + D + (B + C)(AC + B) = BC + D + BC(AC + B) = BC + D + AC + B = B + D + AC
（3） （33.33）10 =（？）2 =（？）8 =（？）16
23
3
21
6………… .1
2
8…………..0
2
4…………..0
2 2…………..0
2 1 ………. 0
0…………1
0.3 3
×
2
0.6 6
数字逻辑习题及答案
数字逻辑习题及答案一. 填空题1．一个触发器有Q和Q两个互补的输出引脚，通常所说的触发器的输出端是指Q ，所谓置位就是将输出端置成 1 电平，复位就是将输出端置成 0 电平。
2．我们可以用逻辑函数来表示逻辑关系，任何一个逻辑关系都可以表示为逻辑函数的与或表达式，也可表示为逻辑函数的或与表达式。
3．计数器和定时器的内部结构是一样的，当对不规则的事件脉冲计数时，称为计数器，当对周期性的规则脉冲计数时，称为定时器。
4．当我们在计算机键盘上按一个标为“3”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为 33H 。
5．在5V供电的数字系统里，所谓的高电平并不是一定是5V，而是有一个电压范围，我们把这个电压范围称为高电平噪声容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为低电平噪声容限。
二. 选择题1．在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有 b 结构，否则会产生数据冲突。
a. 集电极开路；b. 三态门；c. 灌电流；d. 拉电流 2．TTL集成电路采用的是 b 控制，其功率损耗比较大；而MOS集成电路采用的是 a 控制，其功率损耗比较小。
a. 电压； b.电流； c. 灌电流； d. 拉电流3．欲将二进制代码翻译成输出信号选用 b ，欲将输入信号编成二进制代码选用 a ，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用 c ，欲实现两个相同位二进制数和低位进位数的相加运算选用 e 。
a. 编码器；b. 译码器；c. 多路选择器；d. 数值比较器；e. 加法器；f. 触发器；ｇ. 计数器； h. 寄存器 4．卡诺图上变量的取值顺序是采用 b 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。
a. 二进制码；b. 循环码；c. ASCII码；d. 十进制码 5．根据最小项与最大项的性质，任意两个不同的最小项之积为0 ，任意两个不同的最大项之和为 1 。
数字逻辑考题及答案解析
数字逻辑试题1答案一、填空：（每空1分，共20分） 1、（20.57）8 =（ 10.BC ）16 2、(63.25) 10= ( 111111.01 )2 3、（FF ）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、1⊕⊕=B A F ，其最小项之和形式为_ 。
AB B A F += 11、RS 触发器的状态方程为_n n Q R S Q +=+1_，约束条件为0=SR 。
12、已知B A F ⊕=1、B A B A F +=2，则两式之间的逻辑关系相等。
13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分） 答：（1）、由实际问题列状态图 （2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动2、化简)(B A B A ABC B A F +++=（5分） 答：0=F3、分析以下电路，其中RCO 为进位输出。
（5分） 答：7进制计数器。
4、下图为PLD 电路，在正确的位置添 * ， 设计出B A F ⊕=函数。
（5分）5分 注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： ∑∑==)7,4,2,1()7,6,5,3(m Y m X 2分A B Ci X Y 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 111118分* *2、分析以下电路，其中X 为控制端，说明电路功能。
《数字逻辑》题库及答案
《数字逻辑》题库及答案一、单项选择题1 .八进制数(573.4)的十六进制数是 _______ 。
8A. (17C .4)B. (16B .4)C. (17B .8)D. (17b .5)161616162 .用0,1两个符号对100个信息进行编码，则至少需要 。
A. 8位B. 7位C. 9位D. 6位3 .逻辑函数 F = AB + AB + BDEG + BA. F = BB. F = BC. F = 0 D, F = 1 4 .逻辑函数F (ABC ) = A ®C 的最小项标准式为。
A. F =Z (0,1,3,4,5)B, F = AC + AC5 .已知逻辑函数F =Z (0,1,3,4,5)，则F 的最简反函数为A. F = AB + BCB, F = B + AC C. F = B + ACD, F = AB + BiC6 .在下列名组变量取值中，使函数F (ABCD ) = Z(0,1,3,4,6,12)的值为1的是A.1 1 0 1B.1 0 0 1C.0 1 0 1D. 1 1 0 07 .逻辑函数F = ABD + ACD + ABD + CD 的最简或非式是A. A + C + A + D B, A + C + A + D C. AC + ADD, A + C + A + D8.函数J F = Z (022,8,10,11,13,15)的最简与非式为 _________(ABD + BCD = 0(约束条件)A . AB - AD - BD B . BD - ADC . AD - BD、请根据真值表写出其最小项表达式1.C. F = m + m + m +mD. F = Z (0,1,6,7)2.三、用与非门实现L = A㊉ B = AB + AB四、用或非门实现L = A㊉ B = AB + AB五、逻辑电路如图所示，请分析出该电路的最简与或表达式，并画出其真值表。
数字逻辑参考答案
数字逻辑参考答案数字逻辑参考答案数字逻辑是计算机科学中的一个重要分支，它研究的是数字信号和数字电路的设计与实现。
在数字逻辑中，我们常常需要解决各种逻辑问题，包括逻辑运算、逻辑门电路的设计和分析等。
本文将为大家提供一些常见数字逻辑问题的参考答案，希望能对大家的学习和研究有所帮助。
1. 逻辑运算逻辑运算是数字逻辑中最基础的概念之一。
常见的逻辑运算包括与运算、或运算、非运算等。
下面是一些逻辑运算的参考答案：- 与运算（AND）：输入A和B，输出为A与B的逻辑与结果。
逻辑表达式为：C = A AND B。
- 或运算（OR）：输入A和B，输出为A与B的逻辑或结果。
逻辑表达式为：C = A OR B。
- 非运算（NOT）：输入A，输出为A的逻辑非结果。
逻辑表达式为：B = NOT A。
2. 逻辑门电路逻辑门电路是数字逻辑中常见的电路实现方式，可以用于实现各种逻辑功能。
常见的逻辑门包括与门、或门、非门等。
下面是一些逻辑门电路的参考答案：- 与门（AND Gate）：输入A和B，输出为A与B的逻辑与结果。
逻辑表达式为：C = A AND B。
可以使用两个晶体管和一个电阻来实现与门电路。
- 或门（OR Gate）：输入A和B，输出为A与B的逻辑或结果。
逻辑表达式为：C = A OR B。
可以使用两个晶体管和一个电阻来实现或门电路。
- 非门（NOT Gate）：输入A，输出为A的逻辑非结果。
逻辑表达式为：B = NOT A。
可以使用一个晶体管和一个电阻来实现非门电路。
3. 布尔代数布尔代数是数字逻辑中的一种代数系统，它由三个基本运算符（与、或、非）和一些基本规则组成。
布尔代数可以用来描述和分析逻辑运算和逻辑门电路。
下面是一些布尔代数的参考答案：- 分配律：对于任意的A、B和C，有A AND (B OR C) = (A AND B) OR (A AND C) 和 A OR (B AND C) = (A OR B) AND (A OR C)。
数字逻辑习题(含部分答案)
一、用代数化简法求逻辑函数的最简与—或表达式。
（14分）( 1 )F=AC+BD+AD+AD+AB+BE+DEF=AC+BD+A(D+D)+AB+BE+DEF=AC+A+BD+AB+BE+DEF=A+C+AB+BD+BE+DE(C+C)F=A+C+BD+BE( 2 ) F=A B C+ABCD+ACDF=A C(B+BD)+ACDF=A B C+A CD+ACDF=A B C+CD(A+A)F=A B C+CD二、用卡诺图化简法求出逻辑函数的最简与—或表达式。
（14分）( 1 )F(A,B,C,D)=AC+BC+A B+A CD解：卡诺图如图所示由卡诺图得F(A,B,C,D)=A B+BC+AC( 2 )F(A,B,C,D)=BCD+ABC+ABC D+A CD+AB CD+ABCD解：卡诺图如图所示由卡诺图得F=CD+BD三、组合逻辑电路的设计。
（12分）设计一个四变量“多数表决”组合逻辑电路，求出逻辑函数的最简与—或表达式并并画出逻辑电路图。
解：分别设四变量为A,B,C,D，其真值表如下得F=ABCD+ABCD+ABCD+ABCD+ABCD化简得F=ABC+ABD+ACD+BCD逻辑电路图如下图所示四、组合逻辑电路的分析。
（12分）分析下图所示组合逻辑电路的功能。
要求：写出每个或非门的输出函数，根据F表达式列出真值表，最后分析电路的功能。
解：P1=A+B=A∙B P2=A+P1=A+(A∙B)=A∙(A+B)=A BP3=B+P1=B+(A∙B)=B∙(A+B)=ABP4=C+P2+P3=C+(P2+P3)=C+(A⊕B)=(A⊕B)∙CP5=P2+P3+P4=(A⊕B)+(A⊕B)∙C=(A⊕B)+C=(A⊕B)∙CP6=C+P4=(A⊕B)+C=(A⊕B)∙C综上得F=P5+P6=(A⊕B)∙C∙(A⊕B)∙C=(A⊕B)∙C+(A⊕B)∙C=(A⊕B)⊙C 真值表如下图所示由真值表知仅当A,B,C中0的个数为一个或三个时，F的值才为1，故该电路的功能为检测A,B,C中0的个数为奇书还是偶数。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第6章习题参考解答
6-3 画出74x27三输入或非门的德摩根等效符号。
解：图形如下
6-10 在图X6.9电路中采用74AHCT00替换74LS00，利用表6-2的信息，确定从输入端到输出端的最大时间延迟。
解：该图中从输入到输出需要经过6个NAND2；
每个NAND2（74AHCT00）的最大时间延迟为9 ns；
所以从输入端到输出端的最大时间延迟为：54 ns。
6-31 BUT门的可能定义是：“如果A1和B1为1，但A2或B2为0，则Y1为1；Y2的定义是对称的。
”写出真值表并找出BUT门输出的最小“积之和”表达式。
画出用反相门电路实现该表达式的逻辑图，假设只有未取反的输入可用。
你可以从74x00、04、10、20、30组件中选用门电路。
解：真值表如下
A1 B1 A2 B2 Y1 Y2 A1 B1 A2 B2 Y1 Y2
0 0 0 0 0 0 1 0 0 0 0 0
0 0 0 1 0 0 1 0 0 1 0 0
0 0 1 0 0 0 1 0 1 0 0 0
0 0 1 1 0 1 1 0 1 1 0 1
1
0 0 0 0
1
1 0 0 1 0
0 1 0 1 0 0 1 1 0 1 1 0
0 1 1 0 0 0 1 1 1 0 1 0
0 1 1 1 0 1 1 1 1 1 0 0
利用卡诺图进行化简，可以得到最小积之和表达式为
Y1=A1·B1·A2’+A1·B1·B2’ Y2=A1’·A2·B2+B1’·A2·B2Y 2
采用74x04得到各反相器 采用74x10得到3输入与非 采用74x00得到2输入与非 实现的逻辑图如下：
6-32 做出练习题6-31定义的BUT 门的CMOS 门级设计，可以采用各种反相门逻辑的组合（不一定是二级“积之和”），要求使用的晶体管数目最少，写出输出表达式并画出逻辑图。
解：CMOS 反相门的晶体管用量为基本单元输入端数量的2倍；
对6-31的函数式进行变换：
()()()()'2211'2'211'211'2111B A B A B A B A B B A A B A Y ⋅⋅⋅=+⋅⋅=⋅⋅+⋅⋅= ()()()()'1122'1'122'122'1222B A B A B A B A B B A A B A Y ⋅⋅⋅=+⋅⋅=⋅⋅+⋅⋅=
利用圈-圈逻辑设计，可以得到下列结构：
()()()'''22'111B A B A Y ⋅+⋅= ()()()'''11'222B A B A Y ⋅+⋅=
此结构晶体管用量为20只 （原设计中晶体管用量为40只）
6-20 采用一片74x138或74x139二进制译码器和NAND 门，实现下列单输出或多数出逻辑函数。
解：a) ()∑=Z Y X F ,,7,4,2
b) ()()∑∏==C B A C B A F ,,,,2,1,07,6,5,4,3
c) ()()∑∑⋅==d C B A C B A D F ,,,,,6,5,1,0'12,10,2,0
d) ()()()∑∑∑⋅+==Z Y X W Y X Z W W F ,,,,,2,1'214,12,10,8,5,4,3,2
e) ()∑=Y X W F ,,5,4,2,0 ()∑=Y X W G ,,6,3,2,1
f) ()()∑∑⋅==B A C B A C F ,,,3,1'6,2 ()()∑∑=⋅==E D C E D C G ,,,3,2,0'3,2,0
6-38 假设要求设计一种新的组件：优化的十进制译码器，它只有十进制输入组合。
与取消6个输出的4-16译码器相比，怎样使这样的译码器价格降至最低？写出价格最低译码器的全部10个输出的逻辑等式。
假设输入和输出高电平有效且没有使能输入。
解：
设输入为:A ，B ，C ，D ，将6个输入组合作为无关项以化简其余输出的乘积项，输出函数卡诺图如下：
利用无关项进行最小成本设计，可以得到下列输出函数：
''''0D C B A Y ⋅⋅⋅= D C B A Y ⋅⋅⋅='''1 ''2D C B Y ⋅⋅= D C B Y ⋅⋅='3 ''4D C B Y ⋅⋅= D C B Y ⋅⋅='5 '6D C B Y ⋅⋅= D C B Y ⋅⋅=7 '8D A Y ⋅= D A Y ⋅=9
与4-16译码器的前10个输出的实现相比，减少了10个与门输入端，减少了20只晶体管的用量。
6-43 采用一片SSI 器件（4 x Nand2）和一片74x138，实现下列4个逻辑函数。
解：()∑=⋅⋅+⋅⋅=Z Y X Z Y X Z Y X F ,,7,0'''1 ()∑=⋅⋅+⋅⋅=Z Y X Z Y X Z Y X F ,,6,1'''2 ()∑=⋅⋅+⋅⋅=Z Y X Z Y X Z Y X F ,,5,2'''3 ()∑=⋅⋅+⋅⋅=Z Y X Z Y X Z Y X F ,,4,3'''4
6-21 图X6.21电路有什么可怕的错误？提出消除这个错误的方法。
解：该电路中74x139两个2-4译码器同时使能，会导致2个3态门同时导通，导致输出逻辑电平冲突。
为解决这一问题，可将使能端分开，进行反相连接，各自使能，即可消除该错误。
6-63设计适合于24引脚IC 封装的3输入，5位多路复用器，写出真值表并画出逻辑图和逻辑符号。
解：设数据输入A(4..0),B(4..0),C(4..0),数据输出Y （4..0） 选择端S1,S0 则 Y=S1·S0·A+S1·S0’·B+S1’·S0·C 真值表：
S1 S0 Y 0 0 d 0 1 C 1 0 B 1
1
A
其中Y ,A,B,C 均为5位总线，S1，S2为单线，加上电源和接地，可以采用24引脚IC 封装。
逻辑图和逻辑符号如下：
6-68 对于图X6.68所示CMOS电路实现的逻辑功能，写出真值表并画出逻辑图（电路包含3.7.1节介绍的传输门）。
解：
S A B Z S A B Z
0 0 0 0 1 0 0 0
0 0 1 0 1 0 1 1
0 1 0 1 1 1 0 0
0 1 1 1 1 1 1 1
Z=AS’ Z=SB
Z=AS’+BS为2选1多路器
逻辑图为：
6-24 采用奇数块XNOR门，用图6-70（a）的形式构成某种校验电路，该电路实现什么功能？
解：XNOR为XOR增加一个反相圈构成；对于偶数块的连接，利用圈到圈设计可以看到，功能与XOR的连接相同（如下图所示）；
所以，对于奇数块连接时，输出与对应XOR 连接电路正好相反，即得到偶校验电路。
6-96 采用3块74x682和必要的门电路设计一个24位比较器，将2个24位的无符号数P 和Q 进行比较，产生2位输出表达P=Q 和P>Q 。
解：利用3块74x682（8位数值比较器）分别进行高中低3个8位段的比较； 将各段的PEQQ_L 进行NAND 运算，可以得到PEQQ （P=Q ）；
()''3'2'1321PEQQ PEQQ PEQQ PEQQ PEQQ PEQQ PEQQ ++=++=
利用下式可以得到PGTQ （P>Q ）：
()()()'
'3'2'1'2'1'13
21211PGTQ PEQQ PEQQ PGTQ PEQQ PGTQ PGTQ PEQQ PEQQ PGTQ PEQQ PGTQ PGTQ ++⋅+⋅=⋅⋅+⋅+=
电路连接图如下所示：
6-97 设计一个3位相等检测器，该器件具有6个输入端：SLOT[2..0]和GRANT[2..0]，一个低电平有效的输出端MATCH_L 。
利用表6-2，6-3提供的SSI 和MSI 器件，设计
出最短时间延迟的器件。
解：采用表6-3的74FCT682，延迟时间为11 ns。
器件连接图如下：。