自动循环计数器(真正能实现自动)

数字电子技术课程设计报告

题目:自动循环计数器

学年： 2013~2014 学期: 1 专业:生物医学工程班级: 110314 姓名:赵亮学号: 20111398

指导教

李磊

师:

日期: 2014年 1月4日—2014年1月10日

长春工业大学电气与电子工程学院

目录

第一章设计任务与要求 (2)

1.1 设计任务 (2)

1.2设计要求 (3)

第二章设计思想 (3)

第三章单元电路的设计、参数计算、器件选择及介绍 (4)

3.1 单次脉冲产生部分 (4)

3.2 译码驱动、显示电路部分 (5)

3.3 控制部分及循环加减计数部分 (7)

第四章系统逻辑框图 (10)

第五章电路总图及原理 (11)

4.1、电路总图 (11)

4.2、工作原理 (11)

第六章硬件电路安装、调试测试结果，出现的问题、原因及解决方法 (12)

第七章总结设计电路的特点和方案的优缺点 (12)

第八章收获、体会 (13)

附录A 原理总图 (14)

附录B 元件清单 (14)

设计题目：自动循环计数器

第一章设计任务与要求

1.1 设计任务

1. 用集成计数器实行3～9自动循环计数。

2. 电路能实现3～9加法和3～9减法循环计数。

3. 输出用数码显示。

1.2设计要求

1. 确定总体设计方案画出总方框图，划分各单元电路的功能，并进行单元电路的设计，画出逻辑图。

2. 选择元器件型号。

3. 画出总逻辑图和装配图，并在实验板上组装电路。

4. 进行电路调试，使其达到设计要求。

5. 写出总结报告。

第二章设计思想

根据题目要求，系统可以划分为以下几个部分，基本思想如下：

1、电源部分，由它向整个系统提供+5V电源。

2、单脉冲产生部分：功能是由它产生单个脉冲，为循环计数部分提

供计数脉冲。

3、译码显示电路部分：计数器输出结果的数字显示。

4、加/减控制电路部分：实现加减循环计数功能由控制部分完成。

5、可逆计数器部分：完成3~9的可逆加减循环计数。

系统设计方框图如图1所示。

图1 3~9加/减可逆自动循环计数器系统设计方框图

第三章单元电路的设计、参数计算、器件选择及介绍3.1 单次脉冲产生部分

3.1.1、方案论证

产生单脉冲的方法有很多，如用集成555定时器、TTL集成单稳态触发器74LS121。74121、74221、74LS221都是不可重复触发的单稳态触发器。属于可重复触发的触发器有74122、74LS122、74123、74LS123等。

方案一：用集成555定时器产生单脉冲，见图2—(a)。

f

e d c b a

f e d c b a

S

1

S

+

5

V

e d c b a d

p

(c)

图2 单脉冲产生电路

方案二：用TTL集成单稳态触发器74LS121，，见图2—(b)。

方案三：用74LS00四—2输入与非门与手动开关，见图2—(c)

用74LS00中的两个与非门构成基本RS触发器，手动开关反复拨动一次，则触发

器输出端将产生一个计数脉冲。

确定方案：根据实验要求，使用555定时器，能自动产生计数脉冲，故采用方案

一。

3.2 译码驱动、显示电路部分

3.2.1、方案论证

方案一：采用DCD-HEX——4段数码管，不需要译码器就能直接显示出结果。

方案二：74LS48 TTL BCD—7段译码器/内部上拉输出驱动。采用74LS48不需要外接上拉电阻。

确定方案：由于DCD-HEX的价格较高，且市场上不易购买，故采用74LS48。由于74LS48输出是高有效，所以显示数码管选用LN05011AH共阴极数码管。

3.2.2、元器件型号的选择及参数计算：

数码管LN05011AH，译码/驱动器74LS48；限流电阻的计算，数码管压降一般为1.8~2.2V，工作电流10~20mA，经试验，静态显示时10 mA亮度相当可观，所以限流电阻R1~R7=(5V-2V)/10mA=300Ω,功率为0.012×300=0.03W,故电阻选用R1~R7=300Ω（1/16W）。

3.2.3、译码驱动、显示电路的设计

74LS48的引脚见图3，74LS48的功能表如表1所示，其中，D C B A为8421BCD 码输入端，a—g为 7段译码输出端。

图3 74LS48引脚图

表1 74LS48引脚功能表—七段译码驱动器功能表

亮，因此，LT＝0可用来检查74LS48和显示器的好坏。

时，译码器各段输出全为低电平，显示器各段全灭，而当输人数据为非零数码时，译码器和显示器正常译码和显示。利用此功能可以实现对无意义位的零进行消隐。

静态灭零输入使能端。只要BI＝0，不论输入BDCA为何种电平，译码器4

段输出全为低电平，显示器灭灯(此时/BI／RBO为输入使能)。共阴极数码管管脚图见

图4。

图4 共阴极数码管管脚图

3.2.4、译码驱动、显示电路原理图

译码驱动、显示电路原理图见图5

图5 译码驱动、显示原理图

3.3 控制部分及循环加减计数部分

1、方案论证

方案一：74LS190为可预置的十进制同步加减计数器。 方案二：74LS191 可预置的4位2进制同步加/减计数器。 确定方案：经过比较，结合系统要求，决定采用方案一。 2、控制部分及循环加减计数部分的设计

（1）逻辑功能示意图

74L S 48

6217354D C B A LT RBI BI/RBO 1415910111213168

g f e d c b a V CC GND

109124675g f e d c

b a dp R1~R7300Ω3(8)

+5V