北邮-数字电路与逻辑设计实验-实验报告(上)
北邮数字电路综合实验报告
数字电路综合实验报告简易智能密码锁一、实验课题及任务要求设计并实现一个数字密码锁，密码锁有四位数字密码和一个确认开锁按键，密码输入正确，密码锁打开，密码输入错误进行警示。
基本要求：1、密码设置：通过键盘进行 4 位数字密码设定输入,在数码管上显示所输入数字。
通过密码设置确定键（BTN 键）进行锁定。
2、开锁：在闭锁状态下，可以输入密码开锁，且每输入一位密码，在数码管上显示“-”，提示已输入密码的位数。
输入四位核对密码后，按“开锁”键，若密码正确则系统开锁，若密码错误系统仍然处于闭锁状态，并用蜂鸣器或led 闪烁报警。
3、在开锁状态下，可以通过密码复位键（BTN 键）来清除密码，恢复初始密码“0000”。
闭锁状态下不能清除密码。
4、用点阵显示开锁和闭锁状态。
提高要求：1、输入密码数字由右向左依次显示，即：每输入一数字显示在最右边的数码管上,同时将先前输入的所有数字向左移动一位。
2、密码锁的密码位数（4~6 位）可调。
3、自拟其它功能。
二、系统设计2.1系统总体框图2.2逻辑流程图2.3MDS图2.4分块说明程序主要分为6个模块：键盘模块，数码管模块，点阵模块，报警模块，防抖模块，控制模块。
以下进行详细介绍。
1.键盘模块本模块主要完成是4×4键盘扫描，然后获取其键值，并对其进行编码，从而进行按键的识别，并将相应的按键值进行显示。
键盘扫描的实现过程如下：对于4×4键盘，通常连接为4行、4列，因此要识别按键，只需要知道是哪一行和哪一列即可，为了完成这一识别过程，我们的思想是，首先固定输出高电平，在读入输出的行值时，通常高电平会被低电平拉低，当当前位置为高电平“1”时，没有按键按下，否则，如果读入的4行有一位为低电平，那么对应的该行肯定有一个按键按下，这样便可以获取到按键的行值。
同理，获取列值也是如此，先输出4列为高电平，然后在输出4行为低电平，再读入列值，如果其中有哪一位为低电平，那么肯定对应的那一列有按键按下。
北京邮电大学数字电路实验报告
北京邮电大学数字电路与逻辑设计实验实验报告实验名称：QuartusII原理图输入法设计与实现学院：北京邮电大学班级：姓名：学号：一．实验名称和实验任务要求实验名称：QuartusII原理图输入法设计与实现实验目的：⑴熟悉用QuartusII原理图输入法进行电路设计和仿真。
⑵掌握QuartusII图形模块单元的生成与调用；⑶熟悉实验板的使用。
实验任务要求：⑴掌握QuartusII的基础上，利用QuartusII用逻辑门设计实现一个半加器，生成新的半加器图像模块。
⑵用实验内容（1）中生成的半加器模块以及逻辑门实现一个全加器，仿真验证其功能，并能下载到实验板上进行测试，要求用拨码开关设定输入信号，发光二级管显示输出信号。
⑶用3线—8线译码器（74L138）和逻辑门实现要求的函数：CBAF+C+=,仿真验证其+BCBAAABC功能，，并能下载到实验板上进行测试，要求用拨码开关设定输入信号，发光二级管显示输出信号。
二．设计思路和过程半加器的设计实现过程：⑴半加器的应有两个输入值，两个输出值。
a表示加数，b表示被加数，s表示半加和，co表示向高位的进位。
⑵由数字电路与逻辑设计理论知识可知b a s ⊕=;b a co •=选择两个逻辑门：异或门和与门。
a,b 为异或门和与门的输入，S 为异或门的输出，C为与门的输出。
(3)利用QuartusII 仿真实现其逻辑功能，并生成新的半加器图形模块单元。
(4)下载到电路板，并检验是否正确。
全加器的设计实现过程：⑴全加器可以由两个半加器和一个或门构成。
全加器有三个输入值a,b,ci ，两个输出值s,co ：a 为被加数，b 为加数，ci 为低位向高位的进位。
⑵全加器的逻辑表达式为：c b a s ⊕⊕=b a ci b a co •+•⊕=)(⑶利用全加器的逻辑表达式和半加器的逻 辑功能，实现全加器。
用3线—8线译码器（74L138）和逻辑门设计实现函数CBA A B C A B C A B C F +++=设计实现过程：⑴利用QuartusII 选择译码器（74L138）的图形模块单元。
北京邮电大学数电实验报告
北京邮电大学数字电路与逻辑设计实验发光二极管走马灯的电路设计与实现实验报告学院：信息与通信工程学院班级：27姓名：付莹学号：班内序号：23【实验目的】（1）进一步了解时序电路描述方法;（2）熟悉状态机的设计方法。
【实验所用仪器及元器件】（1）计算机；（2）直流稳压电源；（3）数字系统与逻辑设计实验开发板。
【实验任务要求】设计并实现一个控制8个发光二极管亮灭的电路，仿真验证其功能，并下载到实验板测试。
（1）单点移动模式：一个点在8个发光二极管上来回的亮（2）幕布式：从中间两个点，同时向两边依次点亮直到全亮，然后再向中间点灭，依次往复。
【实验设计思路及过程】（1）设计思路实验要求有两个，一个是单点移动模式，一个是幕布式。
通过CASE-WHEN 语句实现走马灯的变化。
分别定义一个8个变量的数据类型和一个13变量的数据类型，表示一个周期内的灯的变化，并设计一个变量在两种状态间进行切换。
此时，需要把所有状态罗列到case-when中去。
（2）VHDL代码LIBRARY IEEE;USE ABC ISPORT(A,CLK,RESET:IN STD_LOGIC;DENG:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END ABC;ARCHITECTURE A OF ABC ISTYPE STATE_TEMP is(s0,s1,s2,s3,s4,s5,s6,s7);TYPE STATE_TEMP1 is(s0,s1,s2,s3,s4,s5,s6,s7,s00,s01,s02,s03,s04,s05);signal STATE:STATE_TEMP;signal STATE1:STATE_TEMP1;BEGINPROCESS(CLK,RESET)BEGINIF RESET='1' THENDENG<="00000000";ELSIF(CLK'EVENT AND CLK='0')THENIF A='0'THEN --KAIMUSHICASE STATE1 ISWHEN s0 => STATE1<=s1;DENG<="";WHEN s1 => STATE1<=s2;DENG<="01000000";WHEN s2 => STATE1<=s3;DENG<="00100000";WHEN s3 => STATE1<=s4;DENG<="00010000";WHEN s4 => STATE1<=s5;DENG<="00001000";WHEN s5 => STATE1<=s6;DENG<="00000100";WHEN s6 => STATE1<=s7;DENG<="00000010";WHEN s7 =>STATE1<=s00;DENG<="00000001";WHEN s00=>STATE1<=s01;DENG<="00000010";WHEN s01=>STATE1<=s02;DENG<="00000100";WHEN s02=>STATE1<=s03;DENG<="00001000";WHEN s03=>STATE1<=s04;DENG<="00010000";WHEN s04=>STATE1<=s05;DENG<="00100000";WHEN s05=>STATE1<=s0;DENG <="01000000";END CASE;ELSECASE STATE ISWHEN s0 => STATE<=s1;DENG<="00011000";WHEN s1 => STATE<=s2;DENG<="00111100";WHEN s2 => STATE<=s3;DENG<="01111110";WHEN s3 => STATE<=s4;DENG<="";WHEN s4 => STATE<=s5;DENG<="01111110";WHEN s5 => STATE<=s6;DENG<="00111100";WHEN s6 => STATE<=s7;DENG<="00011000";WHEN s7 => STATE<=s0;DENG<="00000000";END CASE;END IF;END IF;END PROCESS;END A;【仿真波形及分析】1.仿真波形(1)单点移动式（2）幕布式（3）复位信号2.波形分析（1）单点移动式由图可以看出，当A为0时程序实现单点移动功能，如图所示DENG[7]开始亮，之后依次为DENG[6], DENG[5], DENG[4], DENG[3], DENG[2],DENG[1], DENG[0],然后DENG[1]也开始亮，依此类推，实现了功能要求（2）幕布式由图可以看出，当A为1时，如图所示，先是中间的两个灯DENG[4], DENG[5]亮，然后扩展到四个灯亮DENG[3]至DENG[6]亮，接下来是DENG[2]~DENG[7]亮，最后全亮，接着DENG[2]~DENG[7]亮，继而循环下去。
北邮数电实验上实验一
北邮数电实验上实验一QuartuII原理图输入法设计与实现数字电路与逻辑设计实验实验报告QuartuII原理图输入法设计与实现QuartuII原理图输入法设计与实现一．实验名称QuartuII原理图输入法设计与实现二．设计任务要求[实验目的]1.熟悉用QuartuII原理图输入法进行电路设计和仿真。
2.掌握QuartuII图形模块单元的生成与调用；3.熟悉实验板的使用。
[实验任务要求]1.掌握QuartuII的基础上，利用QuartuII用逻辑门设计实现一个半加器，生成新的半加器图像模块。
[实验元器件]QuartuII原理图输入法设计与实现计算机（QuartuII软件），数字系统与逻辑设计实验开发板三．设计思路和原理图[半加器设计]1.半加器的应有两个输入值，两个输出值。
A表示加数，B表示被加数，S表示半加和，C表示向高位的进位。
2.由数字电路与逻辑设计理论知识可知，半加器的逻辑表达式为：S=A⊕BC=AB3.选择两个逻辑门：异或门和与门。
A,B为异或门和与门的输入，S 为异或门的输出，C为与门的输出。
4.利用QuartuII仿真实现其逻辑功能，并生成新的半加器图形模块单元。
原理图如下：[全加器设计]1.全加器可以由两个半加器和一个或门构成。
全加器有三个输入值，两个输出值：为加数，为被加数，1为低位向高位QuartuII原理图输入法设计与实现的进位。
2．由数字电路与逻辑设计理论知识可知，全加器的逻辑表达式为：S=⊕⊕1=(⊕)1+3.利用全加器的逻辑表达式和半加器的逻辑功能，实现全加器。
原理图如下：四．仿真波形图及波形分析设置输入A、B、C的周期，即可模拟真值表中000~111的八个输入状态，由此仿真出的结果即为真值表的F的取值。
其中，A为最高位，B为中间位，C为最低位，故TA=2TB=4TC,具体数值根据元件工作频率计算得出。
[半加器]QuartuII原理图输入法设计与实现当半加器的2个输入端都输入0时，即A=B=0时，则有输出：半加和S=0，进位端C=0。
北邮数电实验报告信息
数字电路与逻辑设计实验姓名***学院信息与通信工程学院专业信息工程班级***学号****班内序号***实验一一、实验名称和实验任务要求1.实验内容：QuartusII原理图输入法设计与实现。
2.实验目的：（1）熟悉用QuartusII原理图输入法进行电路设计和仿真。
（2）掌握QuartusII图形模块单元的生成与调用。
（3）熟悉实验板的使用。
3.实验任务要求：（1）用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图像模块。
（2）用实验内容1中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板上测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
（3）用3线—8线译码器（74LS138）和逻辑门实现函数F=(/C)(/C)(/C)+(/C)C(/C)+C(/C)(/C)+CCC，仿真验证其功能，并下载到实验板测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
二、原理图半加器模块和逻辑门设计实现的全加器：三、仿真波形图及分析电路实现了全加器的功能。
全加器是实现两个1位二进制数及低位来的进位相加求得和数及向高位进位的逻辑电路。
由其原理可得逻辑表达式：sum=ain⊕bin⊕cincout = （ain⊕bin）cin + ain*bin。
列出真值表：仿真波形对比真值表，可以看出波形图与理论值完全符合。
四、故障及问题分析1、问题：按照逻辑表达式连接了全加器电路后，仿真波形很乱。
解决方法：思考后知道了应该把输入信号依次设成2的n次方，这样的仿真波形清楚容易分析。
2、问题：把代码下载到板子上的过程中，进行到37%的时候停了，等了2分钟也没继续下载。
解决方法：再次重连USB尝试下载，手紧握着接线口，下载成功了，分析可能是接线口接触不好。
实验二一、实验名称和实验任务要求1.实验内容：用VHDL设计与实现组合逻辑电路。
2.实验目的：（1）熟悉用VHDL语言设计组合逻辑电路的方法。
北邮数电实验报告
北邮数电实验报告北邮数电实验报告一、引言数电实验是电子信息类专业学生必修的一门实验课程，通过实践操作，帮助学生巩固理论知识，培养实际动手能力。
本次实验旨在通过设计和搭建一个简单的数字电路，来理解数字电路的基本原理和工作方式。
二、实验目的本次实验的目的是设计一个4位二进制加法器，实现两个4位二进制数的相加运算。
通过实验，我们可以加深对于数字电路的理解，掌握数字电路的设计和搭建方法。
三、实验原理1. 二进制加法器二进制加法器是一种用于计算二进制数相加的数字电路。
它由若干个逻辑门和触发器组成，可以实现二进制数的加法运算。
在本次实验中，我们将设计一个4位二进制加法器，即可以计算两个4位二进制数的相加结果。
2. 逻辑门逻辑门是数字电路中常用的基本元件，用于实现逻辑运算。
常见的逻辑门有与门、或门、非门、异或门等。
在本次实验中，我们将使用与门和异或门来构建4位二进制加法器。
四、实验步骤1. 设计4位二进制加法器的电路图根据实验要求，我们需要设计一个能够计算两个4位二进制数相加的电路。
首先，我们可以将两个4位二进制数分别用D0~D3和E0~E3表示，其中D0和E0分别为最低位。
然后，我们需要使用与门和异或门来实现加法器的功能。
通过逻辑运算，我们可以得到每一位的和以及进位。
最后，将每一位的和连接起来，即可得到最终的结果。
2. 搭建电路根据电路图，我们可以开始搭建实验电路。
首先，将所需的逻辑门和触发器连接起来，形成一个完整的电路。
然后，将所需的输入信号和电源连接到电路上。
最后，使用示波器等工具检查电路的工作状态，确保电路正常运行。
3. 进行实验测试在搭建好电路后，我们可以进行实验测试。
首先，将两个4位二进制数的输入信号连接到电路上。
然后，通过观察输出信号，判断电路是否正确计算了两个二进制数的相加结果。
如果输出信号与预期结果一致，说明电路设计和搭建成功。
五、实验结果与分析在进行实验测试后，我们可以得到实验结果。
通过观察输出信号，我们可以判断电路是否正确计算了两个二进制数的相加结果。
北邮-数电实验报告
北邮-数电实验报告数字电路实验报告学院：信息与通信工程专业：信息工程班级：2013211125学号：2013210681姓名：袁普实验一：QuartusⅡ原理图输入法设计与实现一：实验要求①：用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。
②：用实验一生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。
③：用3线—8线译码器和逻辑门设计实现函数F，仿真验证其功能，下载到实验板测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
二：报告内容①：实验一（2）的原理图用两个已经生成的半加器图形模块单元和一个双输入或门即可实现全加器②：仿真波形图以及分析波形图：波形分析：通过分析ab ci三个输入在8中不同组合下的输出，发现与全加器的真值表吻合，说明实现了全加器的逻辑功能。
同时看见波形中出现了毛刺（冒险），这也与事实一致。
③：故障及问题分析第一次在做全加器的时候发现找不到已经生成的半加器模块，后来发现是因为在建立工程时这两个项目没有建在同一个文件夹里，在调用的时候就找不到。
后来我将全加器工程建在同一个文件夹里解决了此问题。
实验二：用VHDL设计和实现组合逻辑电路一：实验要求①：用VHDL设计一个8421码转换为格雷码的代码转换器，仿真验证其功能。
②：用VHDL设计一个4位二进制奇校验器，要求在为奇数个1时输出为1，偶数个1时输出为0，仿真验证其功能。
③：用VHDL设计一个数码管译码器，仿真验证其功能，下载到实验板测试，要求用拨码开关设定输入信号，数码管显示输出信号，并且只使一个数码管有显示，其余为熄灭状态。
二：故障及问题分析在刚开始实现让一个数码管显示的时候，我本来准备再设置6个输入和输出，通过实验板上的拨码来输入信息分别控制不同的数码管的的开闭状态，但是后来发现这样效率很低而且实验板上的拨码开关数量根本不够。
北邮数字电路与逻辑设计实验上-综合实验报告
数字电路与逻辑设计实验综合实验报告目录一、实验题目和任务要求 (3)（一）Quartus II原理图输入法设计与实现 (3)（二）用VHDL设计与实现组合逻辑电路 (3)（三）用VHDL设计与实现时序逻辑电路 (3)（四）用VHDL设计与实现相关电路 (4)二、实验内容、原理图、VHDL代码和仿真波形分析 (4)（一）Quartus II原理图输入法设计与实现 (4)1. 半加器 (4)2. 全加器 (5)3. 3-8线译码器 (6)（二）用VHDL设计与实现组合逻辑电路 (6)1. 数码管译码器 (6)2. 8421码转余3码 (6)3. 奇校验器 (7)（三）用VHDL设计与实现时序逻辑电路 (8)1. 8421十进制计数器 (8)2. 分频器 (8)3. 组合电路实现数码管0到9循环显示 (8)（四）用VHDL设计与实现相关电路 (13)1. 数码管动态扫描控制器 (13)2. 点阵行扫描控制器 (16)三、故障及问题分析 (20)四、总结和结论 (21)五、参考文献 (21)一、实验题目和任务要求（一）QuartusII原理图输入法设计与实现实验题目Quartus II原理图输入法设计与实现任务要求1）用逻辑门设计一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。
2）用生成的半加器模块和逻辑门设计与实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二级管显示输出信号。
3）用3-8线译码器和逻辑门设计和实现函数F CBA CBA CBA CBA=+++，仿真验证其功能。
（二）用VHDL设计与实现组合逻辑电路实验题目1）数码管译码器2）8421码转余3码3）奇校验器任务要求1）用VHDL语言设计实现一个共阴极7段数码管译码器，仿真验证其功能，并下载到实验板测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
2）用VHDL语言设计实现一个8421码转换为余3码的代码转换器，仿真验证其功能，并下载到实验板测试。
北京邮电大学数电实验报告
北京邮电大学数字电路与逻辑设计实验发光二极管走马灯的电路设计与实现实验报告学院：信息与通信工程学院班级：2010211127姓名：学号：******班内序号：【实验目的】（1）进一步了解时序电路描述方法;（2）熟悉状态机的设计方法。
【实验所用仪器及元器件】（1）计算机；（2）直流稳压电源；（3）数字系统与逻辑设计实验开发板。
【实验任务要求】设计并实现一个控制8个发光二极管亮灭的电路，仿真验证其功能，并下载到实验板测试。
（1）单点移动模式：一个点在8个发光二极管上来回的亮（2）幕布式：从中间两个点，同时向两边依次点亮直到全亮，然后再向中间点灭，依次往复。
【实验设计思路及过程】（1）设计思路实验要求有两个，一个是单点移动模式，一个是幕布式。
通过CASE-WHEN 语句实现走马灯的变化。
分别定义一个8个变量的数据类型和一个13变量的数据类型，表示一个周期内的灯的变化，并设计一个变量在两种状态间进行切换。
此时，需要把所有状态罗列到case-when中去。
（2）VHDL代码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ABC ISPORT(A,CLK,RESET:IN STD_LOGIC;DENG:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END ABC;ARCHITECTURE A OF ABC ISTYPE STATE_TEMP is(s0,s1,s2,s3,s4,s5,s6,s7);TYPE STATE_TEMP1 is(s0,s1,s2,s3,s4,s5,s6,s7,s00,s01,s02,s03,s04,s05); signal STATE:STATE_TEMP;signal STATE1:STATE_TEMP1;BEGINPROCESS(CLK,RESET)BEGINIF RESET='1' THENDENG<="00000000";ELSIF(CLK'EVENT AND CLK='0')THENIF A='0'THEN --KAIMUSHICASE STATE1 ISWHEN s0 => STATE1<=s1;DENG<="10000000";WHEN s1 => STATE1<=s2;DENG<="01000000";WHEN s2 => STATE1<=s3;DENG<="00100000";WHEN s3 => STATE1<=s4;DENG<="00010000";WHEN s4 => STATE1<=s5;DENG<="00001000";WHEN s5 => STATE1<=s6;DENG<="00000100";WHEN s6 => STATE1<=s7;DENG<="00000010";WHEN s7 =>STATE1<=s00;DENG<="00000001";WHEN s00=>STATE1<=s01;DENG<="00000010";WHEN s01=>STATE1<=s02;DENG<="00000100";WHEN s02=>STATE1<=s03;DENG<="00001000";WHEN s03=>STATE1<=s04;DENG<="00010000";WHEN s04=>STATE1<=s05;DENG<="00100000";WHEN s05=>STATE1<=s0;DENG <="01000000";END CASE;ELSECASE STATE ISWHEN s0 => STATE<=s1;DENG<="00011000";WHEN s1 => STATE<=s2;DENG<="00111100";WHEN s2 => STATE<=s3;DENG<="01111110";WHEN s3 => STATE<=s4;DENG<="11111111";WHEN s4 => STATE<=s5;DENG<="01111110";WHEN s5 => STATE<=s6;DENG<="00111100";WHEN s6 => STATE<=s7;DENG<="00011000";WHEN s7 => STATE<=s0;DENG<="00000000";END CASE;END IF;END IF;END PROCESS;END A;【仿真波形及分析】1.仿真波形(1)单点移动式（2）幕布式（3）复位信号2.波形分析（1）单点移动式由图可以看出，当A为0时程序实现单点移动功能，如图所示DENG[7]开始亮，之后依次为DENG[6], DENG[5], DENG[4], DENG[3], DENG[2],DENG[1], DENG[0],然后DENG[1]也开始亮，依此类推，实现了功能要求（2）幕布式由图可以看出，当A为1时，如图所示，先是中间的两个灯DENG[4], DENG[5]亮，然后扩展到四个灯亮DENG[3]至DENG[6]亮，接下来是DENG[2]~DENG[7]亮，最后全亮，接着DENG[2]~DENG[7]亮，继而循环下去。
北邮数电实验报告
北京邮电大学实验报告实验名称： 数电电路与逻辑设计实验学院：信息与通信工程学院班 级： 姓 名： 学 号： 班内序号：日期：一． 实验一：QuartusII 原理图输入法设计1. 实验名称和实验任务要求(1)用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块 元。
(2)用(1)中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号入信号。
(3)用3线-8线译码器（74LS138）和逻辑门设计实现函数F=A B C +A B C +AB C +A B C 。
2.实验原理图及波形图（1）半加器（2）全加器（3）74LS383.仿真波形图分析(1)半加器：输入为a，b，输出S，CO（进位）。
当ab都为0时，半加和s=0，进位端co=0。
当ab都为1时，半加和s=0，进位端co=1。
当a=1,b=0或a=0,b=1时，半加和s=1，进位端co=0。
(2)全加器：输入a，b，输出S，CO（进位），ci（低进位）。
当a=0，b=0,ci=0,输出s=0，co=0。
当a=0，b=1或a=1，b=0又ci=0,输出s=1，co=0。
当a=0，b=0,ci=1,输出s=1，co=0。
(3)74LS138输入A,B,C,输出为3。
四个输出对应F中的四个最小项，Y0、Y2、Y4、Y7，以实现函数功能。
二．实验二：用VHDL设计与实现组合逻辑电路1.实验名称和实验任务要求(1)用VHDL语言设计实现一个共阴极7段数码管译码器，仿真验证其功能。
要求用拨码开关设定输入信号，7段数码管显示输出信号。
(2)用VHDL语言设计实现一个8421码转换为余3码的代码转换器，仿真验证其功能。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
(3)用VHDL语言设计实现一个4位二进制奇校验器，输入奇数个’1’时，输出为’1’，否则输出’0’，仿真验证其功能。
北邮数电上实验报告
北京邮电大学数字电路与逻辑设计实验学院：班级：姓名：学号：班内序号：实验一Quartus II原理图输入法设计一、实验目的：(1)熟悉Quartus II原理图输入法进行电路设计和仿真。
(2)掌握Quartus II 图形模块单元的生成与调(3)熟悉实验板的使用二、实验所用器材：(1)计算机(2)直流稳压电源(3)数字系统与逻辑设计实验开发板三、实验任务要求(1)用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。
(2)用(1)中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。
(3)用VHDL语言实现全加器。
四、实验原理图和实验波形图1、全加器实验原理图。
2、全加器实验波形图。
五、仿真波形分析由仿真波形可以看出，当a,b,ci有两个或者两个以上为1时，产生进位，即co输出为1，而输出s则是当a,b,ci输入偶数个1时为0，奇数个1时为1，满足实验原理，仿真波形正确。
实验三VHDL组合逻辑电路设计一、实验目的：(1)熟悉Quartus II原理图输入法进行电路设计和仿真。
(2)掌握Quartus II 图形模块单元的生成与调(3)熟悉实验板的使用二、实验所用器材：(1)计算机(2)直流稳压电源(3)数字系统与逻辑设计实验开发板三、实验任务要求(1)用VHDL语言设计将8421计数器，分频器和数码管译码器连接使用，实现在指定数码管滚动显示0-9，其余数码管不亮，并带有清零功能，并下载到实验板显示计数结果。
四、实验VHDL代码和仿真波形图(1)VHDL代码library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity xianshi isport(clk,clr:in std_logic;b:out std_logic_vector(6 downto 0); cat:out std_logic_vector(5 downto 0)); end xianshi;architecture a of xianshi issignal ctmp:std_logic_vector(3 downto 0); signal tmp:integer range 0 to 1249999; signal clktmp:std_logic;signal e:std_logic_vector(6 downto 0); beginp1:process(clk,clr)beginif clr='0' thentmp<=0;elsif clk'event and clk='1' thenif tmp=1249999 thentmp<=0;clktmp<=not clktmp;elsetmp<=tmp+1;end if;end if;end process p1;p2:process(clktmp)beginif clr='0' then ctmp<="0000";elsif(clktmp'event and clktmp='1')then if ctmp="1001"thenctmp<="0000";elsectmp<=ctmp+1;end if;end if;end process p2;p3:process(ctmp,clr)beginif(clr='0')then cat<="111111";elsecase ctmp iswhen"0000"=>e<="1111110";--0when"0001"=>e<="0110000";--1 when"0010"=>e<="1101101";--2 when"0011"=>e<="1111001";--3 when"0100"=>e<="0110011";--4 when"0101"=>e<="1011011";--5 when"0110"=>e<="1011111";--6 when"0111"=>e<="1110000";--7 when"1000"=>e<="1111111";--8 when"1001"=>e<="1111011";--9 when others=>e<="0000000"; end case;cat<="110111";end if;b<=e;end process p3;(2)仿真波形图五、仿真波形分析由仿真波形图可以看出，输出cat始终未110111，只有第三个数码管亮，输出b在循环变化，b控制数码管显示不同的数字，所以这是一个0~9滚动显示数码管的波形图。
数字电路与逻辑设计实验报告
竭诚为您提供优质文档/双击可除数字电路与逻辑设计实验报告篇一：北邮数字电路与逻辑设计实验报告北京邮电大学数字电路与逻辑设计实验报告学院：班级：姓名：学号：实验一QuartusII原理图输入法设计与实现一、实验目的：(1)熟悉QuartusII原理图输入法进行电路设计和仿真；(2)掌握QuartusII图形模块单元的生成与调用；(3)熟悉实验板的使用；二、实验所用器材：(1)计算机；(2)直流稳压电源；(3)数字系统与逻辑设计实验开发板。
三、实验任务要求(1)用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。
(2)用(1)中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。
(3)用3线-8线译码器（74Ls138）和逻辑门设计实现函数,仿真验证其功能，并下载到实验板测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
四、实验原理图及仿真波形图(1)半加器半加器原理图仿真波形仿真波形图分析:根据仿真波形对比半加器真值表，可以确定电路实现了半加器的功能。
但我们也可以发现输出so出现了静态功能冒险，要消除该冒险可以加入相应的选通脉冲。
（2）全加器全加器原理图仿真波形仿真波形图分析：根据仿真波形对比半加器真值表，可以确定电路实现了全加器的功能(2)741383线-8线译码器原理图仿真波形图仿真波形图分析;当且仅当Abc输入为000、010、100、111时，F=1,可知电路实现了函数。
实验二用VhDL设计与实现组合逻辑电路一、实验目的：（1）熟悉用VhDL语言设计时序逻辑电路的方法；（2）熟悉用QuartusII文本输入法进行电路设计；（3）熟悉不同的编码及其之间的转换。
二、实验所用器材：（1）计算机；（2）直流稳压电源；（3）数字系统与逻辑设计实验开发板。
三、实验任务要求（1）用VhDL语言设计实现一个共阴极7段数码管译码器；（2）用VhDL语言设计一个8421码转余三码的代码转换器；（3）用VhDL语言设计设计一个四位2进制奇校验器。
北邮数电实验报告
北邮数电实验报告1. 实验目的本实验的目的是通过实际操作和实验验证，加深对数字电路的理解和掌握。
具体实验内容包括： 1. 实现各种基本逻辑电路（与门、或门、非门、异或门等）的电路设计。
2. 学习使用开关和LED灯进行数字信号输入和输出。
3. 掌握数字电路实验中常用的仪器设备的使用方法。
2. 实验器材和环境本实验所使用的器材和环境如下： - FPGA实验箱 - 数字逻辑集成电路（与门、或门、非门、异或门等） - 电源 - 接线板 - 数字电路实验仪器3. 实验步骤3.1 实验准备首先，我们需要将实验所需的器材连接好，包括将数字逻辑集成电路插入到FPGA实验箱上的插槽中，并将电源正确连接。
3.2 电路设计与布线根据实验要求，我们需要设计不同的基本逻辑电路。
比如，要设计一个与门电路，可以通过将两个输入端分别与两个开关连接，将输出端连接到一个LED灯上。
其他的逻辑电路同样可以设计类似的方式。
在设计和布线的过程中，需要注意保持电路的连通性，并避免出现短路等问题。
3.3 输入和输出信号设置根据实验要求，我们需要设置输入和输出信号。
可以通过控制开关的开合状态来设置输入信号，然后观察LED灯的亮灭情况来判断输出信号的状态是否符合预期。
3.4 实验数据记录和分析在实验过程中，我们需要记录每个逻辑电路的输入和输出信号状态，并进行分析。
可以通过绘制真值表或者逻辑门表来记录并分析数据。
4. 实验结果与分析根据实验步骤中记录的数据，我们可以得出实验结果，并进行进一步的分析。
比如，可以通过比对设计的逻辑电路输出和预期输出的差异，来判断实验是否成功完成。
5. 总结与反思通过本次实验，我深入了解和掌握了数字电路的基本原理和实验方法。
通过设计和实验验证，加深了对基本逻辑电路的理解，并熟悉了数字电路实验所使用的仪器设备。
在实验过程中，我遇到了一些问题，比如电路连接错误导致的信号不稳定等，但通过仔细调试和排查，最终解决了这些问题。
北邮-数字逻辑实验报告
北京邮电大学课程设计报告目录实验一：交通灯控制器设计........................................ 实验二：电子钟设计 ............................................. 实验三：药片装瓶系统设计........................................ 附：数字逻辑课程设计调试日志及个人心得体会......................实验一：交通灯控制器设计一、实验目的①学习采用状态机方法设计时序逻辑电路。
②掌握ispLEVER软件的使用方法。
③掌握用VHDL语言设计数字逻辑电路。
④掌握ISP器件的使用。
二、实验所用器件和设备在系统可编程逻辑器件ISP1032一片示波器一台万用表或逻辑笔一只TEC-5实验系统，或TDS-2B数字电路实验系统一台三、实验内容以实验台上的4个红色电平指示灯，4个绿色电平指示灯模仿路口的东南西北4个方向的红，绿，黄交通灯。
控制这些交通灯，使它们按下列规律亮，灭。
(1)初始状态为4个方向的红灯全亮，时间1s。
(2)东，西方向绿灯亮，南，北方向红灯亮。
东，西方向通车，时间5s。
(3)东，西方向黄灯闪烁，南，北方向红灯，时间2s。
(4)东，西方向红灯亮，南，北方向绿灯亮。
南，北方向通车，时间5s。
(5)东，西方向红灯闪烁，南，北方向黄灯闪烁，时间2s。
(6)返回(2)，继续运行。
(7)如果发生紧急事件，例如救护车，警车通过，则按下单脉冲按钮，使得东，南，西，北四个方向红灯亮。
紧急事件结束后，松开单脉冲按钮，将恢复到被打断的状态继续运行。
四、设计思路(1) 将本实验分为分频，状态计数器，led输出三大模块；(2) 分频模块需要注意到占空比，采用when-else语句；(3) 状态计数器都分为5s,2s,5s,2s，四个状态时间，通过计数器作状态转移；(5) led输出模块的黄灯闪烁可通过2HZ的方波信号实现。
数电实验报告北邮(3篇)
第1篇一、实验名称数字电路基础实验二、实验目的1. 熟悉数字电路的基本原理和组成。
2. 掌握常用数字电路元件（如逻辑门、触发器、计数器等）的功能和使用方法。
3. 培养动手能力和实验技能。
三、实验原理数字电路是由逻辑门、触发器、计数器等基本元件组成的。
逻辑门是数字电路的基本单元，用于实现基本的逻辑运算。
触发器是数字电路中的记忆单元，用于存储信息。
计数器是数字电路中的时序单元，用于实现计数功能。
四、实验仪器与设备1. 数字电路实验箱2. 万用表3. 导线4. 74LS00集成电路5. 74LS20集成电路五、实验内容1. 组合逻辑电路分析（1）搭建一个4输入与非门电路，输入端分别为A、B、C、D，输出端为Y。
（2）搭建一个2输入与非门电路，输入端分别为A、B，输出端为Y。
（3）搭建一个4输入与非门电路，输入端分别为A、B、C、D，输出端为Y。
要求输出Y为A、B、C、D的异或运算结果。
2. 触发器应用（1）搭建一个D触发器电路，输入端为D，输出端为Q。
（2）搭建一个JK触发器电路，输入端为J、K，输出端为Q。
（3）搭建一个计数器电路，使用D触发器实现一个4位二进制计数器。
3. 计数器应用（1）搭建一个十进制计数器电路，使用74LS90集成电路实现。
（2）搭建一个任意进制计数器电路，使用74LS90集成电路实现。
（3）搭建一个分频器电路，使用计数器实现。
六、实验步骤1. 根据实验原理和电路图，在实验箱上搭建实验电路。
2. 使用万用表测试电路的各个节点电压，确保电路连接正确。
3. 根据实验要求，输入不同的信号，观察输出结果。
4. 记录实验数据，分析实验结果。
七、实验结果与分析1. 组合逻辑电路分析（1）4输入与非门电路：当A、B、C、D都为0时，Y为1；否则，Y为0。
（2）2输入与非门电路：当A、B都为0时，Y为1；否则，Y为0。
（3）4输入与非门电路：当A、B、C、D中有奇数个1时，Y为1；否则，Y为0。
数字电路实验报告_北邮
一、实验目的本次实验旨在通过实践操作，加深对数字电路基本原理和设计方法的理解，掌握数字电路实验的基本步骤和实验方法。
通过本次实验，培养学生的动手能力、实验技能和团队合作精神。
二、实验内容1. 实验一：TTL输入与非门74LS00逻辑功能分析（1）实验原理TTL输入与非门74LS00是一种常用的数字逻辑门，具有高抗干扰性和低功耗的特点。
本实验通过对74LS00的逻辑功能进行分析，了解其工作原理和性能指标。
（2）实验步骤① 使用实验箱和实验器材搭建74LS00与非门的实验电路。
② 通过实验箱提供的逻辑开关和指示灯，验证74LS00与非门的逻辑功能。
③ 分析实验结果，总结74LS00与非门的工作原理。
2. 实验二：数字钟设计（1）实验原理数字钟是一种典型的数字电路应用，由组合逻辑电路和时序电路组成。
本实验通过设计一个24小时数字钟，使学生掌握数字电路的基本设计方法。
（2）实验步骤① 分析数字钟的构成，包括分频器电路、时间计数器电路、振荡器电路和数字时钟的计数显示电路。
② 设计分频器电路，实现1Hz的输出信号。
③ 设计时间计数器电路，实现时、分、秒的计数。
④ 设计振荡器电路，产生稳定的时钟信号。
⑤ 设计数字时钟的计数显示电路，实现时、分、秒的显示。
⑥ 组装实验电路，测试数字钟的功能。
3. 实验三：全加器设计（1）实验原理全加器是一种数字电路，用于实现二进制数的加法运算。
本实验通过设计全加器，使学生掌握全加器的工作原理和设计方法。
（2）实验步骤① 分析全加器的逻辑功能，确定输入和输出关系。
② 使用实验箱和实验器材搭建全加器的实验电路。
③ 通过实验箱提供的逻辑开关和指示灯，验证全加器的逻辑功能。
④ 分析实验结果，总结全加器的工作原理。
三、实验结果与分析1. 实验一：TTL输入与非门74LS00逻辑功能分析实验结果表明，74LS00与非门的逻辑功能符合预期，具有良好的抗干扰性和低功耗特点。
2. 实验二：数字钟设计实验结果表明，设计的数字钟能够实现24小时计时，时、分、秒的显示准确，满足实验要求。
北邮数电实验报告 信息
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY shumaguanyimaqi IS
PORT(A:IN STD_LOGIC_VECTOR(3 DOWNTO 0);
B:OUT STD_LOGIC_VECTOR(6 DOWNTO 0);
SIGNAL clkin:STD_LOGIC;
BEGIN
u1:div_50M PORT MAP (CLK1=>CLK,CLR1=>CLR,CLK_OUT1=>clkin);
BEGIN
PROCESS(CLK2,CLR2)
BEGIN
IF CLR2 = '1' THEN Q_temp <="0000";
ELSIF CLK2'EVENT AND CLK2 = '1' THEN
IF Q_temp = "1001" THEN Q_temp <="0000";
ELSE Q_temp <=Q_temp+1;
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1ቤተ መጻሕፍቲ ባይዱ
0
1
0
1
1
1
1
1
仿真波形对比真值表，可以看出波形图与理论值完全符合。
北邮 数电实验报告
北邮数电实验报告北邮数电实验报告数电实验是电子信息科学与技术专业的一门重要课程，通过实验可以帮助学生巩固理论知识，培养实践能力。
本次实验我们进行了基于数字逻辑电路的设计与实现，探索了数字电路的原理和应用。
以下是对本次实验的总结和分析。
1. 实验目的本次实验的主要目的是学习数字逻辑电路的设计与实现，了解数字电路的基本原理和应用。
通过实验，我们可以熟悉数字电路的搭建过程，掌握数字电路的设计方法和测试技巧。
2. 实验原理本次实验主要涉及到的数字逻辑电路有与门、或门、非门、异或门等。
这些逻辑门可以通过逻辑运算实现各种功能，如加法器、减法器、比较器等。
我们需要根据实验要求，设计并搭建相应的数字电路，然后通过示波器等仪器进行测试，验证电路的正确性。
3. 实验步骤首先，我们根据实验要求，设计了一个4位全加器电路。
通过逻辑门的组合，实现了4位二进制数的加法运算。
然后，我们搭建了一个4位比较器电路，用于比较两个4位二进制数的大小关系。
最后，我们设计了一个4位减法器电路，实现了4位二进制数的减法运算。
4. 实验结果通过实验，我们成功搭建了4位全加器、4位比较器和4位减法器电路，并进行了测试。
实验结果表明，我们设计的电路能够正确地完成加法、比较和减法运算，符合预期的逻辑规则。
5. 实验总结通过本次实验，我们深入了解了数字逻辑电路的设计与实现过程。
我们学会了使用逻辑门进行电路设计，并通过实验验证了电路的正确性。
实验过程中，我们也遇到了一些问题，如电路连接错误、示波器读数不准确等。
但通过仔细分析和调试，我们最终解决了这些问题，并取得了满意的实验结果。
6. 实验感想数电实验是一门非常重要的实践课程，通过实验我们不仅巩固了理论知识，还培养了实践能力和解决问题的能力。
在实验过程中，我们需要细心观察、仔细分析，并灵活运用所学的知识。
实验不仅考验了我们的动手能力，还锻炼了我们的思维能力和团队合作精神。
7. 实验的意义数电实验的意义在于将理论知识与实际应用相结合，帮助我们更好地理解和掌握数字电路的原理和应用。
北邮数电实验报告
数字电路与逻辑设计实验报告一、要求要求：设计制作一个简易计算器，实现最大输入两位十进制数字的加减乘运算。
基本要求：1、实现最大输入两位十进制数字的加减乘运算；八个拨码开关按两位8421bcd码输入。
2、能够实现多次连算（无优先级，从左到右计算结果），如12+34×56-78=2498。
3、最大长度以数码管最大个数为限，溢出报警。
提高要求：1、有正负数区分。
2、实现除法（不能整除时小数保留2位有效数字）。
3、其它扩展功能。
二、系统设计：设计思路：1、将该程序进行分模块设计。
可以将程序分为：主程序、译码模块和防抖模块。
其中，主程序负责将输入的数据进行存储，对数据进行运算，将数据输出到数码上等；防抖模块负责对按键输入的数防抖；译码模块负责对输入的数据进行译码（由8421bcd码转化为十进制的编码）。
2、分模块进行相应模块的编写。
3、对编好的模块进行测试。
4、编写主程序并进行调试。
总体框图：流程图：分块设计：(按实际操作的分块)输入模块：由符号开关和拨码开关构成。
采用序列存储的方式存储相应的输入。
输入译码模块：将输入的符号序列转化成先用状态，以便选取对应的计算方法；将输入的8421bcd码转化成相应的两位十进制数。
数码显示模块：将寄存器内的数进行输出到数码管上。
显示所输入的第一个数以及最后的结果。
计算模块：调用相应的计算方式，对所输入的数进行计算。
防抖模块：在用按键输入时，所得到的信号可能会有抖动，因此加入此抖动电路。
三、仿真波形及波形分析：分析（波形仿真时，为了方便观察，将8421bcd码输入方式，该为了十进制的直接输入方式，并将输出，有原来的数码管显示改成了直接数字显示）由图中可以看出，当输入12 ，按下“确定”，数字就输入到了寄存器中，输入“+”号（对应仿真中的fuhao“100000”），在输入一个数35，按下“确定”，该计算器就件寄存器中的数与第二次输入的数进行相加，得到结果47。
此时该结果又被直接保存到了寄存器中，继续输入运算符“-”（对应仿真中得fuhao“010000”），输入第三个数18，按下“确定”，计算器对其做减法运算，得到结果29，该结果又在寄存器中存储着。
院校资料-北京邮电大学数字逻辑设计实验报告
北京邮电大学数字逻辑设计实验报告北京邮电大学数字电路与逻辑设计实验实验报告实验名称：足球比赛游戏机班级：2012211117学号：2012210485姓名：宋恺2014年11月8号一、实验目的（1）进一步掌握VHDL和Quartus II软件的使用；（2）理解状态机的工作原理和设计方法；（3）掌握利用EDA工具进行自顶向下的电子系统设计方法。
二、实验所用仪器及元器件（1）计算机；（2）EDA开发板及相应元器件。
三、实验内容（1）基本内容1、按下开始键后，点阵显示球场初始状态，黄色点表示球，红、绿点表示甲、乙双方的球员，上下各有四个点表示双方的球门。
2、甲、乙双方各有一组上下左右按键来控制自己的球员，当球员位于足球的上下左右四个点时，按下方向键可带球向对应的方向移动，如果移动方向正前方有对方球员，则球不能移动。
3、在没有球员踢球的时候，足球每秒随机向四个方向移动一格。
4、足球到四周边界线（点阵最外一圈的点）时，再继续向外踢球时，可以球不移动，等待球随机移动；也可以自己设定相关的出界规则。
5、足球进入球门，则胜方自动加1 分，每方的分数用2 位数码管显示。
6、每场比赛时间为90 秒，用数码管倒计时显示时间。
计时到0 后，比赛停止，点阵显示胜利方（甲、乙或者平），直到再次按下比赛开始键后重新开始。
（2）提高要求1、进球和比赛结束后点阵显示动画或者蜂鸣器播放音乐庆祝。
2、自拟其它功能。
四、系统设计本次试验我把电路分为中心逻辑模块（center）和外围硬件驱动模块（按键keyboard，点阵显示screen，数码管显示digit，倒计时countdown，分频器clkgen）。
各部分把信号送给center，center对信号做出反应。
五.程序设计（1）点阵模块点阵分成了两个小块，一部分负责扫描，即通过扫描显示输入图形，一部分负责图像的输入，这样做能简化程序结构，让程序思路更清晰。
扫描模块在1kHz的上升沿，列移位输出由中心部件传过来的信号shenfu（胜负）为000时未分胜负，则显示甲乙球的对应坐标，否则根据胜负显示结果。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
北京邮电大学电路实验中心<数字电路与逻辑设计实验（上）>实验报告班级： xxxx学院： xxx实验室： xxx 审阅教师：姓名（班内序号）： xxx 学号： xxx实验时间： xxx评定成绩：目录实验1 Quartus II 原理图输入法设计与实现 (3)一、实验目的 (3)二、实验所用器材 (3)三、实验任务要求 (3)四、实验原理图 (3)五、实验仿真波形图及分析 (4)实验2 用VHDL 设计与实现组合逻辑电路 (5)一、实验目的 (5)二、实验所用器材 (5)三、实验任务要求 (5)四、VHDL代码 (5)五、实验仿真波形图及分析 (7)实验3 用VHDL 设计与实现时序逻辑电路 (8)一、实验目的 (8)二、实验所用器材 (8)三、实验任务要求 (8)四、模块端口说明及连接图 (8)五、VHDL代码 (9)六、实验仿真波形图及分析 (10)实验4 用VHDL 设计与实现数码管动态扫描控制器 (10)一、实验目的 (10)二、实验所用器材 (11)三、实验任务要求 (11)四、模块端口说明及连接图 (11)五、VHDL代码 (11)六、实验仿真波形图及分析 (15)故障及问题分析 (16)总结和结论 (17)实验1 Quartus II 原理图输入法设计与实现一、实验目的（1）熟悉用Quartus II原理图输入法进行电路设计和仿真；（2）掌握Quartus II 图形模块单元的生成与调用；（3）熟悉实验板的使用。
二、实验所用器材（1）计算机；（2）直流稳压电源；（3）数字系统与逻辑设计实验开发板。
三、实验任务要求（1）用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。
（2）用（1）中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。
（3）用3线-8线译码器（74LS138）和逻辑门设计实现函数F=C ̅B ̅A ̅+C ̅B A ̅+CB ̅A ̅+CBA，仿真验证其功能，并下载到实验板测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
四、实验原理图（1）半加器原理图（2）全加器原理图（3）函数F原理图五、实验仿真波形图及分析（1）半加器仿真波形图仿真波形图分析：根据仿真波形，可以确定电路实现了半加器的功能，其逻辑表达式为S=A⊕B，CO=AB。
但我们也可以发现输出S和CO出现了静态功能冒险，要消除该冒险可以加入相应的选通脉冲。
（2）全加器仿真波形图仿真波形图分析：根据仿真波形，可以确定电路实现了全加器的功能，其逻辑表达式为Si=Ai⊕Bi⊕Ci-1，Ci=AiBi+ (Ai⊕Bi)Ci-1。
（3）函数F仿真波形图仿真波形图分析：F=C ̅B ̅A ̅+C ̅B A ̅+CB ̅A ̅+CBA，当且仅当CBA输入为000、010、100、111时，F=1，可知电路实现了函数F=C ̅B ̅A ̅+C ̅B A ̅+CB ̅A ̅+CBA。
实验2 用VHDL 设计与实现组合逻辑电路一、实验目的（1）熟悉用VHDL语言设计组合逻辑电路和时序电路的方法；（2）熟悉用Quartus II文本输入法进行电路设计；（3）熟悉不同的编码及其之间的转换。
二、实验所用器材（1）计算机；（2）直流稳压电源；（3）数字系统与逻辑设计实验开发板。
三、实验任务要求（1）用VHDL语言设计实现一个共阴极7段数码管译码器，仿真验证其功能，并下载到实验板测试。
要求用拨码开关设定输入信号，7段数码管显示输出信号。
（2）用VHDL语言设计实现一个8421码转换为格雷码的代码转换器，仿真验证其功能，并下载到实验板测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
（3）用VHDL语言设计实现一个4人表决器，多数人赞成决议则通过，否则决议不通过，仿真验证其功能，并下载到实验板测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
四、VHDL代码（1）7段数码管译码器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY smgymq ISPORT(A:IN STD_LOGIC_VECTOR(3 DOWNTO 0); B:OUT STD_LOGIC_VECTOR(0 TO 6);C:OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END smgymq;ARCHITECTURE behavioral OF smgymq IS BEGINPROCESS(A) BEGIN C<="11111100";CASE A ISWHEN"0000"=> B<="1111110";--0WHEN"0001"=> B<="0110000";--1WHEN"0010"=> B<="1101101";--2WHEN"0011"=> B<="1111001";--3WHEN"0100"=> B<="0110011";--4WHEN"0101"=> B<="1011011";--5WHEN"0110"=> B<="1011111";--6WHEN"0111"=> B<="1110000";--7WHEN"1000"=> B<="1111111";--8WHEN"1001"=> B<="1111011";--9WHEN OTHERS=> B<="0000000"; END CASE;END PROCESS;END behavioral;（2）8421码转换为格雷码的代码转换器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY trans ISPORT(A:IN STD_LOGIC_VECTOR(3 downto 0); B:OUT STD_LOGIC_VECTOR(3 downto 0) );END trans;ARCHITECTURE tran OF trans IS BEGINPROCESS(A)BEGINCASE A ISWHEN"0000" => B <="0000";WHEN"0001" => B <="0001";WHEN"0010" => B <="0011";WHEN"0011" => B <="0010";WHEN"0100" => B <="0110";WHEN"0101" => B <="0111";WHEN"0110" => B <="0101";WHEN"0111" => B <="0100";WHEN"1000" => B <="1100";WHEN"1001" => B <="1101";WHEN"1010" => B <="1111";WHEN"1011" => B <="1110";WHEN"1100" => B <="1010";WHEN"1101" => B <="1011";WHEN"1110" => B <="1001";WHEN"1111" => B <="1000";END CASE;END PROCESS;END;（3）4人表决器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY vote ISPORT(A:IN STD_LOGIC_VECTOR(3 downto 0); B:OUT STD_LOGIC_VECTOR(0 downto 0) );END vote;ARCHITECTURE vote1 OF vote IS BEGINPROCESS(A)BEGINCASE A ISWHEN"1111" => B <="1"; WHEN"1110" => B <="1"; WHEN"1101" => B <="1"; WHEN"1011" => B <="1";WHEN"0111" => B <="1"; WHEN OTHERS => B <="0"; END CASE; END PROCESS; END;五、实验仿真波形图及分析（1）7段数码管译码器仿真波形图分析：根据仿真波形，可以确定电路实现了7段数码管译码器的功能，A 端输入8421码，B[0]-B[6]对应数码管的a-g 端，C 端输出为“11111100”，对应点亮DISP1、DISP0。
但我们也可以发现输出B 出现了静态功能冒险，要消除该冒险可以加入相应的选通脉冲。