基于AMBA总线协议的APB+Bridge设计
AMBA_AHB_APB_AXI协议对比分析
AMBA_AHB_APB_AXI协议对比分析引言：AMBA (Advanced Microcontroller Bus Architecture)是ARM公司提供的一种开放式的总线标准，旨在为SOC（System on Chip）设计提供一个灵活、高性能的总线框架。
AMBA协议家族中包括了AHB（Advanced High-performance Bus）、APB（Advanced Peripheral Bus）和AXI （Advanced eXtensible Interface）三种协议。
本文将对这三种协议进行对比分析，详细介绍其特点、性能和应用场景。
一、AHB协议AHB协议是AMBA协议家族中最早发布的协议之一，用于连接SOC内部的高性能主设备和多个从设备之间的通信。
AHB协议通过总线仲裁、突发传输和分片传输等技术，实现了高带宽和低延迟的数据传输。
其主要特点包括：1.性能：-支持高带宽传输：AHB协议支持高带宽的传输，能够满足高性能SOC 内部各个模块之间的数据传输需求。
- 低延迟传输：AHB协议通过引入Pipeline和Split交易等机制，实现了低延迟的数据传输。
2.特性：-总线仲裁：AHB总线采用非常灵活的总线仲裁机制，可以支持多主设备并发传输。
-突发传输：AHB协议支持突发传输，可以在一次仲裁后连续传输多个数据。
-分片传输：AHB协议支持分片传输，可以将大块数据分片传输，降低总线带宽的占用率。
-低功耗：AHB协议通过支持低功耗技术，降低了整个系统的功耗消耗。
3.应用场景：-SOC内部高性能数据传输：AHB协议主要适用于SOC内部的高性能数据传输，例如CPU和DMA控制器、外设控制器之间的数据传输。
二、APB协议APB协议是AMBA协议家族中最简单的一种协议，用于连接SOC内部的低带宽从设备，例如配置寄存器和控制逻辑等。
APB协议相对于AHB协议具有以下特点：1.性能：-低带宽传输：APB协议支持低带宽的传输，主要用于传输配置和控制信息，而不是大量的数据。
基于AMBA总线协议的APB Bridge设计
设核处理器，就可以提高从公共设计平台创建产品的定制化能力。因此，实现 ＯＣＢ的标准化是十分必要的。 近年来，许多公司相继制定了一些ＯＣＢ标准，其中影响较大的有
ＣｏｒｅＣｏｎｎｅｃｔ总线、ＡＭＢＡ（ＡｄｖａＩｌｃｅｄ Ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ
Ｂｕｓ
Ａｒｃｈｉｔｅｃｔｕｒｅ）总线、
ＯＣＰ（０ｐｅｎ Ｃｏｆｅ Ｐｒｏｔｏｃ０１）总线和Ｗｉｓｈｂｏｎｅ总线。其中，ＡＭＢＡ总线是ＡＲＭ
ＧＳ３２Ｓ
ｆｕｒｔｈｅｒ ｒｅｓｅａｒｃｈ ｏｆ ｅｍｂｅｄｄｅｄ ＳＯＣ．
ＫｅｙｗｏＩ．；ｄｓ：ＡＭＢＡ２．０
Ａ－ＰＢ Ｂｒｉｄｇｐ
Ⅱ
ＳｏＣ
独创性声明
本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的 研究成果。据我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其 他人已经发表或撰写过的研究成果，也不包含为获得盛都理工太堂或其他教 育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何 贡献均已在论文中作了明确的说明并表示谢意。
ａ
ｐａｎ ｏｆ ＡＰＢ．Ｉｔ ｉｓ ｂｅｔｗｅｅｎ ＡＨＢ ａｎｄ ＡＰＢ
ｃｒｉｔｉｃａｌ ｐａｎ ｔｏ ｃｏｎｎｅｃｔ ＡＨＢ ａｎｄ ｏｔｈｅｒ
ｏｎ
ｐｅｒｉｐｈｅｒａｌｓ．
ａｓ
Ｔｈｉｓ ｄｉｓｓｅｎａｔｉｏｎ ｉｓ ｂａｓｅｄ
ｔｈｅ ＧＳ３２Ｓ ＣＰＵ ｏｆ Ｇｏｄｓｏｎ．１
ｔｈｅ ＡＨＢ ｍａｓｔｅｒ．Ａ
ｔＯ
ｄｅｓｉ印ｔｈｅ
ＡＰＢ Ｂｒｉｄｇｅ
ｉｓ ｐｕｔ ｆｂｎ）ｌ，ａｒｄ，ｗｈｉｃｈ
ｃ卸ｍｅｅｔ
Ｓｅｑｕｅｎｔｉａｌ，
Ｎ０ｎｓｅｑｕｅｎｔｉａｌ，ａｎｄ Ｂａｃｋ－ｔＯ—Ｂａｃｋ ｔｍｎｓｆｅｒ ｍｏｄｅ． ＳｅＣ０ｎｄ，ａｆｔｅｒｔｈｅ ｃｏｍｐａｒｉｓｏｎ ａｎｄ ａｎａｌｙｓｉｓ Ｃｉｒｃｕｉｔ Ｈａｒｄｗａｒｅ Ｄｅｓｃｆｉｐｔｉｏｎ
stm32的总线AMBA、AHB、APB
stm32的总线AMBA、AHB、APBAMBAAMBA（Advanced Microprocessor Bus Architecture）是ARM公司提出的一种开放性的SoC 总线标准，现在已经广泛的应用于RISC的内核上了。
AMBA定义了一种多总线系统（mulTIlevel busing system），包括系统总线和等级稍低的外设总线。
AMBA支持32位、64位、128位的数据总线，和32位的地址总线，同时支持byte和half-word设计。
它定义了两种总线：AHB（Advanced High-performance Bus）先进的高性能总线，也叫做ASB （Advanced System Bus）。
APB(Advanced peripheral Bus)先进的外设总线AHB和ASB其实是一个东西，是高速总线，主要负责嵌入式处理器、DMA控制器、Memory等等的接口。
APB是低速总线，主要负责外设接口AHB和APB之间是通过Bridge(桥接器）链接的Bus Bridges总所周知，一个系统中的各个模块之间相互通信是通过总线，总线的作用，就是把数据和地址从设备A搬运到设备B上，如果说设备A和设备B具有一致性（原文是under discussion,这里我不知道怎么翻译比较好，暂且翻译为一致性），那么设备A和设备B可以直接挂在同一个总线上，并直接解读总线上的数据。
但是，如果设备A和设备B不具有一致性，那么设备A和设备B就必须挂在两条不同的总线上，这时候我们就需要一个翻译，把设备A上的总线上的数据和地址转换成设备B可以解析的格式，然后放到设备B的总线上，这个翻译就是Bus Bridge，下面这幅图就形象的说明了Bus Bridge在AHB和APB之间的作用。
AHB链接的设备的数据传输速度是比APB设备传输的速度快很多的，也就是说，这里的这个Bus Beidge所起的作用就是缓冲这里可以看到AHB主要是链接在了系统的内核以及存储管理上面的，APB则主要分布给我外设。
stm32的总线AMBA、AHB、APB
stm32的总线AMBA、AHB、APBAMBAAMBA（Advanced Microprocessor Bus Architecture）是ARM公司提出的一种开放性的SoC总线标准，现在已经广泛的应用于RISC的内核上了。
AMBA定义了一种多总线系统（multilevel busing system），包括系统总线和等级稍低的外设总线。
AMBA支持32位、64位、128位的数据总线，和32位的地址总线，同时支持byte和half-word设计。
它定义了两种总线：AHB（Advanced High-performance Bus）先进的高性能总线，也叫做ASB（Advanced System Bus）。
APB(Advanced peripheral Bus)先进的外设总线AHB和ASB其实是一个东西，是高速总线，主要负责嵌入式处理器、DMA控制器、Memory等等的接口。
APB是低速总线，主要负责外设接口AHB和APB之间是通过Bridge(桥接器）链接的Bus Bridges总所周知，一个系统中的各个模块之间相互通信是通过总线，总线的作用，就是把数据和地址从设备A搬运到设备B上，如果说设备A和设备B具有一致性（原文是under discussion,这里我不知道怎么翻译比较好，暂且翻译为一致性），那么设备A和设备B可以直接挂在同一个总线上，并直接解读总线上的数据。
但是，如果设备A和设备B不具有一致性，那么设备A和设备B 就必须挂在两条不同的总线上，这时候我们就需要一个“翻译”，把设备A上的总线上的数据和地址转换成设备B可以解析的格式，然后放到设备B的总线上，这个“翻译”就是“Bus Bridge”，下面这幅图就形象的说明了Bus Bridge在AHB和APB之间的作用。
AHB链接的设备的数据传输速度是比APB设备传输的速度快很多的，也就是说，这里的这个Bus Beidge所起的作用就是“缓冲”这里可以看到AHB主要是链接在了系统的内核以及存储管理上面的，APB则主要分布给我外设。
AMBA_3_APB协议规范
AMBA_3_APB协议规范AMBA（高级微处理器总线）是一种用于系统级互连的开放标准协议，它由ARM公司开发，被广泛应用于嵌入式系统中。
AMBA_3_APB（高级微处理器总线第3代-高性能总线）是AMBA协议的一部分，它定义了一种高性能、低功耗的片内总线协议，用于连接处理器和外设。
1.信号：AMBA_3_APB协议规范定义了一系列信号，包括时钟信号、复位信号、总线控制信号、数据传输信号等。
时钟信号主要包括时钟线以及时钟使能信号，用于控制数据传输的时序。
复位信号用于重置外设以及总线控制器的状态。
总线控制信号用于控制总线的访问权限以及传输模式等。
数据传输信号用于在总线上传输数据。
2.传输：AMBA_3_APB协议规范定义了四种传输类型，分别是单个传输、设置传输、清除传输以及数据传输。
单个传输用于传输单个数据项，例如读取外设的寄存器值。
设置传输用于设置外设的寄存器值，例如写入配置信息。
清除传输用于清除外设的寄存器值，例如重置外设。
数据传输用于传输大量数据，例如读取或写入外设的缓冲区。
3.协议：AMBA_3_APB协议规范定义了一套协议，包括方法、地址空间、读写传输、保持传输、错误传输以及确认传输。
方法用于指示执行的操作类型，包括读、写等。
地址空间用于指定外设的寄存器地址。
读写传输用于实现读取或写入寄存器的操作。
保持传输用于在外设的寄存器繁忙时保持总线传输。
错误传输用于指示总线传输过程中的错误信息。
确认传输用于确认总线传输的完成。
4.时序：AMBA_3_APB协议规范定义了一套时序要求，包括时钟周期、数据有效性以及总线传输的顺序。
时钟周期用于控制数据传输的时序，包括时钟上升沿和下降沿的作用周期。
数据有效性用于指示数据在总线上的有效时间段，以及数据的采样时间。
总线传输的顺序用于指示多个传输之间的先后顺序，以及传输的优先级。
总结起来，AMBA_3_APB协议规范是一种用于连接处理器和外设的高性能、低功耗的片内总线协议。
AMBA_3_APB协议规范
AMBA 3 APB 协议规范关于该规范该规范使用于AMBA 3 APB 协议，引用自AMBA 3 (不适用AMBA 2 或更早版本)使用范围该规范用来帮助硬件或软件工程师设计使用APB协议的系统或模块使用该规范该规范按照以下章节进行组织:Chapter 1 简介Chapter 2 传输Chapter 3 操作状态Chapter 4 信号描述目录第一章简介 (2)1.1 关于AMBA 3 APB (2)1.2 AMBA 3 APB 协议规范v1.0修改 (2)第二章传输 (3)2.1 写传输 (3)2.1.1 无等待状态 (3)2.1.2 有等待状态 (3)2.2 读传输 (4)2.2.1 无等待状态 (4)2.2.2 有等待状态 (4)2.3 错误响应 (5)2.3.1 写传输 (5)2.3.2 写传输 (6)2.3.3 PSLVERR映射 (6)第三章操作状态 (7)3.1 操作状态 (7)第四章信号描述 (8)4.1 AMBA 3 APB 信号 (8)1.1 关于AMBA 3 APBAPB属于AMBA 3 协议系列，它提供了一个低功耗的接口，并降低了接口的复杂性。
APB接口用在低带宽和不需要高性能总线的外围设备上。
APB是非流水线结构，所有的信号仅与时钟上升沿相关，这样就可以简化APB 外围设备的设计流程，每个传输至少耗用两个周期。
APB可以与AMBA高级高性能总线(AHB-Lite) 和AMBA 高级可扩展接口(AXI)连接。
1.2 AMBA 3 APB 协议规范v1.0修改该版本包括：• 一个准备好信号PREADY, 来扩展APB传输• 一个错误信号PSLVERR, 来指示传输失败2.1 写传输写传输包括两种类型：• 无等待状态• 有等待状态2.1.1 无等待状态图2-1 显示了一个基本的无等待状态的写传输。
图2-1 无等待的写传输地址、写入数据、写入信号和选择信号都在时钟上升沿后改变。
AMBA AHB APB 概述
AHB Decoder
• AHB系统中有一个核心地址译码器，它提供HSELx信号到各 个AHB Slave； • Decoder本身只负责位地址译码，为纯组合逻辑电路； • Slave只有在HSELx和HREADY都为High才采样地址/控制信号； • AHB地址线有32条，为简化译码器译码时间，AHB Spec.规 定每个Slave的最小地址空间为1KB，因此译码器最多只需 要对22条地址线进行译码。
HWRITE & HSIZE[2:0]
• Transfer Direction、Transfer Size由Master发出： – HWRITE为HIGH，Master在data phase将数据通过write data bus（HWDATA[31:0]）发往Slave – HWRITE为LOW，Slave在data phase将数据通过read data bus （HRDATA[31:0]）发往Master
允许某个主设备控制总线 发起一个请求给仲 裁器
驱动地址和控 制信号
仅选中的从设备响应地 址/控制信号
拉高HREADY信号，总线 传输完成
AHB Transfer
• Basic transfer – Address phase
• 传输address和control signal
– Data phase
• 传输write/read data和response signal
• 传输在data phase时若一个clock cycle无法完成传 输，Slave可通过拉低HREADY信号延长传输，传输 结束时状态由Slave HRESP信号反映。
Master sample the data
Master release address and control
AMBA_AHB_APB_AXI协议对比分析..
9
HREADY：S应答M是否读写操作传输完成: 1-传输完 成, 0-需延长传输周期。需要注意的是，HREADY 做 为总线上的信号，它是M和S 的输入；同时每个S 需 要输出自己的HREADY。所以对于S 会有两个 HREADY 信号，一个来自总线的输入，一个自己给到 多路器的输出。 HRESP：S应答当前传输状态，OKAY、ERROR、 RETRY、SPLIT HRDATA：读数据总线，从S读到M
3
一个典型的基于AMBA 总线的SOC 系统架构
这种SOC架构以AHB为主干，挂上CPU，片上内 存，和其它DMA设备。
4
AHB 主要是针对高效率、高频宽及快速系统模块所设 计的总线，它可以连接如微处理器、芯片上或芯片外 的内存模块和DMA等高效率模块 AMBA 中的APB 主要用在低速且低功率的外围，可 针对外围设备作功率消耗及复杂接口的最佳化 APB在AHB和低带宽的外围设备之间提供了通信的桥 梁，所以APB是AHB或者ASB的二级扩展总线
19
APB/AHB/AXI对比
APB 低功耗 AHB 高速度 AXI 高速度，高带宽 管道化互联 单向通道 只需首地址 读写并行 支持乱序 支持非对齐操作 有效支持初始延迟 较高的外设
20
连线非常多
AHB总线互连
7
允许某个主设备控制总线 发起一个请求给仲 裁器
驱动地址和控 制信号
仅选中的从设备响应地 址/控制信号
拉高HREADY信号，总线 传输完成
8
AHB基本信号
HADDR：32位系统地址总线 HTRANS: M指示传输状态，NONSEQ、SEQ、IDLE、 BUSY HWRITE：传输方向：1-写，0-读 HSIZE：传输单位 HBURST：传输的burst类型 HWDATA：写数据总线，从M写到S
AMBAAPB协议规范
AMBA 3 APB 协议规范关于该规范该规范使用于AMBA 3 APB 协议，引用自AMBA 3 (不适用AMBA 2 或更早版本)使用范围该规范用来帮助硬件或软件工程师设计使用APB协议的系统或模块使用该规范该规范按照以下章节进行组织:Chapter 1 简介Chapter 2 传输Chapter 3 操作状态Chapter 4 信号描述目录第一章简介 (2)1.1 关于AMBA 3 APB (2)1.2 AMBA 3 APB 协议规范v1.0修改 (2)第二章传输 (3)2.1 写传输 (3)2.1.1 无等待状态 (3)2.1.2 有等待状态 (3)2.2 读传输 (4)2.2.1 无等待状态 (4)2.2.2 有等待状态 (4)2.3 错误响应 (5)2.3.1 写传输 (5)2.3.2 写传输 (6)2.3.3 PSLVERR映射 (6)第三章操作状态 (7)3.1 操作状态 (7)第四章信号描述 (8)4.1 AMBA 3 APB 信号 (8)1.1 关于AMBA 3 APBAPB属于AMBA 3 协议系列，它提供了一个低功耗的接口，并降低了接口的复杂性。
APB接口用在低带宽和不需要高性能总线的外围设备上。
APB是非流水线结构，所有的信号仅与时钟上升沿相关，这样就可以简化APB 外围设备的设计流程，每个传输至少耗用两个周期。
APB可以与AMBA高级高性能总线(AHB-Lite) 和AMBA 高级可扩展接口(AXI)连接。
1.2 AMBA 3 APB 协议规范v1.0修改该版本包括：• 一个准备好信号PREADY, 来扩展APB传输• 一个错误信号PSLVERR, 来指示传输失败2.1 写传输写传输包括两种类型：• 无等待状态• 有等待状态2.1.1 无等待状态图2-1 显示了一个基本的无等待状态的写传输。
图2-1 无等待的写传输地址、写入数据、写入信号和选择信号都在时钟上升沿后改变。
基才AMBAAPB总线NandFlash控制器的设计研究
ｔａ ｈ ｅ ｉ ｎ ｃ ｎ ｓ ｔ ｆ ｅｔ ｎ ｑ ｉｅ ｎ ｆ ｎ ｆ ｓ ． ｈ ｔ ｅｄ ｓｇ ａ ａｉ ｙ ｔ ｍｉ ｇ ｒ ｕ ｒ ｍｅ ｔ ｄ ａ ｈ ｔ ｓ ｈ ｉ ｅ ｏ Ｎａ ｌ
Ｋｅ ｒ ｓ Ｎａ ｄ ｌｓ ｏ ｔｏｌ ｒ ｙ ｗｏ ｄ ： ｎ Ｆ ａ ｈ ｃ ｎ ｒ ｌ ；ＡＭＢ ＡＰ ｕ ；ｓｍｕ ａ ｉｎ；Ｎａ ｄ ｌ ｈ ｔ ｎ ｅ Ａ Ｂ ｂ ｓ ｉ ｌ ｔ ｏ ｎ Ｆ ａ ｍｉ ｇ ｓ ｉ
ＡＢ Ｆ 总线 ——— 寄存器
１ Ｎ ｎ Ｆ ａｈ简 介 ａ ｄ ｌｓ
关 键 词 ： ａｄ １ ｈ控 制 器 ； ＭＢ Ｐ Ｎ ｎ Ｆａ ｓ Ａ Ａ Ａ Ｂ总 线 ； 真 ； ａ ｄ ａｈ时 序 仿 Ｎ ｎＦ ｓ ｌ
中图分类号 ： Ｎ ９ Ｔ ４２ 文献标识码 ： Ａ 文 章 编 号 ：１ ７ － ２ ６ ２ １ ） ０ ０ ６ — ３ ６ ４ ６ ３ （０ １ ２ — １ ６ ０
王 洋 ，刘 卫 东 ，于 岗
（． １中国 海 洋 大 学 信 息科 学 与 工 程 学 院 ， 东 青 岛 ２ １ ； ． 信 电 器股 份 有 限公 司 山 东 青 岛 ２ ６ ７ ） 山 ￣ ０ ２海 ６ ０ １ 摘 要 ： 绍 了基 于 Ａ Ａ Ａ Ｂ 总线 Ｎ ｎ Ｆａｈ控 制 器 的 设 计 ． 先 简单 介 绍 了 Ｎ ｎ Ｆａｈ的 一 些 特 点 ， 介 ＭＢ Ｐ ａｄ ｌ ８ 首 ａｄ ｌ ｓ 然后 详 细 介 绍
AMBA协议总结
1基于AMBA的微控制器结构基于AMBA的微控制器典型地由一个高性能系统中枢总线（AHB或者ASB）组成，能够支持外部存储器带宽，包括CPU\片上存储器和其他直接数据存取（DMA）设备。
这条总线为上述单元之间大多数的传输提供高带宽接口。
在这条高性能总线上也有一个桥接器以连接低带宽的APB，而在APB上连接着大多数的系统外设。
图 1 基于AMBA的典型微控制器1.1AHB总线架构图 2 AHB结构框图AHB系统设计包括以下的成分：∙AHB主机总线主机能够通过提供地址和控制信息发起读写操作。
任何时候只允许一个总线主机处于有效状态并能使用总线。
∙AHB从机总线从机在给定的地址空间范围内响应读写操作。
总线从机将成功、失败或者等待数据传输的信号返回给有效的主机。
∙AHB仲裁器总线仲裁器确保每次只有一个总线主机被允许发起数据传输。
即使仲裁协议已经固定，任何一种仲裁算法，比如最高优先级或者公平访问都能根据应用要求而得到执行。
∙地址、写数据总线多路选择器地址、写数据总线多路选择器根据Hmaster总线仲裁结果进行主机地址、写数据的选通输出。
∙AHB译码器AHB译码器用来对每次传输进行地址译码并且在传输中包含一个从机选择信号。
所有AHB执行都必须仅要求有一个中央译码器，从而进行从机的选通。
∙读数据、响应总线多路选择器读数据、响应总线多路选择器根据Hsel信号从机选通信号，进行读数据和响应信号的选通输出。
∙APB桥APB桥是AMBA APB中的唯一总线主机。
另外，APB桥也是AHB总线中的一个从机。
其实现AHB总线到APB总线的转换。
1.2本设计支持模式∙Hburst中支持单一传输、未定长度增量突发、定长增量突发，不支持回环突发模式。
∙Hresp不支持Retry、Split模式。
∙仲裁中，不支持未定长增量突发提前终止。
∙传输数据大小支持字节、半字、字传输。
∙不支持保护控制Hprot[3:0]。
∙不支持锁定传输Hlock。
学习汇报AMBA总线协议书范本
降低硅的下部构造要求以支持用在操作和生产测试时有 效的片上和片外通信
AMBA是为了推出 on-chip bus 的规范，一开始 AMBA1.0只有ASB和APB，为了节省面积， bus协 议都是 tristate 的bus；到 2.0的AHB，为了方便设 计者（tristate bus 需要花更多精力注意 timing）， 改用Mux结构，并增加了新特性。
Implement some level of protection
Master
Write data bus
Name HSELx
HRDATA[31:0]
HREADY HRESP[1:0] HBUSREQx HLOCKx HGRANTx
HMASTER[3:0]
HMASTLOCK
HSPLITx[15:0]
1.3 基于AMBA的典型微控制器
基于AMBA的微控制器，包含一个高性能系统中 枢总线（AHB或ASB）和外设总线 APB。
System bus 负责连接ARM之类的embedded processor，DMA controller ，on-chip memory 和其 他interface，或其他需要 high bandwidth 的元件。
阶段学习汇报 ——AMBA总线协议
XBA AHB
3. AMBA APB
1. AMBA 总线简介
1.1 AMBA总线概述
?高级微控制器总线体系（Advanced Microcontroller Bus Architecture）规范定义了在设计高性能嵌入式微控制器 时的一种片上通信标准
Peripheral bus 则用来连接系统的周边元件，该协 议相对AHB要简单很多。与 AHB之间通过桥接器 （Bridge ）相连。
AMBA APB4 与 AMBA3 AHB-Lite 1.0 协议介绍
AMBA APB4 与 AMBA3 AHB-Lite 1.0 协议介绍2013年09月18日 16:09 绝对好文关键词：AMBA , APB4 , AHB-Lite作者：Allen Zhan[介绍]根据ARM的说法, 今天 AMBA 已经成为了业界事实上的总线标准. 本文我们简单对AMBA4 中的 APB v2.0(也称为 APB4), 以及 AMBA3 AHB-Lite v1.0 进行简单的了解. 我们的介绍集中在, 我们比较有兴趣的地方. 尽管如此, 也可能几乎覆盖了协议中几个最重要的部分.[AMBA APB]AMBAAdvanced Microcontroller Bus Architecture, 由ARM定义的总线架构(标准), 由一个协议家族组成. ARM 声称这一标准已经称为事实上的 uController 业界通用标准.APBThe Advanced Peripheral Bus(APB) 是 AMBA 协议家族中一个组成部分.它被定义为一个 low-cost 的接口, 为了最小能耗与减小接口的复杂性进行的优化设计.被用于连接通用外围, 比如 timers, inerrupt controllers, UART是, and IOs. 通过 system-to-peripheral bus bridge 与 main system bus 相连, 有助于降低能耗.APB 版本当前(2013年9月), 最近的 APB协议版本是 AMBA APB Protocol Specification v2.0. 或者因为属于 AMBA4 家族中的发布协议, 一般也被称为 APB4.而在第一个版本(APB2 )中, APB 的基本组元, APB bridge 与 APB slave 被定义.而在 APB3 中, Ready signal 被引入, 这意味着增加了操作状态中, 增加了wait state. 另外增加了 PSLVERR, 用于错误报告的 signal.最近的 APB4, 增加了 PPROT 与 PSTRB signal.APB bridge 与 APB slave我们可以挂载各种"慢速"的外设在 APB 上, 比如 IO, 比如 UART, 比如 SPI, etc. 它们都作为 slave 的角色存在.但是, 我们想想看, bridge 这个 role 就蛮有意思. 它实际上暗示我们, APB 不能"单独存在". 我们这里所谓不能"单独存在"的意思, 是说 APB 一定不能直接连接在 processor 上(或者说 arm core上). 而最可能的, 是通过 APB bridge 而连接在高速的 bus 上.实际上, 在 AHB-Lite 协议中, 我们发现 APB bridge 被作为 AHB-Lite 的slave 而被定义.Data busesAPB 协议有两个独立的 data bus, 一个用来读 data, 一个用来写 data.因为没有独立的握手信号, 所以在两根bus上, 同一时刻数据传输不能同时发生.Write Transfers我们简单对 APB 的 trasfers 过程进行分析, 比如我们分析 write transfer with no wait states:[图例1: Write transfer with no wait states]T0: Idle stateT1: Setup statewrite address PADDR, write data PWDATAsetup state 仅仅只保持 1pcs clock cycle, 而在下一个 PCLK 的上升沿, 一定进入 Access state.T2: Access stateAPB bridge 通过拉高 PENABLE, 通知slave 第二阶段(也就是 access phase)开始.因为是 no wait states, 我们见到了 PREADY 在此被拉高, 表示 slave 通知bridge, 在下一个 PCLK 的上升沿, 本次 transfer 的过程可以结束.T3: finish transfer, then enter Idle state again or the next setup. PREADY 拉低, 说明 slave 通知本次 transfer 结束. 在 PREADY unasserted 之前, PADDR, PWDATA, 以及其他的 signals 都应该保持有效.从上述时序中, 我们了解到, write transfer 看来至少需要 3 cycles. setup - access - finish而在一个 write transfer with wait states 时序中,[图例2: Write transfer with wait states]我们见到了, Slave 通过 unassert 的方式(拉低), 延迟了2pcs cycles(根据图例的例子), 这样在 T2 状态上的拉高动作, 被延时到 T4 进行拉高. 也就是Slave 通知在 T5 cycle 中结束本次 transfer.这就是通过 PREADY 引入了 wait state 后现象, 我们注意到, 一般的术语被称为"extend the transfer".Operating StatesRead Transfer 的情形与 Write Transfer 类似, 这样, 我们就基本完备讲述了APB protocol, 附上 Operating States 进行理解:[图例3: State Diagram]transfer cyclesAPB protocol 中, 明确指出: "每个 Transfer 至少消耗 2 cycles".而我们检查, 即使是 transfer with no wait state, 也最少消耗了 3 cycles. 这里我们理解, 在图例1中, T3 状态下, finish 本次 transfer后, 如果要连续操作下一个写传递的过程, 那么则在 T3 状态下保持 PSEL asserted, 配合PREADY unasserted, 恰好又进入了如 T1 cycle 相同的 setup state, 这时需要 bridge 更新地址 PWRITE, 以及数据 PWDATA. 也就是在连续 transfer(针对同一个 slave)的操作中, transfer 最少只消耗 2 cycle.我们没有在 APB 协议中, 获得上述猜测的详解, 我们保留上述对 "2 cycles" 的理解猜测于此.总结我们通过对 APB protocol 的理解, 得知 APB 是 unpipeline 的 bus. 无论如何, setup state 将占据一个 cycle, 而 access state 将占据另一个.这种 unpipeline 的设计, 很可能就是 APB 被作为连接外围的, 而不是用于processor 之间的 memory 连接的 BUS 的重要原因. 因其不要求外围在一个cycle 中对 address 进行取样, 这也给外围更多的时间反应, 至少比较而言, 使用 APB 的外围可以具备更小的 bandwidth.[AMBA AHB-Lite]AHB-LiteAHB: Advanced High-performance Bus用于高表现力高clock频率的系统. 最经常的使用是连接 internal memeory device, external memory interface, 以及 high bandwidth 外围. 其基本组元是: Master, Slave, Decoder, Multiplexor.在 address/control phase 与 data phase 中, 存在 fixed pipeline. AHB: 仅仅支持 AMBA AXI protocol 的功能子集(subset).AHB-Lite: 如果除去在 master 与 slave IP 开发中不需要的部分, 则 AHB protocol 的这个 subset 则定义为 AHB-Lite.Operation每一个 trasfer 都包括 Address phase 与 Data Phase.Address 不允许被 extend, 即便是来自 Slave 的请求, 因此我们可以想象, 全部的 Slaves 都必须在 Address phase(1 cycle) 完成 sampling address.但是与 APB 一样, Slave 也可以通过 HREADY signal 请求 extend data phase, 增加额外的时间去 sample data.HRESP signal 被用来说明 transfer 的成功与否.Address 总是可以在一个 single HCLK cycle 中完成, 除非是之前的 bus transfer 被 extend(我们理解, 这里应该是只有 data 才能做这个 extend).Data 可以占有数个 HCLK cycle, 这取决于 HREADY signal 是否 extend transfer.因此, Address phase 可以与 Data phase 的 overlapping, 就是 pipeline 的基础.[图例4: 在不同地址上的3个transfer的例子]Transfer typesTransfer types 包括: IDLE, BUSY, NONSEQ, SEQ同猜想的一样, 对于 Slave, 可以通过 HREADY 实现 extend transfer, 我们觉得, 这或者就是"较为慢速"的 Slave 实现 delay 的方式.而 Master 如果在 HTRANS[1:0] 中使用 BUSY, 也可以在 burst transfer 的过程中, 插入idle cycles. 这让人觉得, 这应算是 master 试图做 delay 的方式.[图例5: BUSY Transfer type]值得注意的是, 该例子, 使用了 4-beat 的 burst operation.Locked transfers通过 HMASTLOCK, master 可以要求完成"锁定"的 transfer, 不能被打断. 而这个用法, 往往在多个 master 的用法中存在.[图例6: Locked transfers]Default slave如果不存在的的 memory map 被 master 点中, AHB-Lite 协议给出了一个解决方案, 就是必须存在一个增加的 default slave 来进行回应.Slave transfer responsesAHB-Lite 协议中指出, Master 一旦开始一个 transfer后, 将无法主动取消这个 transfer.因此, 通过来自 Slave 的 HRESP signal 的状态, 判断 transfer 的成功与否将是重要的.HWDATA 与 HRDATA同 APB 协议一样, data bus 的 read 与 write 是分离的.所以不需要"三态"的 drivers. 我们此时有点大脑短路, 不太理解这里的意思, 这应该是说, 如果我们在单一的, 而不是分离的 data bus 上实现 read data 以及 write data, 那么我们就需要"三态驱动器"? 这里的 tristate 为何意? --有知道的同行, 这里定能有教于我.[参考文献]1. AMBA3 AHB-Lite Protocol v1.0 Specification2. AMBA APB protocol v2.0 Specification[结语]让我们引用 Sailing 的文章 "ARM与x86之4--EAGLE is Coming!" (From: /s/blog_6472c4cc0100mnza.html) 中的论述 AMBA 的片段作为结语:<剪切>"最令Intel尴尬的是，x86处理器并没有一个与 AMBA 总线类似的SoC平台总线，这是Intel 进军嵌入式领域一个不小的障碍。
基于AMBA总线的双协议数字音频接口IP核设计
文章编号：１００２－８６８４（２００７）１０－００３７－０５基于ＡＭＢＡ总线的双协议数字音频接口ＩＰ核设计龙国强，阳晔（浙江大学超大规模集成电路设计研究所，浙江杭州３１００２７）【摘要】介绍了当今常用的两种数字音频接口协议Ｉ２Ｓ及Ｓ／ＰＤＩＦ，并分析了这两种接口的实现技术。
在此基础上，提出了一种基于ＡＭＢＡ总线的，同时支持这两种协议的数字音频接口ＩＰ核设计方案，并利用ＸｉｌｉｎｘＦＰＧＡ实现了这部分硬件电路，仿真结果验证了该方法的可行性。
【关键词】Ｉ２Ｓ；Ｓ／ＰＤＩＦ；ＡＭＢＡ【中图分类号】ＴＮ９１２【文献标识码】ＡＤｅｓｉｇｎｏｆＡＭＢＡ－ｂａｓｅｄＤｕａｌ－ｐｒｏｔｏｃｏｌＤｉｇｉｔａｌＡｕｄｉｏＩｎｔｅｒｆａｃｅＩＰＬＯＮＧＧｕｏ－ｑｉａｎｇ，ＹＡＮＧＹｅ（ＩｎｓｔｉｔｕｔｅｏｆＶＬＳＩＤｅｓｉｇｎ，ＺｈｅｊｉａｎｇＵｎｉｖｅｒｓｉｔｙ，Ｈａｎｇｚｈｏｕ３１００２７，Ｃｈｉｎａ）【Ａｂｓｔｒａｃｔ】ＴｗｏｄｉｇｉｔａｌａｕｄｉｏｉｎｔｅｒｆａｃｅｐｒｏｔｏｃｏｌｓＩ２ＳａｎｄＳ／ＰＤＩＦａｒｅｉｎｔｒｏｄｕｃｅｄ．Ｔｈｅｉｍｐｌｅｍｅｎｔａｔｉｏｎｔｅｃｈｎｏｌｏｇｙｏｆｔｈｅｔｗｏｄｉｇｉｔａｌａｕｄｉｏｉｎｔｅｒｆａｃｅｐｒｏｔｏｃｏｌｓｉｓａｎａｌｙｚｅｄ．ＡｎｉｍｐｌｅｍｅｎｔａｔｉｏｎｍｅｔｈｏｄｗｈｉｃｈｓｕｐｐｏｒｔｓｂｏｔｈｔｈｅｔｗｏｐｒｏｔｏｃｏｌｓｓｉｍｕｌｔａｎｅｏｕｓｌｙｉｓｐｒｅｓｅｎｔｅｄｂａｓｅｄｏｎｔｈｅＡＭＢＡｂｕｓｐｒｏｔｏｃｏｌ．ＡｎｄｔｈｅｈａｒｄｗａｒｅｃｉｒｃｕｉｔｓｏｆｔｈｉｓｐａｒｔｉｓｉｍｐｌｅｍｅｎｔｅｄｏｎｔｈｅＸｉｌｉｎｘ′ｓＦＰＧＡ．Ｔｈｅｓｉｍｕｌａｔｉｏｎｒｅｓｕｌｔｓｓｈｏｗｔｈａｔｔｈｉｓｍｅｔｈｏｄｉｓｆｅａｓｉｂｌｅ．【Ｋｅｙｗｏｒｄｓ】Ｉ２Ｓ；Ｓ／ＰＤＩＦ；ＡＭＢＡ・产品设计・１引言过去几十年里，数字音频接口技术取得了长足的发展，许多不同的数字音频接口协议在实际中得到了广泛应用，Ｓ／ＰＤＩＦ数字音频接口协议及Ｉ２Ｓ接口协议便是其中两种。
基于AMBA片上总线的片上系统
基于AMBA片上总线的片上系统
AMBA 片上总线
AMBA 2.0 规范包括四个部分：AHB、ASB、APB 和Test Methodology。
AHB 的相互连接采用了传统的带有主模块和从模块的共享总线，接口与互连功能分离，这对芯片上模块之间的互连具有重要意义。
AMBA 已不仅是一种总线，更是一种带有接口模块的互连体系。
下面将简要介
绍比较重要的AHB 和APB 总线。
AHB 简介
AHB 主要用于高性能模块(如CPU、DMA 和DSP 等)之间的连接，作为SoC 的片上系统总线，它包括以下一些特性：单个时钟边沿操作;非三态的实现方式;支持突发传输;支持分段传输;支持多个主控制器;可配置32 位128 位总线
宽度;支持字节、半字节和字的传输。
AHB 系统由主模块、从模块和基础结构(Infrastructure)3 部分组成，整个AHB 总线上的传输都由主模块发出，由从模
块负责回应。
基础结构则由仲裁器(arbiter)、主模块到从模块的多路器、从模块到主模块的多路器、译码器(decoder)、虚拟从模块(dummy Slave)、虚拟主模块(dummy Master)所组成。
其互连结构如图1 所示。
APB 简介
APB 主要用于低带宽的周边外设之间的连接，例如UART、1284 等，它的总线架构不像AHB 支持多个主模块，在APB 里面唯一的主模块就是APB 桥。
其特性包括：两个时钟周期传输;无需等待周期和回应信号;控制逻辑简单，只有四个控制信号。
APB 上的传输可以用如图2 所示的状态图来说明。
基于AMBA总线的SOC芯片的设计与验证的开题报告
基于AMBA总线的SOC芯片的设计与验证的开题报告一、选题背景随着嵌入式系统在各个领域的广泛应用，System on Chip (SoC) 芯片的设计逐渐成为了研究热点。
而 AMBA (Advanced Microcontroller Bus Architecture)总线作为一个开放的总线标准，在SoC芯片的设计中广泛应用。
AMBA总线是ARM公司推出的一种开放式总线体系结构，包含了AHB (Advanced High-performance Bus)、APB (Advanced Peripheral Bus)、AXI (Advanced eXtensible Interface)三种总线协议，实现了不同组件之间的高速通信和数据传输，提高了SoC系统的整体性能和可靠性。
本课题旨在通过对基于AMBA总线的SoC芯片的设计与验证研究，深入了解AMBA总线技术的特点及应用，设计实现一个基于AMBA总线的SoC芯片并进行验证，提高SoC芯片设计能力和经验。
二、研究内容1. AMBA总线技术的研究与分析；2. SoC芯片的设计与实现，包括芯片架构、接口和子系统设计；3. AMBA总线的接口设计及实现；4. SoC芯片的验证和测试，包括仿真、验证环境搭建和测试用例设计。
三、研究方法1. 阅读相关文献和技术资料，熟悉AMBA总线技术和SoC芯片设计流程；2. 设计芯片架构和接口，实现SoC芯片；3. 设计AMBA总线接口模块，并将其集成到SoC芯片中；4. 使用仿真工具进行SoC芯片的验证和测试。
四、研究意义本课题的研究可以深入了解AMBA总线技术的特点与应用，提高SoC芯片的设计能力和经验。
通过设计实现一个基于AMBA总线的SoC芯片并进行验证，可以进一步验证SoC芯片的正确性和可靠性，减少后期的调试和维护成本。
此外，本课题的研究成果可以为嵌入式系统的设计和应用提供参考，并有望推动SoC芯片设计技术的发展。
AMBA AHB APB总线协议总结
AHB总线一、从应答a)从可以完成操作有i.立即完成传输ii.插入一个或多个等待状态iii.Error信号表示传输失败iv.延迟传输的完成，允许主和从暂时释放总线b)当HREADY为高且响应OKEY，表示此次传输完成。
c)SPLIT和RETRY响应相组合，允许从延迟传输的完成，并释放总线给其他主。
该组合响应主要用于具有较大存取延迟的从。
d)当S 在未能正确的选择ERROR、RETRY 或SPLIT 时，可以插入HREADY（拉低）与OKAY 信号，但是等待状态最多只可使用16 个周期。
e)只有OKEY响应可以在单个周期完成，完成其他3个响应至少需要2个周期。
在第二个周期HREADY驱动为HIGH，同时HRESP仍然保持为ERROR、RETRY 或SPLIT。
两个周期保证了主有足够的时间取消地址和并驱动HTRANS到IDLE状态，在下一次传输开始前。
在第二次RETRY时HREADY变为HIGH，同时HTRANS变为IDLE，结束当前传输，下一次将重新传输地址A。
f)SPLIT和RETRY不同之处在于仲裁分配的方式。
RETRY仲裁将应用正常的仲裁策略，因此具有最高优先权的主将获得总线。
SPLIT仲裁器会调整做分段传送M的优先权，所以即使该M的优先权比较低，还是可以早得到总线使用权来完成数据的传送。
S 的数据准备好时，必须告知仲裁器，让相关M完成其要求。
二、仲裁机制a)主需要持续发出HBUSREQ直到获得GRANGT，对于不定长burst需要持续发出HBUSREQ。
在HGRANT有效后的下一个时钟上升沿可以地址和控制信号放到总线上。
对于需要等待的情况，可以在HGRANT有效后将HREADY拉低，表示需要等待。
b)当在两个主间进行总线移交时，需要在前一个主的倒数第二个地址被采样后(T5沿仲裁器采样到倒数第二个地址)，同时切换HGRANT(T6沿主接受到grant信号)，移交总线。
The arbiter changes the HGRANTx signals when the penultimate (one before last) address has been sampled. The new HGRANTx information will then be sampled at the same point as the last address of the burst is sampled.三、SPLIT传输当M和主采样到到SPLIT或RETRY响应后（T3沿），M必须立刻完成一个IDLE传输，同时仲裁器将该M的grant信号置为无效。
基于AMBA总线协议的APB Bridge设计的开题报告
基于AMBA总线协议的APB Bridge设计的开题报告一、选题背景AMBA（Advanced Microcontroller Bus Architecture）总线是英国ARM公司提出的一种嵌入式系统中的标准外设连接协议，用于连接处理器、内存和外设等芯片之间的通讯。
而APB（Advanced Peripheral Bus）总线则是AMBA协议中的一种低速、低功耗的外设总线，用于连接微控制器和外围设备。
在嵌入式系统设计中，经常需要将不同类型的总线相互转化。
例如，当某个外设使用的是APB总线协议，而处理器和其他外设使用的是AXI总线协议时，需要将APB总线和AXI总线之间建立桥接，实现数据的传输。
因此，本文选取了基于AMBA总线协议的APB Bridge设计作为开题研究点，通过搭建一个APB外设与AXI总线之间的桥接实验平台，进一步探究嵌入式系统中不同总线的互联设计。
二、研究目的1. 深入理解AMBA总线协议及其不同类型的总线特点和应用场景，掌握APB总线的特点和使用方式。
2. 了解现有的APB Bridge设计方案及其实现原理，并分析其优缺点。
3. 分析在APB Bridge设计中所需考虑的关键问题，例如时序匹配、数据转换和地址映射等，并提出解决方案。
4. 实现一个基于AMBA总线协议的APB Bridge设计，通过仿真和实验验证其正确性和性能。
5. 对比不同APB Bridge方案的优缺点，并提出改进意见，为嵌入式系统中的总线连接设计提供一定的参考意见。
三、研究内容及方法1. 研究内容（1）AMBA总线协议的基本原理、主要特点和应用场景；（2）APB总线协议的特点和使用方式，以及在实际应用中的常见问题分析；（3）现有的APB Bridge设计方案及其实现原理，对比各方案的优缺点；（4）基于AMBA总线协议的APB Bridge设计，包括时序匹配、数据转换和地址映射等关键问题的解决方案；（5）使用Verilog HDL语言进行设计实现，以仿真和实验验证设计的正确性和性能。
APB总线的应用框图及接口信号
APB总线的应用框图及接口信号APB概述APB（AdvancedPeripheralBus）是AMBA （AdvancedMicrocontrollerBusArcheTIcture）总线体系的一部分。
相较于AMBA总线体系中的其他总线，APB总线具有低功耗，低复杂度的特征。
APB总线主要应用于对性能要求不太高的低带宽外设接口。
APB应用框图图1APB总线应用框图图1为AMBA2.0协议中关于APB总线的应用框图。
从图中可以看出APB总线一般通过APB桥下挂在更高性能的AHB总线下面。
使用APB总线的常用外设有UART，TImer，键盘，PIO等低速外设。
除协议中列举的应用外，我之前文章中提到的I2C，SPI，CAN总线控制器都也通常会在片内挂在APB总线下面。
APB总线有明确的主从划分。
APB桥为APB总线中的唯一主设备，其他设备如UART，TImer，键盘，PIO等均为从设备。
APB接口信号APB总线随着AMBA总线协议的演变也在不断加入新的内容。
本文中将AMBA2.0中定义的APB总线称为APB2.0，AMBA3.0中定义的APB总线称为APB3.0，AMBA4.0中定义的APB总线称为APB4.0。
其信号列表如表1所示。
表1APB接口信号从表1可以看出，片内总线接口信号和之前介绍的数字接口系列（片外互连总线）有着明显的区别，就是片内总线信号线明显多。
这主要是因为片内压缩信号线带来的成本收益与其增加的设计复杂度来讲是负收益。
下面以APB2.0为例简单介绍APB总线的两种基本的数据传输方式：读传输，写传输。
APB3.0和APB4.0相对于APB2.0的差异本文末尾处再简述。
AMBA2.0协议中实际上没有单独对APB读写传输进行描述，而是在APB与AHB接口转换中顺便提起。
下图中AHB相关总线接口不在本文讨论范围，直接忽略。
APB读传输图2APB读传输如图2所示。
一次APB总线读传输分为两个时钟周期。
PABLE:一种异步总线的设计与实现
PABLE：一种异步总线的设计与实现张光达;王友瑞;石伟;王志英;陆洪毅【期刊名称】《计算机工程与科学》【年(卷),期】2013(35)5【摘要】异步电路能够解决同步电路中时钟偏移、功耗过高等问题,且具有平均情况下的性能.为了实现芯片上异步模块之间的全异步通信,发挥异步电路功耗与性能上的优势,设计了一款部分兼容AMBA AHB总线协议的异步总线PABLE.通过使用流水线结构提高总线性能,并着重研究异步仲裁电路,最终采用解同步的异步电路设计方法对PABLE进行了实现.实验结果表明,在UMC 0.18 μm CMOS工艺下,对于单次数据读写操作,在大于60％的情况下,PABLE总线的读写延迟要低于同步总线；与相同功能的同步总线相比较,PABLE总线的平均功耗下降了约41％.【总页数】7页(P34-40)【作者】张光达;王友瑞;石伟;王志英;陆洪毅【作者单位】国防科学技术大学计算机学院,湖南长沙410073;国防科学技术大学计算机学院,湖南长沙410073;国防科学技术大学计算机学院,湖南长沙410073;国防科学技术大学计算机学院,湖南长沙410073;国防科学技术大学计算机学院,湖南长沙410073【正文语种】中文【中图分类】TP332.2【相关文献】1.一种雷达集中监控系统的设计与实现 [J], 谢东颖2.一种靶场试验遥测数据处理与分析系统的设计与实现 [J], 于峰;郭珈3.一种新型智慧农业大棚系统的设计与实现 [J], 马士明4.一种电子对抗装备模块自动测试系统的设计与实现 [J], 许丽君;李玫;李群山;余怀秦5.一种基于小间距LED显示驱动的SRAM控制器设计与实现 [J], 范学仕;王松;唐茂洁;李鸣晓因版权原因，仅展示原文概要，查看原文内容请购买。