JK主从触发器

合集下载

jk触发器的原理

jk触发器的原理
jk触发器是一种基本的数字电路组件，用于存储和传输数据。

它由两个互补的门构成，包括两个输入端口和两个输出端口。

当特定的条件满足时，jk触发器可以改变其状态，并将当前状态传递到输出。

jk触发器的原理可以分为两个方面：时序逻辑和存储逻辑。

在时序逻辑方面，jk触发器通过时钟信号来控制数据的存储和传输。

当时钟信号为高电平时，输入端口的数据会被存储在触发器中，并在时钟信号为低电平时保持不变。

这种工作方式被称为同步触发器，因为数据的传输是同步于时钟信号的。

在存储逻辑方面，jk触发器可以根据当前状态和输入端口的数据来改变其状态。

每个输入端口都与一个门电路相关联，以决定触发器的下一状态。

具体而言，当j和k输入分别为0和1时，触发器的状态将保持不变。

当j和k输入都为1时，触发
器的状态将翻转。

当j和k输入分别为1和0时，触发器的状
态将被清除为0。

当j和k输入都为0时，触发器的状态将不
确定。

通过合理地设置j和k输入，可以实现不同的逻辑功能。

例如，将j和k端口连接为输入端口，jk触发器可以被用作计数器或
频率除法器。

总的来说，jk触发器是通过时序逻辑和存储逻辑来实现数据存储和传输的。

它是数字电路领域中常用的重要组件之一。

主从JK触发器电路结构及工作描述

主从JK触发器电路结构及工作描述主从JK触发器是数字电路中常用的双稳态触发器之一，它由两个JK 触发器组成，一个为主JK触发器，另一个为从JK触发器。

主从JK触发器的工作原理是利用主JK触发器的输出作为从JK触发器的控制端，实现信息的传输和存储。

-主JK触发器由两个输入端J和K、一个时钟输入端CLK、一个输出端Q和其反相端Q’组成。

J和K分别用于置位和清零主JK触发器的输出状态，CLK用于控制主JK触发器的工作时钟。

-从JK触发器也有两个输入端J和K，一个时钟输入端CLK，一个输出端Q和其反相端Q’。

不同的是，从JK触发器的输入端J和K分别连接到主JK触发器的输出端Q和Q’，而时钟输入端CLK连接到主JK触发器的时钟输入端CLK。

1.当主JK触发器的时钟输入端CLK为高电平时，主JK触发器处于工作状态，J和K的输入信号将被锁存。

主JK触发器根据J和K的输入信号，选择置位、清零或保持不变。

2.主JK触发器的输出端Q和Q’的状态将通过从JK触发器的输入端J和K传输到从JK触发器中。

从JK触发器根据输入信号的变化，改变自身的输出状态。

3.当主JK触发器的时钟输入端CLK为低电平时，主JK触发器停止工作，从JK触发器将锁定已传输的输入信号，并保持当前的输出状态。

1.逻辑操作简单：主从JK触发器的逻辑操作只需要两个JK触发器和一些逻辑门，逻辑电路结构简洁清晰。

2.信号传输有序：主从JK触发器通过主JK触发器和从JK触发器实现信号的传输和存储，保证了信息传输的有序性和连贯性。

3.稳定性高：主从JK触发器利用了双稳态触发器的特点，可以稳定地储存和传输信息，减少了电路中的干扰和失真。

4.可靠性强：主从JK触发器逻辑简单、结构清晰，故障率低，可靠性高，适用于数字系统中对稳定性和可靠性要求高的场景。

总的来说，主从JK触发器是数字逻辑电路中常用的触发器之一，通过主JK触发器和从JK触发器的组合，实现了信息的传输和储存，保证了数字系统的正常工作。

jk触发器原理

jk触发器原理jk触发器是一种常用的数字电路元件，它在数字系统中起着重要的作用。

它可以用来存储一位二进制数据，并且可以在时钟信号的控制下进行数据的读写操作。

在本文中，我们将详细介绍jk触发器的原理及其工作方式。

首先，我们来看一下jk触发器的结构。

jk触发器由两个输入端（J和K）、一个时钟输入端（CLK）和两个输出端（Q和Q'）组成。

其中，J和K分别代表触发器的两个输入端，CLK代表时钟输入端，Q和Q'分别代表触发器的两个输出端。

jk触发器的内部结构由多个逻辑门组成，这些逻辑门的输入端连接到J、K和时钟输入端，输出端连接到Q和Q'。

当时钟信号到来时，jk触发器可以根据J和K的输入状态来改变输出状态。

接下来，我们来详细介绍jk触发器的工作原理。

在jk触发器中，当J和K都为低电平时，无论时钟信号如何变化，触发器的输出状态都不会改变。

当J为低电平、K为高电平时，无论时钟信号如何变化，触发器的输出状态都会被清零。

当J为高电平、K为低电平时，无论时钟信号如何变化，触发器的输出状态都会被置为1。

当J和K都为高电平时，触发器的输出状态会根据时钟信号的上升沿或下降沿来改变，如果时钟信号的上升沿到来时，输出状态会被置为1；如果时钟信号的下降沿到来时，输出状态会被清零。

除了上述的工作原理之外，jk触发器还有一个重要的特性，那就是它的边沿触发特性。

所谓边沿触发，就是指触发器的输出状态只会在时钟信号的上升沿或下降沿发生变化，而在时钟信号的稳定状态下，输出状态不会改变。

这一特性使得jk触发器在数字系统中应用广泛，特别是在时序电路中起着重要的作用。

总结一下，jk触发器是一种常用的数字电路元件，它具有较为复杂的工作原理和边沿触发特性。

通过对jk触发器的原理及工作方式进行详细的介绍，我们可以更好地理解它在数字系统中的应用，为我们的电路设计和数字系统的应用提供了重要的参考。

希望本文对大家有所帮助，谢谢阅读！。

JK触发器

J-K触发器J-K触发器电路图边沿JK 触发器边沿型JK触发器的状态转移真值表、特征方程、状态转移图及激励表与主从JK触发器完全一致，只不过在画工作波形图时，不用考虑一次变化现象。

采用与或非电路结构，属于下降沿触发的边沿JK触发器。

工作原理1.CP=0时，触发器处于一个稳态。

CP为0时，G3、G4被封锁，不论J、K 为何种状态，Q3、Q4均为1，另一方面,G12、G22也被CP封锁,因而由与或非门组成的触发器处于一个稳定状态，使输出Q、Q状态不变。

2.CP由0变1时，触发器不翻转，为接收输入信号作准备。

设触发器原状态为Q=0，Q=1。

当CP由0变1时，有两个信号通道影响触发器的输出状态，一个是G12和G22打开，直接影响触发器的输出，另一个是G4和G3打开，再经G13和G23影响触发器的状态。

前一个通道只经一级与门，而后一个通道则要经一级与非门和一级与门，显然CP的跳变经前者影响输出比经后者要快得多。

在CP由0变1时，G22的输出首先由0变1，这时无论G23为何种状态（即无论J、K为何状态），都使Q仍为0。

由于Q同时连接G12和G13的输入端，因此它们的输出均为0，使G11的输出Q=1，触发器的状态不变。

CP由0变1后，打开G3和G4，为接收输入信号J、K作好准备。

3.CP 由1变0时触发器翻转设输入信号J=1、K=0，则Q3=0、Q4=1，G13和G23的输出均为0。

当CP 下降沿到来时,G22的输出由1变0,则有Q=1，使G13输出为1，Q=0，触发器翻转。

虽然CP变0后，G3、G4、G12和G22封锁，Q3=Q4=1，但由于与非门的延迟时间比与门长（在制造工艺上予以保证）,因此Q3和Q4这一新状态的稳定是在触发器翻转之后。

由此可知,该触发器在CP下降沿触发翻转，CP一旦到0电平，则将触发器封锁，处于(1)所分析的情况。

总之，该触发器在CP下降沿前接受信息，在下降沿触发翻转，在下降沿后触发器被封锁。

jk触发器功能

jk触发器功能触发器是指在SQL语句执行前或执行后自动执行的一段PL/SQL代码。

它可以在特定的数据库事件发生时被触发，如插入、更新或删除数据。

触发器可以在数据库操作之前或之后执行，以实现对数据库自动化操作的需求。

在数据库设计和应用中，触发器功能被广泛应用。

触发器具有以下功能：1. 数据约束：通过在触发器中编写一些SQL语句，可以实现实时数据检查和约束功能。

例如，在插入一条新记录之前，可以编写一个触发器来检查该记录是否满足某些条件，如果不满足，则拒绝插入该记录。

2. 数据复制：通过触发器，可以在更新或插入数据时将数据复制到其他表中。

这对于数据同步和备份非常有用。

3. 数据转换：通过触发器，可以对插入、更新或删除的数据进行一些转换和处理。

例如，可以在插入数据时自动给某些列赋予默认值，或者在删除数据时将数据转移到回收站，以达到数据保护的目的。

4. 自动生成序列号：通过触发器，可以在插入新记录时自动生成序列号。

这在一些业务场景中非常有用，如订单编号、产品编码等。

5. 日志记录：通过触发器，可以在数据库操作前后记录相关日志信息。

这有助于追踪数据的修改历史，以及对数据操作进行审计。

6. 数据一致性保证：通过触发器，可以在插入、更新或删除数据时对其他相关表进行一致性操作，以保证数据的一致性。

例如，当删除某条记录时，可以通过触发器将与之关联的其他表中的相关数据一并删除。

触发器在数据库设计中具有重要的作用，可以在数据库操作前后自动执行一些业务逻辑，实现对数据的有效控制和管理。

它可以减少手动操作的时间和错误，提高数据操作的效率和准确性。

同时，触发器还可以在后台默默地运行，不需要用户的干预，保证了数据的安全性和完整性。

总之，触发器功能在数据库应用中发挥着重要作用。

它可以实现数据约束、数据复制、数据转换、序列号生成、日志记录和数据一致性保证等功能。

通过触发器的应用，可以提高数据库操作的效率和准确性，简化用户的操作流程，并保证数据的安全性和一致性。

jk触发器工作原理

jk触发器工作原理jk触发器是数字电路中常用的一种触发器，可以用来存储一个比特的信息。

它的工作原理如下：1. 背景介绍：在数字电路中，触发器是一种用来存储和传输信息的元件。

它通常有两个输入端和两个输出端。

触发器能够在时钟脉冲的作用下对输入的信息进行存储，并在下一个时钟脉冲周期传递给输出端。

2. 触发器的构成：jk触发器由两个非互补的输入端J和K组成，以及一个时钟输入端CLK。

它的两个输出端分别标记为Q和~Q。

其中，Q和~Q是互补的，即一个为高电平时，另一个为低电平。

3. 工作原理：当时钟信号CLK的边沿（上升沿或下降沿）到达时，根据J、K和前一个状态的输出Q，触发器的状态会发生变化。

具体的工作原理如下：- 当J=1、K=0时，无论前一个状态是什么，触发器的下一个状态都会变为1。

- 当J=0、K=1时，无论前一个状态是什么，触发器的下一个状态都会变为0。

- 当J=1、K=1时，触发器的下一个状态取决于前一个状态。

如果前一个状态是0，则下一个状态为1；如果前一个状态是1，则下一个状态为0。

- 当J=0、K=0时，无论前一个状态是什么，触发器的状态保持不变。

4. 注意事项：- jk触发器的时钟信号边沿是触发器状态变化的唯一时刻。

- 在实际应用中，为了防止时钟信号引发时序问题，通常使用同步触发器，即将时钟信号作为所有触发器的时钟输入。

这是jk触发器的工作原理，它可以被用于实现各种数字电路和逻辑门电路。

在电子技术领域，了解和理解触发器的工作原理对于设计和优化数字电路非常重要。

主从RS触发器,jk触发器

主从RS触发器
电路组成：两个同步RS触发器和一个反相器组成。

G5~G8为主触发器，G1~G4为从触发器，CP脉冲一路给主触发器，一路经反相器给从触发器。

工作原理：
主从触发器的逻辑符号：
主从RS触发器的真值表：
练习：
主从JK触发器
电路组成：将主从RS触发器的Q端和Q端反馈到G7、G8的输入端，并将S端改称为J端，R端改为K端，即构成主从JK触发器。

工作原理：
JK触发器的符号：
JK触发器真值表：
练习：图为JK触发器的逻辑图，请根据CP、J、K的波形，画出输出波形。

设初始状态为0.
请根据下图波形，画出下降沿有效和上升沿有效时的输出波形
D触发器
1、D触发器的逻辑符号
2、逻辑功能
3、真值表
4、时序图（设下降沿有效）
如果上升沿有效。

主从JK 触发器

主从JK 触发器:电路结构:主从JK 触发器是在主从RS触发器的基础上组成的，如图7.5.1所示。

在主从RS 触发器的R端和S端分别增加一个两输入端的与门G11和G10，将Q端和输入端经与门输出为原S端，输入端称为J端，将Q端与输入端经与门输出为原R端，输入端称为K端。

主从JK触发器工作原理由上面的电路可得到S=JQ,R=KQ。

代入主从RS触发器的特征方程得到:当J=1，K=0时，Qn+1=1；J=0，K=1时，Qn+1=0；J=K=0时，Qn+1=Qn；J=K=1时，Qn+1=-Qn（Qn非）；由以上分析，主从JK 触发器没有约束条件。

在J=K=1时,每输入一个时钟脉冲，触发器翻转一次。

触发器的这种工作状态称为计数状态，由触发器翻转的次数可以计算出输入时钟脉冲的个数。

功能描述:特征方程：状态转移真值表：状态转换图：脉冲工作特性建立时间：是指输入信号应先于CP信号到达的时间，用tset表示。

由图7.5.5可知,J、K信号只要不迟于CP信号到达即可，因此有tset=0。

保持时间：为保证触发器可靠翻转，输入信号需要保持一定的时间。

保持时间用tH表示。

如果要求CP=1期间J、K的状态保持不变，而CP=1的时间为tWH，则应满足：tH≥tWH。

传输延迟时间：若将从CP下降沿开始到输出端新状态稳定地建立起来的这段时间定义为传输时间，则有：tPLH=3tpd tPHL=4tpd 最高时钟频率：因为主从触发器都是由两个同步RS 触发器组成的,所以由同步RS触发器的动态特性可知,为保证主触发器的可靠翻转，CP高电平的持续时间tWH应大于3tpd。

同理,为保证从触发器能可靠地翻转，CP低电平的持续时间tWL也应大于3tpd。

因此，时钟信号的最小周期为：Tc(min)≥6tpd 最高时钟频率fc(max)≤1/6tpd。

如果把图7.5.5的J、K触发器接成T触发器使用（即将J和K相连后接至高电平），则最高时钟频率还要低一些。

d触发器jk触发器

D触发器与JK触发器简介D触发器（D flip-flop）和JK触发器（JK flip-flop）是数字电路中常见的存储元件。

它们可以用于存储和操作信息，在时序电路和计算机体系结构中发挥着重要的作用。

本文将介绍D触发器和JK触发器的原理、工作方式以及应用场景。

D触发器原理和工作方式D触发器是最简单的触发器之一，它具有一个数据输入（D）和一个时钟输入（CLK）。

D触发器还有一个输出（Q），用于存储输入信号的状态。

D触发器的工作方式如下：1.当 CLK 信号为高电平时，D触发器处于存储状态。

此时，D 触发器的输出 Q 与输入 D 相同。

2.当 CLK 信号从高电平跳变到低电平时，D 触发器会根据输入 D 的状态改变输出 Q 的值。

应用场景D触发器常用于时序电路中，例如计数器、移位寄存器等。

由于其简单的结构和操作方式，D触发器易于设计和实现。

JK触发器原理和工作方式JK触发器是一种进位转移触发器，除了具有数据输入（J 和 K）和时钟输入（CLK）外，还具有一个复位输入（R）和一个使能输入（E）。

JK触发器有两个输出（Q 和Q’），分别表示正相和负相输出。

JK触发器的工作方式如下：1.当 E 使能输入为低电平时，JK触发器无法接受输入信号，处于存储状态。

2.当 E 使能输入为高电平时，JK触发器根据输入信号进行工作。

–当 CLK 信号为高电平时，JK触发器处于存储状态。

此时，Q 和Q’ 的值与上一次的值相同。

–当 CLK 信号从高电平跳变到低电平时，JK触发器根据输入 J 和 K 的状态改变输出 Q 和Q’ 的值。

•当 J 和 K 的状态都为低电平时，JK触发器保持上一次的状态。

•当 J 和 K 的状态都为高电平时，JK触发器翻转输出 Q 和Q’ 的值。

•当 J 和 K 的状态一个为高电平，一个为低电平时，JK触发器将根据上一次的状态来决定翻转与保持。

应用场景JK触发器被广泛应用于时序电路中，如频率分频器、频率合成器和计数器等。

主从JK触发器图文.ppt

公用时钟
USC 4Q 4Q 4D 3D 3Q 3Q 时钟
QQ
CLR
CP D
CP D CLR
Q
Q
Q
Q
CLR
D CP
D CP CLR
Q
Q
清零 1Q 1Q 1D 2D 2Q 2Q GND
公用清零
74LS175管脚图
+5V
74LS175
0
D1
Q1
Q1
D2
Q2
D3
Q2 Q3
D4
Q3 Q4
CLR CP Q 4
12.7.3 JK触发器
一、同步JK触发器二、主从JK触发器
二、主从JK触发器
Q
Q
1. 电路与符号
G1 &
G3 & Q’ G5 &
& G2
从 & G4
Q’ & G6
1 G9
Q
Q
Q
Q
J CP K
G7 &
主 & G8
J
K
CP
J CP K 曾用符号
Q
Q
1J C1 1K
J CP K 国标符号
2. 动作特点
主从T触发器逻辑符号
T触发器的逻辑功能： T 0 保持，T 1 翻转
12.7.４Ｄ触发器
一、同步Ｄ触发器二、边沿Ｄ触发器
二、边沿Ｄ触发器
维持—阻塞边沿D触发器
Q
Q
G1 &
& G2
Q
Q3
4
&
G3 L2 G4 &
L3
Q5
Q6
L1 CP

主从jk触发器工作原理

主从jk触发器工作原理
主从JK触发器工作原理是指在数字电路中，使用JK触发器来实现主从工作方式。

这种工作方式可以用来存储、延时和同步数据。

主从JK触发器由两个触发器组成，一个被称为主触发器，另一个被称为从触发器。

主触发器用于接收输入信号，从触发器用于输出信号。

主从JK触发器的工作原理如下：
1. 当时钟输入为高电平时，主触发器的状态开始变化。

主触发器的状态取决于JK输入端的状态。

如果J和K都为低电平，则主触发器的输出保持不变。

如果J 为低电平，而K为高电平，则主触发器的输出为高电平。

如果J为高电平，而K 为低电平，则主触发器的输出为低电平。

如果J和K都为高电平，则主触发器的输出将翻转。

2. 主触发器的输出被连接到从触发器的输入端。

当时钟输入为下降沿时，从触发器的状态开始变化。

从触发器的状态取决于主触发器的输出。

如果主触发器的输出为低电平，则从触发器的输出将保持不变。

如果主触发器的输出为高电平，则从触发器的输出将翻转。

通过这种方式，主从JK触发器可以实现数据的存储和同步。

主触发器接收输入信号，并根据输入信号的状态改变自己的状态。

然后，主触发器的状态通过从触发器传递，从而延时输出信号。

因为主从JK触发器具有存储功能，所以它通常用于时序电路和状态机等应用中。

总结起来，主从JK触发器通过主触发器和从触发器的组合来实现数据存储和同步功能。

它的工作原理是根据触发器输入端的状态和时钟信号的变化来改变触发器的输出状态。

这种触发器在数字电路设计中起着重要的作用。

试分别画出主从型JK触发器和负边沿JK触发器输出端Q的电压波形,

一 JK 触发器，时钟波形CP 及输入控制J ，K 波形如下图所示。

试分别画出主从型JK 触发器和负边沿JK 触发器输出端Q 的电压波形，设触发器的初始状态为零。

CP J K二电路如下图所示，试求：（1）各触发器的特征方程；（2）对应图示的输入信号，分别画出各个触发器输出端Q 端的波形。

Q1A CPB R DA C R DQ2Q 3CQ 1Q2Q 3S S(a) (b) (c)CP R D A B C三电路如下图所示。

设非门的延迟时间为20nS ，JK 触发器的延迟时间为30ns ，时钟脉冲CP 的时间间隔远大于输出脉冲的宽度。

试问输出脉冲V O 的宽度是多少？四触发器组成如图所示的电路。

图中FF 1为维持-阻塞D 触发器，FF 2分别为边沿JK 触发器和主从JK 触发器(图中未画出)，试画出在CP 脉冲作用下，Q 1、Q 2的波形。

五已知维持-阻塞D 触发器组成的电路及CP 、A 的波形如下图(a)、(b)所示，设触发器初态均为0。

试画出输出端Q 1、Q 2的波形。

(a)(b)六电路及输入波形如下图(a)和(b)所示，试画输出Q 1、Q 2波形。

设初始状态均为0。

(a)(b)七试画出JK 触发器转换成AB 触发器的逻辑图。

AB 触发器的特性表如下表所示。

要求写出设计过程。

2C CP A2BAB八在下图（a ）的电路中，CP 和A 的电压波形如图（b ）所示，试画出主从JK 触发器输出端Q 的波形，设初态Q=0。

tt九用D 触发器和门电路设计一个4人抢答逻辑电路。

具体要求如下：①每个参赛者控制一个按钮，通过按动按钮发出抢答信号。

②竞赛主持人另有一个按钮，用于将电路复位。

③竞赛开始后，先按动按钮者将对应的一个发光二极管点亮，此后其它 3人再按动按钮对电路不起作用。

提示：合理使用复位（清0）端，使第一个按下按钮的抢答人应使自己对应的发光二极管发光（灯亮），而其他人再按下按钮无效。

jk触发器

翻转
Qn1 J Qn KQn
4. 状态转换图：
J=1，K=×
J=0 K=×
0
1
J=× K=0
J=×，K=1
4
5．波形图
设初态为 0
翻转翻转置 0 置 1 置 0 保持
5
6. 集成主从J K触发器
Q
G1 ＆
SD
G3 ＆
具有异步置位、异步
Q
复位端的多输入端主从JK
＆ G2
触发器。输入 J = J1 J2，
双D触发器74LS74外引脚图和逻辑符号
21
双 D 触发器 74LS74 的功能表
触发方式为 CP 上升沿触发。
低电平有效的异步置0端和异步置1端
22
4. 6 触发器逻辑功能的转换
按逻辑功能来分，触发器共有四种类型：
RS、JK、D和T（或Tˊ）触发器。在数字装置中
往往需要各种类型的触发器，而市场上出售的触发器多为集成D触发器和JK触发器。因此，实际中常要求将一种类型的触发器转换为其它类型的触发器。转换逻辑电路的方法，一般是先比较已有触发器和待求触发器的特性方程，然后利用逻辑代数的公式和定理实现两个特性方程之间的变换，进而画出转换后的逻辑电路。
G3
Qn
Q
,
G5 Qn G7 ,
G8 Qn K
G4 Qn
Q
G6

Qn
G8
Qn1& G1 G3& G5
Q
G1
G3
＆
≥1
G5
＆
Q
≥1
G6
＆
G2
G4
＆
G7 ＆
＆ G8

主从JK触发器存在的一次性变化问题探讨和解决

主从JK触发器存在的一次性变化问题探讨和解决摘要：本文针对主从JK触发器进行结构和原理性分析，提出主从JK触发器产生一次性变化问题，分析产生一次性变化问题的原因，并对一次性变化问题提出解决方法。

关键词：主从JK触发器；一次性变化问题；解决方法Abstract:This article in view of the master-slave JK flip-flop structure and the original reason analysis, this article proposed master-slave JK flip-flop produce one-time change, the analysis of the causes of the one-time change, and change of disposable put forward solutions.Keywords:Master-slave JK flip-flop; One-time change; solution中图分类号：TN108.7文献标识码：A 文章编号：前言主从JK触发器是数字逻辑电路中的重要器件，本文针对主从JK触发器的结构组成、工作原理进行了分析，提出主从JK触发器产生一次性变化问题的原因和带来的不利因素。

并借助于自己多年从事数字逻辑电路的教学经验，对主从JK触发器电路进行了改进，解决了一次性变化问题。

提高了主从JK触发器的抗干扰能力和应用范围。

1 主从JK触发器的结构组成和原理由于主从RS触发器仍然存在着约束问题，限制了它的实际应用。

为了使触发器的逻辑功能更加完善，将主从RS触发器的反馈到门G8, 反馈到门G7,并将S改为J，R改为K，则构成如图1所示的主从JK触发器。

图1 主从JK触发器（1）接收输入信号过程CLK=1期间：主触发器控制门G7、G8打开，接收输入信号J、K（J|、K 信号一直保持不变），主触发器置成相应的状态。

jk触发器

触发器是构成时序逻辑电路的基本单元，触发器按逻辑功能分为RS 触发器、JK 触发器、D 触发器、T 触发器和T′触发器等多种类型；按其电路结构分为主从型触发器和维持阻塞型触发器等。

1．JK 触发器（1）JK 触发器符号及功能JK 触发器有两个稳定状态：一个状态是Q ＝1，Q=0，称触发器处于“1”态，也叫置位状态；另一个状态是Q ＝0，Q ＝1，称触发器处于“0”态，也叫复位状态。

JK 触发器具有“置0”、“置1”、保持和翻转功能，符号如图l 所示。

反映JK 触发器的Q n 和Q n 、J 、K 之间的逻辑关系的状态表见表1。

状态表中，Qn 表示时钟脉冲来到之前触发器的输出状态，称为现态， Q n+1表示时钟脉冲来到之后的状态，称为次态。

JK 触发器的特性方程为JK 触发器的种类很多，有双JK 触发器74LS107，双JK 触发器74LS114，741S112，74HC73，74HCT73等，有下降沿触发的，也有上升沿触发的。

图l 所示的JK 触发器是下降沿触发的。

（2）双JK 触发器74LS7674LS76是有预置和清零功能的双JK 触发器，引脚如图2所示，有16个引脚。

功能表见表2，74LS76是下降沿触发的。

①当R D＝0，S D＝1时不论CP，J，K如何变化，触发器的输出为零，即触发器为“0”态。

由于清零与CP脉冲无关，所以称为异步清零。

②当R D＝1，S D＝0时不论CP，J，K如何变化，触发器可实现异步置数，即触发器处于“1”态③当R D＝1，S D＝1时只有在CP脉冲下降沿到来时，根据J，Κ端的取值决定触发器的状态，如无CP脉冲下降沿到来，无论有无输人数据信号，触发器保持原状态不变。

主从JK触发器

12.7.3 JK触发器
一、同步JK触发器二、主从JK触发器
二、主从JK触发器
Q
Q
1. 电路与符号
G1 &
G3 & Q’ G5 &
& G2
从 & G4
Q’ & G6
1 G9
Q
Q
Q
Q
J CP K
G7 &
主 & G8
J
K
CP
J CP K 曾用符号
Q
Q
1J C1 1K
J CP K 国标符号
2. 动作特点
* 触发器的翻转分两步动作。第一步，在CP=1的期间主触发器接受输入端的信号，被置成相应的状态，而从触发器保持；第二步，CP下降沿到来时从触发器按照主触发器的状态变化，使 Q、 Q相应地改变状态。 * 因为主触发器本身是一个同步RS触发器，所以在CP=1的全部时间里输入信号都将对主触发器起控制作用。 * 主从JK触发器有一次变化现象，即在CP=1期间，主触发器的状态只能变化一次。
电路分析
Q
0
G1 &
SD
1
1
G3 &
0
G5 &
1
G7 &
Q
1
& G2
& G4
1
& G6
0 RD
1 G9
SD
0
Q
1
G1 &
G3 &
1
G5 &
& G8
G7 &
Q
0
& G2
1
& G4
0

jk触发器作业原理及特性

jk触发器作业原理及特性JK触发器作业原理为：CP为0时，触发器处于一个稳态；CP 由0变1时，触发器不翻转，做好接纳输入信号的预备；CP由1变0时触发器翻转；JK触发器在CP降低沿前承受信息，鄙人降沿触发翻转，鄙人降沿后触发器被封闭。

边际JK触发器:电路构造:选用与或非电路构造，归于降低沿触发的边际JK触发器，如图7.6.1所示。

作业原理1.CP=0时，触发器处于一个稳态。

CP为0时，G3、G4被封闭，不管J、K为何种状况，Q3、Q4均为1，另一方面,G12、G22也被CP封闭,因而由与或非门构成的触发器处于一个安稳状况，使输出Q、Q状况不变。

2.CP由0变1时，触发器不翻转，为接纳输入信号作预备。

设触发器原状况为Q=0，Q=1。

当CP由0变1时，有两个信号通道影响触发器的输出状况，一个是G12和G22翻开，直接影响触发器的输出，另一个是G4和G3翻开，再经G13和G23影响触发器的状况。

前一个通道只经一级与门，然后一个通道则要经一级与非门和一级与门，显着CP的跳变经前者影响输出比经后者要快得多。

在CP由0变1时，G22的输出首要由0变1，这时不管G23为何种状况（即不管J、K为何状况），都使Q仍为0。

由于Q一同联接G12和G13的输入端，因而它们的输出均为0，使G11的输出Q=1，触发器的状况不变。

CP由0变1后，翻开G3和G4，为接纳输入信号J、K作好预备。

3.CP由1变0时触发器翻转设输入信号J=1、K=0，则Q3=0、Q4=1，G13和G23的输出均为0。

当CP降低沿到来时,G22的输出由1变0,则有Q=1，使G13输出为1，Q=0，触发器翻转。

尽管CP变0后，G3、G4、G12和G22封闭，Q3=Q4=1，但由于与非门的推延时刻比与门长（在制作技能上予以确保）,因而Q3和Q4这一新状况的安稳是在触发器翻转往后。

由此可知,该触发器在CP降低沿触发翻转，CP一旦到0电平，则将触发器封闭，处于(1)所剖析的状况。

脉冲触发的触发器

脉冲触发的触发器
为了提高触发器工作的牢靠性，盼望在每个CLK周期里输出的状态只能转变一次，在电平触发的触发器基础上又设计出了脉冲触发的触发器。

1.主从SR触发器
特性方程：Q*=S+R'Q,SR=0
2.主从JK触发器
CP = 1 期间，主触发器接收输入信号；CP = 0 期间，主触发器保持CP 下降沿之前状态不变，而从触发器接受主触发器状态。

因此，主从触发器的状态只能在CP 下降沿时刻翻转。

这种触发方式称为主从触发式。

Q*=JQ'+K'Q
脉冲触发方式的动作特点:
触发器翻转分两步动作：第一步，在CLK＝1期间主触发器接收输入端信号，被置成相应的状态，从触发器不变；其次步，CLK下降沿到来时从触发器根据主触发器的状态翻转，输出端Q和Q′的状态转变发生在CLK下降沿。

在CLK=1的全部时间里输入信号都将对主触发器起掌握作用。

一次变化现象：
在Q=0时，J端消失正向干扰，在Q=1时，K端消失正向干扰，触发器的状态只能依据输入端的信号（正向干扰信号）转变一次的现
象称为一次变化现象。

主从JK触发器在使用时要求J、K信号在CLK上升沿前加入，CLK=1期间保持不变，CLK下降沿时触发器状态发生转变。

触发器

上，从而形成两个互补的时钟控制信号。时钟脉冲作用期间，CP=1，=0，从触发器被封锁，保持
原状态，Q在脉冲作用期间不变；主触发器的状态取决于时钟脉冲为低电平的状态和J、K输入端的
状态。
➢ JK触发器的逻辑功能表
数字电子电路
➢ JK触发器的特性方程为
（CP下降沿到来时有效）
Qn1 JQn KQn
器、D触发器等。
1.1 RS触发器
➢ 基本RS触发器
数字电子电路
基本RS触发器的逻辑图（a）和逻辑符号(b)。它由两个与非门交叉连接而成。R、S是输入端，Q、是输出端。触发器的状态以Q端为准。
• 基本RS触发器的逻辑状态表
数字电子电路
基本RS触发器有两个状态，它可以直接置位或复位，并具有存储和记忆功能。
• 基本RS触发器的特性方程为
数字电子电路
Qn1 S RQn
➢ 同步RS触发器
（a）是同步RS触发器的逻辑电路图R，S图6-03-2（b）是其逻辑符号图。其中，与非门A和B构成基本RS触发
器，与非门C、D构成导引电路，通过它把输入信号引导到基本触发器上。RD、SD是直接复位、直接置位端。
只要在RD或SD上直接加上一个低电平信号，就可以使触发器处于预先规定的“0”状态或“1”状态。另外，
数字电子电路
1.4 T触发器
数字电子电路
将JK触发器的两个端子JK和为一个端子并将其命名为T，即为T触发器。所以令J=K=T代入JK触
发器的特性方程就得到T触发器
➢ 特征方程
（CP下降沿到来时有效）
Q n1 T Q n
设备控制技术
➢ JK触发器的状态图
数字电子电路
1.3 D 触发器
数字电子电路

JK主从触发器

jk触发器的原理

主从JK触发器电路结构及工作描述

jk触发器原理

JK触发器

jk触发器功能

jk触发器工作原理

主从RS触发器,jk触发器

主从JK 触发器

d触发器jk触发器

主从JK触发器图文.ppt

主从jk触发器工作原理

试分别画出主从型JK触发器和负边沿JK触发器输出端Q的电压波形,

jk触发器

主从JK触发器存在的一次性变化问题探讨和解决

jk触发器

主从JK触发器

jk触发器作业原理及特性

脉冲触发的触发器

触 发 器

触发器