组合逻辑电路分析

组合 逻辑电路
逻 辑 电 路 时序 逻辑电路
功能：输出只取决于 当前的输入。
组成：门电路，不存在 记忆元件。 功能：输出取决于当前的 输入和原来的状态。
组成：组合电路、记忆 元件。
组合电路的研究内容：
给定 分析： 逻辑图
给定 设计： 逻辑功能 分析
得到 逻辑功能 画出 逻辑图
设计
一、组合逻辑电路的分析
任务技能训练一—组合逻辑电路的功能测试
任务要求： 按测试程序要求完成所有测试内容，并撰写测试报告。 测试电路逻辑图如下图所示：
1.电路输入、输出分别接实 验箱的哪里？ 2.连接电路之前你能想到那 些注意事项？
测试步骤：
逻辑功能总结：？
B 0 0 1 1 0 0 1 1
入 C 0 1 0 1 0 1 0 1
输出 Y 0 1 1 0 1 0 0 1
最后一步 大功告成！
真值表
确定电路 功能
A、B、C 三个输入变量中，有奇
数个 1时，输出为 1，否则输出为 0。 因此，图示电路为三位判奇电路，又 称奇校验电路。
返回
例：分析电路逻辑功能。
分析的主要步骤：
(1)由逻辑图写表达式； (2)化简表达式； (3)列真值表； (4)描述逻辑功能。
[ 例 ] 分析下图所示逻辑电路的功能。 A B C Y1 1 电路图 Y 表达式
解：(1)写出输出逻辑函数式
Y1 A B
Y Y1 C A B C
(2) Y A B C ( A B )C A B C 化为最小项 表达式
《数字电子电路设计与制作》
任务:组合逻辑电路的分析
技能:组合逻辑电路的功能测试
二极管门电路
逻辑关系 逻辑表达式 电路组成 逻辑功能简述 全1出1 见0出0 逻辑符号
与
Y=A· B
或
Y=A+B
全0出0 见1出1
非
YA
见0出1 见1出0
CMOS门电路和TTL门电路的使用知识
CMOS门电路的使用知识
TTL门电路的使用知识
1．多余或暂时不用的输入端可以悬空，相当于高电平，如 果不悬空可按以下方法处理： （1）与其它输入端并联使用。
（2）将不用的输入端按照电路功能要求接电源或接地。
比如将与门、与非门的多余输入端接电源，将或门、或非门 的多余输入端接地。
[知识链接]任务:组合逻辑电路的分析
组合逻辑电路概述
1.输入电路的静电保护 （1）所有与CMOS电路直接接触的工具、仪表等必须可靠接地。 （2）存储和运输CMOS电路，最好采用金属屏蔽层做包装材料。 2．多余的输入端不能悬空。 输入端悬空极易产生感应较高的静电电压，造成器件的 永久损坏。对多余的输入端，可以按功能要求接电源或接 地，或者与其它输入端并联使用。
F
&
F A B A A B B A B A A B B
（ AB ） A （ AB ） B AB AB
F AB AB
真值表
异或门
F
0 1 1 0
A
0 0 1 1
B
0 1 0 1
A B
=1
F
F AB
特点：输入相同为“0”； 输入不同为“1”。
ABC ABC ABC ABC
返回
电路图
Y ABC ABC ABC ABC
表达式
输 A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
入 C 0 1 0 1 0 1 0 1
输出 Y 0 1 1 0 1 0 0 1
返回
化为最小项 表达式
真值表
输 A 0 0 0 0 1 1 1 1
3
0 0 0 0 1 1 1 1
当输入A、B、C 中有2个或3个为1 时，输出Y为1， 否则输出Y为0。 4
所以这个电路实 际上是一种3人表 决用的组合电路：
真值表
4
电路的逻 辑功能
只要有2票或3票 同意，表决就通 过。
分析举例2：试分析下图组合逻辑电路的功能
& A B
&
AB
A B A
&
A B B
逻辑图
1 出从 逐输 级入 写到 出输
A B C
& & &
Fra Baidu bibliotek
Y1
Y2
& Y
Y
Y3
1
逻辑表 达式
化 简
Y1 AB
Y2 BC
2
Y Y1Y2Y3 AB BC AC
2
最简与或 表达式
Y3 CA
Y AB BC CA
最简与或 表达式
A
Y AB BC CA
3
B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 0 0 0 1 0 1 1 1
练习：写出如下图所示组合逻辑电路的输出函数的最简表达式，
列出真值表，分析逻辑功能
&
A B C
&
& &
≥1
Y
任务技能训练一—组合逻辑电路的功能测试
任务目标与要求
1．巩固组合逻辑电路的分析方法。 2．会用数电实验箱测试典型的组合逻辑电路的逻辑功能。 3．会排除测试过程中出现的故障。 4．会编写任务设计任务书。