时序电路测试及研究

时序电路测试及研究

一，实验目的

1.掌握常用时序电路分析，设计及测试方法。

2.训练独立进行实验的技能。

二．实验仪器及材料

1.双踪示波器

2.器材：

74LS00 二输入端四“与非”门1片

74LS10 三输入端三“与非”门1片

74LS74 双D触发器2片

74LS112 双JK触发器2片

三．实验容

1，异步二进制计数器

（1）用JK触发器，按图5.1所示的原理接线。Q3.Q2.Q1.Q0四个输入端接电平显示发光二极管。

（2）由CP端输入单脉冲，测试并记录Q3~Q0端状态及波形（3）试讲异步二进制加法计数器改为减法计数器。参考加法计数器要求进行实验并记录。

加法器实验图：

实验结果：

波形图：

减法器实验图；

实验结果：

2.异步二—十进制加法计数器

（1）用JK触发器，按图5.2所示的原理接线，Qd，Qc, Qb，Qa,四个输入端接电平显示发光二极管，CP端接连续脉冲或单脉

冲。

（2）在CP端输入脉冲，观察CP，Qd，,Qc, ,Qb 及Qa的状态变化

（3）画出CP，，Qd，,Qc, ,Qb 及Qa的波形。

实验图：

实验结果：

,3.自循环移位寄存器——环形计数器

（1），用D触发器，按图5.3所示的原理接线，Q D ，Q C，Q B，Q A四个输出端接电平显示发光二极管。将触发器A,B,C,D的状态置为“1000”，用单脉冲计数，记录个触发器的状态。

改为连续脉冲计数，并将其中一个状态为“0”的触发器置为“1”(模拟干扰信号作用的结果)观察计数器能否正常工作。分析原因。

实验图：

实验结果：

（2），按图5,4所示的原理接线，与非门用74LS10（三输入端三“与非”门）重复上述实验，对比实验结果，总结关于自启动的体会。

实验图：

实验结果：

四，实验小结

虽然每个数字电路系统可能包含有组合电路，但是在实际应用中绝大多数的系统还包括存储元件，我们将这样的系统描述为时序电

路。

时序电路的特点是：输出不仅取决于当时的输入值，而且还与电路过去的状态有关。它类似于含储能元件的电感或电容的电路，如触发器、锁存器、计数器、移位寄存器、存储器等电路都是时序电路的典型器件，时序逻辑电路的状态是由存储电路来记忆和表示的。时序电路的行为是由输入、输出和电路当前状态决定的。输出和下一状态是输入和当前状态的函数。通过对时序电路进行分析，可以得到关于输入、输出和状态三者的时序的一个合理描述。

如果一个电路包含这样的触发器，该触发器的时钟输入是直接驱动或者有一个时钟信号间接驱动的，同时这个电路在正常执行时不需加载直接置位和间接置位，那么我们就称这个电路为同步时序电路。触发器可以是任何类型的，逻辑图可以包括也可以不包括组合逻辑。在本此实验中我经过反复的调整与查找问题，终于做出了实验，让我更加深刻的了解了时序逻辑结构，这是数电的最后一次实验，这个实验比之前的实验无论难度还是复杂度都比之前的电路更加有难度，在进行实验的过程中我出现了许多问题，在不断的改进下终于完成了，实验一定要抱着严谨，认真的态度去进行，相信在不懈的努力下可以最终的完成实验。