第07章-薄膜晶体管的结构与设计说课材料
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第7章 薄膜晶体管的
结构及设计
长春工业大学 王丽娟
2013年02月10日
平板显示技术基础，2013年，北京大学出版社
本章主要内容
7.1 a-Si:H TFT结构概述 7.2 背沟道刻蚀结构的a-Si:H TFT 7.3 背沟道保护结构的a-Si:H TFT 7.4 其他结构的a-Si:H TFT 7.5 薄膜晶体管阵列的设计
第一次光刻后栅极基板
源漏电极金属层 n+a-Si 欧姆接触层 a-Si:H 半导体层 SiNx 绝缘层
进行连续沉积4层薄膜： 氮化硅层 非晶硅层
掺磷的非晶硅层
GTM及HTM掩膜版
源漏电极金属层
涂胶
光刻胶
源漏电极金属 层
多段式调整掩膜版曝光
光刻胶分成三个区域： 曝光区； 半曝光区； 未曝光区
16
Item PEP5 PEP4 PEP3
PEP2
PEP1
Sub-Item
ITO
ITO
PV
SiNx
Mo
M2
Al
Mo
N
n+a-Si
I
a-Si
G
SiNx
Mo M1
AlNd
Spec(Ǻ) 500 2500 450 2500 150 300 1500 3500 500 2700
12
TFT 的设计结构
TFT的设计结构有多种，矩形沟道、U型沟道等； 优化设计：1.采用U型沟道，提高了宽长比，即增 大了沟道宽度、减小了沟道长度； 2.采用I型存储电容，增大了存储电荷量，提高了开 口率。
2
7.2 背沟道刻蚀型 TFT的工艺流程
7.2.1 5PEP阵列工艺
PEP 1 栅极
Mo/AlNd
PEP 2 a-Si:H 岛 SiNx /α-Si/ n+-Si
PEP 3 源漏电极及沟道切断
Mo/Al/Mo;α-Si/ n+-Si
PEP 4 SiNx保护膜及过孔
PEP 5 ITO像素电极
5
7.2.1 背沟道a-Si:H TFT 的平面结构
6
7.2.1 背沟道a-Si:H TFT 的断面结构
C’处
存储电容 ITO像素电极
C处 信号线
C处和C’处断面
a-Si TFT 扫描线
7
1PEP 栅线
栅极
存储电容
栅线及栅极
2PEP
a-Si:H
a-Si岛
n+a-Si
SiNx
n+a-Si膜厚 300Å a-Si膜厚 1500Å SiNx膜厚 3500Å
钝化层和过孔
信号金属上过孔
漏极上的孔
（a）TFT上过孔
P-SiNx膜厚 2500Å
栅极上过孔
（b）栅金属上过孔
栅金属上过孔
信号金属上过孔
钝化层 绝缘层
（c）TFT处平面图形
（d）短路环处过孔平面图形 10
5PEP 象素电极
像素电极ITO
像素电极ITO
（a）TFT处ITO
存储电容上电极ITO
（d）TFT处的平面图形
4 SiNx保护膜、过孔 5 ITO
ITO ——
6 ——
——
7 ——
——
4次光刻中第二次光刻的工艺流程
5次光刻的第二次有源岛、 第三次源漏电极、沟道切断
a-Si:H
n+a-Si
SiNx
4次光刻的第二次光刻有源岛 岛、源漏电极、沟道切断
源极
切断后的沟道 漏极
15
7.2.2 采用4次光刻的工艺流程
栅极 玻璃基板
MoW 1800A SiO 2000A SiO 2150A g-SiN 500A a-Si 500A i/s SiN 3000A n+a-Si 500A ITO 400A MoALMo 275/3500/500A P-SiN 2000A
21
a-Si:H TFT 阵列
就是在玻璃基板上有规则地整齐排列薄膜晶体管的工程。
18
7.3 背沟道保护型 TFT的工艺流程
7.3 采用7次光刻的工艺流程
光刻数
5次光刻
4次光刻
7次光刻
1 栅极
栅极
栅极
2 a-Si:H有源岛
a-Si:H有源岛、源漏 阻挡层 电极、n+a-Si沟道切断
3
源漏电极、n+a-Si 沟道切断
SiNx保护膜、过孔
a-Si:H有源岛
4 SiNx保护膜、过孔 ITO
存储电容
AlNd/Mo膜厚 2000~3000Å
有源岛 SiNx绝缘膜
8
3PEP 信号线
源极
切断后的沟道 漏极
源自文库源极 漏极
信号线
顶Mo 500Å AL膜厚 3000Å 底Mo 300Å
n+a-Si膜厚 300Å a-Si膜厚 1500Å P-SiNx膜厚 2500Å
9
4PEP
P-SiNx钝化层
常采用5次光刻： 1次光刻：栅线 2次光刻：有源岛 3次光刻：源漏电极 4次光刻：钝化及过孔 5次光刻：像素电极 13
7.2.2 采用4次光刻的工艺流程
光刻数
5次光刻
4次光刻
1 栅极
栅极
2 a-Si:H有源岛
a-Si:H有源岛、源漏电 极、n+a-Si沟道切断
3
源漏电极、n+a-Si沟道 切断
SiNx保护膜、过孔
22
1PEP 栅线等效电路
• 形成薄膜晶体管的栅极、 栅线及存储电容的金属层
5 ITO
——
ITO像素电极 过孔
6 ——
——
源漏电极、n+a-Si沟 道切断
7 ——
——
SiNx保护膜
7.3.1 采用7次光刻的工艺流程
1PEP GL 栅线 2PEP IS 阻挡层 3PEP AI 硅岛 4PEP PX ITO像素电极 5PEP TH 过孔 6PEP SL 源漏电极、n+a-Si沟道切断 7PEP PV SiNx钝化层
（b）存储电容处ITO 接触电极ITO
（c）外引线处ITO
ITO膜厚 500Å P-SiN膜厚 2500Å 顶Mo 500Å AL膜厚 3000Å 底Mo 300Å
n+a-Si膜厚 300Å a-Si膜厚 1500Å SiN膜厚 3500Å AlNd/Mo 膜厚2000Å
11
7.2.1 背沟道a-Si:H TFT 的断面结构
7.2.2 采用4次光刻的工艺流程
第2次光刻的工艺流程概括为：连续沉积薄膜→涂胶→多段式调整掩膜版曝 光→显影→湿法刻蚀→干法刻蚀及灰化→再湿刻、去胶、再干法刻蚀。
光刻胶 光刻胶
（a）显影形成了光刻胶图形
源漏电极
（b）湿刻源漏电极的金属层
n+a-Si 欧姆接触层 a-Si:H 有源岛
（c）干法刻蚀及灰化
17
7.2.2 采用4次光刻的工艺流程
第2次光刻的工艺流程概括为：连续沉积薄膜→涂胶→多段式调整掩膜版曝 光→显影→湿法刻蚀→干法刻蚀及灰化→再湿刻、去胶、再干法刻蚀。
源极
沟道处
光刻胶 漏极
（a）再湿刻沟道处金属
源极
漏极 切断后n+a-Si a-Si:H 有源岛
（b）去胶及再干法刻蚀沟道切断 n+a-Si
结构及设计
长春工业大学 王丽娟
2013年02月10日
平板显示技术基础，2013年，北京大学出版社
本章主要内容
7.1 a-Si:H TFT结构概述 7.2 背沟道刻蚀结构的a-Si:H TFT 7.3 背沟道保护结构的a-Si:H TFT 7.4 其他结构的a-Si:H TFT 7.5 薄膜晶体管阵列的设计
第一次光刻后栅极基板
源漏电极金属层 n+a-Si 欧姆接触层 a-Si:H 半导体层 SiNx 绝缘层
进行连续沉积4层薄膜： 氮化硅层 非晶硅层
掺磷的非晶硅层
GTM及HTM掩膜版
源漏电极金属层
涂胶
光刻胶
源漏电极金属 层
多段式调整掩膜版曝光
光刻胶分成三个区域： 曝光区； 半曝光区； 未曝光区
16
Item PEP5 PEP4 PEP3
PEP2
PEP1
Sub-Item
ITO
ITO
PV
SiNx
Mo
M2
Al
Mo
N
n+a-Si
I
a-Si
G
SiNx
Mo M1
AlNd
Spec(Ǻ) 500 2500 450 2500 150 300 1500 3500 500 2700
12
TFT 的设计结构
TFT的设计结构有多种，矩形沟道、U型沟道等； 优化设计：1.采用U型沟道，提高了宽长比，即增 大了沟道宽度、减小了沟道长度； 2.采用I型存储电容，增大了存储电荷量，提高了开 口率。
2
7.2 背沟道刻蚀型 TFT的工艺流程
7.2.1 5PEP阵列工艺
PEP 1 栅极
Mo/AlNd
PEP 2 a-Si:H 岛 SiNx /α-Si/ n+-Si
PEP 3 源漏电极及沟道切断
Mo/Al/Mo;α-Si/ n+-Si
PEP 4 SiNx保护膜及过孔
PEP 5 ITO像素电极
5
7.2.1 背沟道a-Si:H TFT 的平面结构
6
7.2.1 背沟道a-Si:H TFT 的断面结构
C’处
存储电容 ITO像素电极
C处 信号线
C处和C’处断面
a-Si TFT 扫描线
7
1PEP 栅线
栅极
存储电容
栅线及栅极
2PEP
a-Si:H
a-Si岛
n+a-Si
SiNx
n+a-Si膜厚 300Å a-Si膜厚 1500Å SiNx膜厚 3500Å
钝化层和过孔
信号金属上过孔
漏极上的孔
（a）TFT上过孔
P-SiNx膜厚 2500Å
栅极上过孔
（b）栅金属上过孔
栅金属上过孔
信号金属上过孔
钝化层 绝缘层
（c）TFT处平面图形
（d）短路环处过孔平面图形 10
5PEP 象素电极
像素电极ITO
像素电极ITO
（a）TFT处ITO
存储电容上电极ITO
（d）TFT处的平面图形
4 SiNx保护膜、过孔 5 ITO
ITO ——
6 ——
——
7 ——
——
4次光刻中第二次光刻的工艺流程
5次光刻的第二次有源岛、 第三次源漏电极、沟道切断
a-Si:H
n+a-Si
SiNx
4次光刻的第二次光刻有源岛 岛、源漏电极、沟道切断
源极
切断后的沟道 漏极
15
7.2.2 采用4次光刻的工艺流程
栅极 玻璃基板
MoW 1800A SiO 2000A SiO 2150A g-SiN 500A a-Si 500A i/s SiN 3000A n+a-Si 500A ITO 400A MoALMo 275/3500/500A P-SiN 2000A
21
a-Si:H TFT 阵列
就是在玻璃基板上有规则地整齐排列薄膜晶体管的工程。
18
7.3 背沟道保护型 TFT的工艺流程
7.3 采用7次光刻的工艺流程
光刻数
5次光刻
4次光刻
7次光刻
1 栅极
栅极
栅极
2 a-Si:H有源岛
a-Si:H有源岛、源漏 阻挡层 电极、n+a-Si沟道切断
3
源漏电极、n+a-Si 沟道切断
SiNx保护膜、过孔
a-Si:H有源岛
4 SiNx保护膜、过孔 ITO
存储电容
AlNd/Mo膜厚 2000~3000Å
有源岛 SiNx绝缘膜
8
3PEP 信号线
源极
切断后的沟道 漏极
源自文库源极 漏极
信号线
顶Mo 500Å AL膜厚 3000Å 底Mo 300Å
n+a-Si膜厚 300Å a-Si膜厚 1500Å P-SiNx膜厚 2500Å
9
4PEP
P-SiNx钝化层
常采用5次光刻： 1次光刻：栅线 2次光刻：有源岛 3次光刻：源漏电极 4次光刻：钝化及过孔 5次光刻：像素电极 13
7.2.2 采用4次光刻的工艺流程
光刻数
5次光刻
4次光刻
1 栅极
栅极
2 a-Si:H有源岛
a-Si:H有源岛、源漏电 极、n+a-Si沟道切断
3
源漏电极、n+a-Si沟道 切断
SiNx保护膜、过孔
22
1PEP 栅线等效电路
• 形成薄膜晶体管的栅极、 栅线及存储电容的金属层
5 ITO
——
ITO像素电极 过孔
6 ——
——
源漏电极、n+a-Si沟 道切断
7 ——
——
SiNx保护膜
7.3.1 采用7次光刻的工艺流程
1PEP GL 栅线 2PEP IS 阻挡层 3PEP AI 硅岛 4PEP PX ITO像素电极 5PEP TH 过孔 6PEP SL 源漏电极、n+a-Si沟道切断 7PEP PV SiNx钝化层
（b）存储电容处ITO 接触电极ITO
（c）外引线处ITO
ITO膜厚 500Å P-SiN膜厚 2500Å 顶Mo 500Å AL膜厚 3000Å 底Mo 300Å
n+a-Si膜厚 300Å a-Si膜厚 1500Å SiN膜厚 3500Å AlNd/Mo 膜厚2000Å
11
7.2.1 背沟道a-Si:H TFT 的断面结构
7.2.2 采用4次光刻的工艺流程
第2次光刻的工艺流程概括为：连续沉积薄膜→涂胶→多段式调整掩膜版曝 光→显影→湿法刻蚀→干法刻蚀及灰化→再湿刻、去胶、再干法刻蚀。
光刻胶 光刻胶
（a）显影形成了光刻胶图形
源漏电极
（b）湿刻源漏电极的金属层
n+a-Si 欧姆接触层 a-Si:H 有源岛
（c）干法刻蚀及灰化
17
7.2.2 采用4次光刻的工艺流程
第2次光刻的工艺流程概括为：连续沉积薄膜→涂胶→多段式调整掩膜版曝 光→显影→湿法刻蚀→干法刻蚀及灰化→再湿刻、去胶、再干法刻蚀。
源极
沟道处
光刻胶 漏极
（a）再湿刻沟道处金属
源极
漏极 切断后n+a-Si a-Si:H 有源岛
（b）去胶及再干法刻蚀沟道切断 n+a-Si