4路智力抢答器及原理电路图

合集下载

四路抢答器的设计(C51)

case 0xf7: //键 4 按下:一号选手抢答处理 if(start_flag==0) //犯规操作处理 {
//
j[0]=1; display(); P3=0xf9; delay(200); P3=0xfb; break; } if(chaos_flag==1||qiang_flag==1) break; else { P3=0xef; sec=8; TR0=1; j[0]=1; buffer_zone(); display(); qiang_flag=1; } break;
/********显示函数***********/ void display() { temp=0xfe; for(k=0;k<8;k++) { P2=temp; P0=i[j[k]]; delay(2); temp=_crol_(temp,1); } } /*********函数初始化*********/ void inti0() { TMOD=0x01; TH0=(65535-50000)/256; TL0=(65525-50000)%256; EA=1; ET0=1; TR0=0; } /********中断函数**********/ void zd() interrupt 1 { TH0=(65535-50000)/256; TL0=(65525-50000)%256; m++; if(m==20) { m=0; sec--; buffer_zone(); if(sec<=0) { P3=0xf5; delay(400); P3=0xf7; TR0=0; j[0]=11; j[6]=11; j[7]=11; while(1); }
case 0xdf: //键 6 按下:三号选手抢答处理 if(start_flag==0) //犯规操作处理 { j[0]=3; display(); P3=0xf9; delay(200); P3=0xfb; break; } if(chaos_flag==1||qiang_flag==1) //超时或已有选手抢答处理 break; else { TR0=1; P3=0xbf; j[0]=3; display(); sec=8; // buffer_zone(); qiang_flag=1; } break; case 0xbf: //键 7 按下:四号选手抢答处理 if(start_flag==0) //犯规操作处理 { j[0]=4; display(); P3=0xf9; delay(110); P3=0xfb; break; } if(chaos_flag==1||qiang_flag==1) //超时或已有选手抢答处理 break; else { TR0=1; P3=0x7f; j[0]=4; display(); sec=8;

四路抢答器电路组成及工作原理(含电路图)

电路组成及工作原理四路竞赛抢答器总电路原理图如图1所示。

图1 四路竞赛抢答器原理图1．抢答器电路原理：如图2，IO1，IO2，IO3，IO4分别为抢答器按钮的输入端，开始抢答，假设IO1抢答成功，通过四D触发器输出Q1=1，Q1’=0，而Q 2’=Q3’=Q4’=1,通过四输入与非门后，输出高电平，再经过反相器输出低电平，再经过两输入与非门，输出低电平，此时四D触发器处于保持状态，并且其他按钮的输入不起作用，IO1的抢答信号被锁存。

此时LED1发光并且蜂鸣器发出响声。

其他抢答按钮同理。

图2 抢答器部分电路图2.计时电路原理：计时电路为两片74LS160用置数法构成的31进制计数器，因为可以为了让答题者直观的看到30S这个时间点，所以设置了31进制的计数器。

两片的四个输入端均接低电平，两片的输出端分别接七段译码管直接显示数字，高位的74LS160芯片的Q1Q2接到一个二输入的与非门（U8A）输出到计数器的LD端、三输入与非门端、反相器端。

输出到LD端是为了构成31进制计数器，当高位变为3时，计数器置0。

输出到三输入与非门（U9A）和时钟脉冲、开关的电平信号一起输入到与非门中，这就是为什么能控制计时的开始与暂停了，当开关输入低电平时，无论是否有时钟信号，时钟均不发生改变，此时时钟信号为无效信号；而当开关输入高电平时，U8A输出也为高，因此，时钟信号为有效信号，因此，凭借这样的类似锁存的电路，就可以控制计时的开始与暂停。

而当时间到了30s时，U8A输出为低电平，时钟信号又成为无效信号，时间被停止在30s，此时将U8A信号通过一个反相器输出到蜂鸣器，蜂鸣器发出响声。

图3 计时器电路3.555函数发生器：输出高电平时间：T1=(R1+R2)Cln2输出低电平时间：T2=R2Cln2振荡周期：T=(R1+2R2)Cln2图4 555函数发生器。

四路智力竞赛抢答电路设计报告

四路智力竞赛抢答器设计报告姓名：专业：学号：指导教师：2012年1月10日四路智力竞赛抢答器随着我国经济和文化事业的发展，在很多竞争场合都要求有快速公正的竞争裁决。

例如证券、股票交易及各种智力竞赛等。

在现代生活中，智力竞赛更是作为一种生动活泼的教育形式和方法能够引起观众的极大兴趣。

而在竞赛中往往分为几组参加，这时针对主持人提出的问题，各组一般都要进行必答和抢答，对必答一般有时间限制，到时有声响提示；对于抢答，要判定哪组先按键，为了公正，这就要有一种逻辑电路抢答器作为裁判员，一般抢答器由很多门电路组成，线路复杂，可靠性低，特别是抢答路数增多时，实现起来就更加困难。

在此设计了一种利用数字电路实现的抢答系统，具有很强的实用性。

数字抢答器由主体电路与扩展电路组成。

优先编码器、锁存器、译码电路将参赛队的输入信号在显示器上输出。

抢答器具有数据锁存和显示功能。

抢答开始后，若有选手按动抢答按钮，编号立即锁存，并由LED 显示灯上显示，同时所存输入电路，禁止其他选手抢答。

优先抢答选手一直保持到主持人将系统清零为止。

一、设计任务1、4名选手编号为：K1，K2，K3，K4。

各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。

2、给主持人设置一个控制按钮（即K5开关）用来控制系统清零（抢答显示LED显示灯灭灯）和抢答的开始。

3、抢答器具有数据锁存和显示的功能。

抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，封锁输入编码电路，禁止其他选手抢答。

抢答选手的LED灯一直保持到主持人将系统清零为止。

4、如果抢答定时已到，却没有选手抢答时，本次抢答无效。

封锁输入编码电路，禁止选手超时后抢答。

二、设计要求1、抢答器可供四人竞赛时使用，每个参赛者均设有一个抢答按钮。

2、电路具有优先抢答权功能，即对第一抢答者的信号具有鉴别和锁存功能。

3、电路能够显示获得抢答权者的编号，并通过亮灯表示已经有人抢到答题权。

4、电路具有复位功能，当一轮抢答结束后，由主持人将系统复位，可进行下一轮抢答。

数字电路课程设计：四路智力抢答器

数字电路课程设计四路智力抢答器设计者:李自然（04063170）朱建文（04063180）陈乾坤（04063122）四路智力抢答器一、设计目的•（1）了解智力抢答器装置的基本组成和工作原理。

•（2）进一步了解有关集成电路的功能和使用方法。

（3）熟悉数字电路系统的计算机仿真设计方法及调试技术二、实验环境（1）实验设备：计算机、MULTISIM 2001软件。

（2）实验器件：74LS148、触发器、门电路、BCD-七段译码器、555定时器、数码管、发光二极管、按钮、电阻、电容、蜂鸣器等三、实验设计任务与要求•1. 抢答器同时供4名选手或4个代表队比赛，分别用4个按钮就J1~J4表示。

•2. 设置一个系统清除和抢答控制开关J5，该开关由主持人控制。

•3. 抢答器具有锁存与显示功能。

即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。

选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。

•四、四路智力抢答器原理图五、设计原理与参考电路（1）按键电路和封锁电路（2）号码显示电路（3）灯闪烁与声响电路1、按键电路和封锁电路应答按键即J1~J4采用的都是无自锁的常闭微动按钮。

先按动者，常闭触电断开，即可发出一个上升沿强大时钟信号，使对应路的触发器的输出是高电平。

同时该高电平又通过或非门使其他路的触发器的复位端有效，以封锁其他3路的按键作用。

•在选手抢答成功后，主持人按一下J5键，产生一个正脉冲信号，通过或非门的负脉冲输出，可使4个触发器复位、清零按键电路和封锁电路电路图按键电路和封锁电路电路图IO1输出的时序图2、号码显示电路•如图所示。

抢答成功后，案件保持与封•锁电路将优先案件者对应的那路输出Q置1，Y=0，其他路的输出Q=0,而Y=1。

因此可以将按键保持与封锁电路的输出Y1~Y4作为编码器74LS138的编码申请端，实现对按键1~4的编码，并通过7段译码器驱动器及LED共阴极数码管显示选手的号码•当无选手抢答或主持人按下J5复位键是，Y1~Y4都为高电平，无编码申请，输出YS为低电平，使姨妈驱动器灭灯端有效，数码管指示熄灭。

四路抢答器ppt

四路抢答器制作人：程杰珊
于丰源
王琪
柴德良
李林峰
抢答器作用
1.在竞赛、文体娱乐活动（抢答活动）中，能准确、公正、直观地判断出抢答者。

2.通过抢答者的指示灯显示、数码显示和警示显示等手段指示出第一抢答者和犯规选手。

四路抢答器的工作原理
1. 本电路采用单片机AT89S51作为控制芯片，
单片机的外接四个发光二极管,作为四位选手的犯规信号指示灯，P2口接入一个犯规报警装置，选用嗡鸣器。

抢答按键选择独立式键盘。

2.数码管采用共阳极七段显示，其内部发光二极管为共阳极接高电平，用PNP型三极管驱动，当对应发光二极管一端为低电平时发光二极管点亮，显示的数字由送入的字节数据控制。

• 3. 软件设计分析首先在程序的开始为选手设置了一段违规程序，该程序的作用是为了防止选手在主持人没有按下抢答键时，有的选手已经提前抢答了，本次抢答为无效抢答，并有报警和指示灯显示该位选手的选号，做违规处理，if(kaishi==1)//当开始没按下时
•{ if(s1==0)
•{ c1=0;
•1b=0;//灯亮
•delay_ms(50);//响起警报
•}
•}。

4.抢答完毕之后按复位开关开始到复位状
态。

主要原器件
作品效果图
四路抢答器的电路图
心得体会
•一份汗水一份收获，经过我们两周的努力终于将作品展现在各位老师的面前。

经过这一次的实训我们收获了很多很多。

•通过这次我们体验到了成功的快乐，其次提高了我们的动手能力和团队合作精神，我们也学到了不少的专业知识。

获得了很多在课本上学不到的知识！。

实训套件—四路抢答器(含线性电源)

实训套件—四路抢答器湖南科瑞特科技股份有限公司 - 1 -实训套件—四路抢答器元器件布局图实训套件—四路抢答器湖南科瑞特科技股份有限公司 - 3 -三、焊接说明本套件分为SMT 和直插两类，电路板都为单面PCB 板，直插套件焊接注意事项：1、注意R18与R19焊接正确(R18可用270欧代替)。

2、变压器输入输出绕组焊接正确。

四、使用说明四路抢答器具有清零和抢答控制，可由主持人操纵避免有人在主持人说“开始”前提前抢答违反规则。

优先判断、编号锁存，通过LED 显示。

当一轮抢答之后，最先抢答选手的LED 点亮，禁止二次抢答。

如果再次抢答必须由主持人再次操作"复位"状态按键S5。

根据电路原理图，四路按键S1，S2，S3，S4对应的显示灯是D1，D2，D3，D4。

74HC175的时钟由555振荡电路产生。

初始状态：当有时钟信号输入到CLK 引脚时，D 触发器的输入等于输出，四路输入引脚为低电平，输出引脚Q 端输出低电平，三极管Q1，Q2，Q3，Q4截止。

发光二极管D1，D2，D3，D4处于熄灭状态。

四路输出引脚/Q 输出高电平到74HC30(8路与非门)，38KHz 时钟输入有效至74HC175的CLK 引脚。

抢答状态：当主持人宣布抢答有效，选手按键抢答，假设1号选手最先按下S1键，D 触发器的输入D1等于输出Q1（高电平），三极管Q1导通，发光二极管D1点亮。

此时，/Q1引脚输出电平到74HC30（8路与非门），时钟信号被锁存，74HC30输出端一直为高电平。

D 触发器停止工作，其它选手按键无效。

复位状态：再次抢答，主持人按下键S5是D 触发器复位，回到初始状态。

四路抢答器原理

四路抢答器原理
四路抢答器是指可以同时连接四个组别的抢答器设备，用于课堂和会议等场合。

其原理是通过一个中央控制器将四个抢答器连接在一起，并控制抢答器的工作状态。

通常，中央控制器会发出信号，使四个抢答器同时开始工作，等待用户抢答。

当用户按下抢答器上的按钮时，抢答器会向中央控制器发送信号，表示该用户抢到了答题权。

中央控制器会记录下抢答器的编号，并在显示屏上显示出来。

同时，中央控制器会停止向其他抢答器发送信号，以保证只有一个用户能够回答问题。

如果出现多个用户同时按下按钮的情况，中央控制器会根据设定的规则来确定答题权的归属。

例如，可以按照时间顺序或者随机顺序来判断先后顺序，以保证公平性和准确性。

总之，四路抢答器通过中央控制器实现了多个用户同时抢答的功能，方便了课堂和会议的管理，并提高了答题的效率和准确率。

基于MCS51单片机的四路抢答器课件

程序流程图如下
电路原理图及PCB制版图
四路智力抢答器电路原理图
四路智力抢答器PCB模块
程序设计
▪ 抢答器工作过程如下
▪ · 首先主持人选定倒计时时间，单片机扫描U3以获取此信息。如果没有人为设置，默认为10s。
▪ · 在按下抢答按键之前，3个数码管全部显示“0”。
▪ · 按下抢答按键之后，蜂鸣器响一声，单片机开始倒计时，数码管U6和U7显示倒计时时间，数码管U8显示“0”。
▪ void send_data(uchar);
▪ uchar set_time(void); 时时间
▪ bit control_key(void); 是否按键
▪ uchar get_key_num(void); 个参赛者按键
▪ void display_time(void); 时剩余时间
//初始化MAX7219 //向控制寄存器写数
▪ 完成上述功能的电路包括时间设定开关、声光显示、按键控制以及按键锁存等部分
各模块功能
▪ 单片机部分 ▪ 时间设定模块 ▪ 按键模块 ▪ 数码管显示模块 ▪ 蜂鸣器模块
单片机部分
▪ 通过读取P3.7～P3.3 的状态决定倒计时时间；通过读取P1.3～ P1.0的状态读取按键情况；通过P2.4～ P2.2控制显示模块以显示按键者的号码和倒计时所剩时间；通过P0.1控制蜂鸣器
key_flg=1;
//设置有人按键答题标志
TR0=0;
//停止T0运行
}
else
//否则循环检测
{
display_time();
//并显示剩余时间
continue;
}
}
if(key_flg==1)

四路抢答器（详图）

目录一、实验目的 (3)二、设计要求与内容 (3)三、设计原理3.1总体设计方案 (3)3.1.1设计思路 (3)3.1.2总电路框图 (3)3.2各模块设计方案及原理3.2.1抢答器 (3)3.2.2计时器 (5)四、电路仿真4.1倒计时电路 (6)4.2抢答器 (6)五、实验结果与析 (7)六、主要元器件 (8)七、实习总结 (9)四路数字抢答器一、实验目的结合我们所学的有关电子线路课程，综合实现四路抢答器的设计。

二、设计要求与内容（1）要求实现ABCD四路抢答器的设计，每一组都具有独立的抢答按键，要求某路抢答后，其他三路抢答无效；（2）某路抢答信号到达后，指示该路已抢答的独立灯发光，发出提示音，并用数码管显示抢答的组号（以ABCD表示）；（3）裁判桌上的公共通道号显示（以ABCD表示）；（4）抢答时间的定时与报警，具体实现可自拟。

扩展内容：①记录某路的抢答次数或抢到得次数；②记录某路的分数；③路数的扩展。

三、设计原理及过程3.1总体设计方案3.1.1设计思路①要准确判断出第一抢答者的信号并将其锁存，实现这一功能可选择使用触发器或锁存器等。

得到第一信号后其他组的抢答信号无效，并且第一信号在主持人发出抢答命令后才有效。

②第一信号发出后，用编码、译码及数码显示电路显示抢答者的组别，发光二极管亮。

③主持人按下抢答按钮后，开始30秒倒计时，在此时间内抢答有效，若30秒内无人抢答，主持人清零后开始新一轮抢答。

3.1.2总电路框图3.2各模块设计方案及原理3.2.1抢答电路抢答电路实现选手抢答并锁存，同时发光二极管发光，数码显示。

使用优先编码器74LS148和锁存器74LS279来完成。

该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（采用七段数字数码显示管）；二是禁止其他选手按键，其按键无效。

工作过程：开关S 处于清除端时，RS 触发器R 、S 端均为0，使译码器74LS48的优先编码工作标志端位0，处于工作状态。

四路智力竞赛抢答器制作

四路智力竞赛抢答器制作根据下图完成下列工作任务：1.参照下图正确组装电路；2.电路组装完毕后，对电路进行相关电路参数测量；3.根据检测结果分析故障原因，排除故障。

图7-19四路智力竞赛抢答器电路原理图操作步骤1.准备工具2.核对元器件数量与型号1)用万用表检测电阻阻值是否正确2)用万用表检测发光二极管极性用万用表R×10k档，当正向接入时，能使发光二极管导通，如果万用表指针向右偏转过半，同时二极管发出微弱的光电，表明正向介入，此时黑表笔为正极，红表笔为负极。

否则发光二极管存在质量问题。

3)用万用表检测按钮开关接点4)检测74LS175集成芯片正确判定74LS175集成芯片引脚功能与排列顺序。

图7-20集成芯片74LS175引脚及排列用万用表鉴别74LS175集成芯片质量方法：下表是74LS175集成芯片逻辑功C L R入，1Q、2Q、3Q、4Q用万用表测，应为0.4V以下，即逻辑0；输出端Q1、Q2、4用万用表表测用为3.6V左右，即逻辑1，是高电平输出。

若将输入端Q3、Q1D接地，CLR端悬空（逻辑1），CLK端由接地到悬空的瞬间，用万用表测输出端1Q、2Q应在0.4V以下（即逻辑0），用万用表测输出端Q1、Q2应为3.6V左右（即逻辑1），是高电平输出，则此集成块合格。

5)检测74LS20芯片74LS20芯片引脚及排列如下图所示。

图7-21集成芯片74LS20引脚及排列74LS20芯片测试方法同74LS175，根据它的逻辑功能来测量。

74LS20芯片就可判断其逻辑功能能是否正常。

6)检测74LS04芯片74LS04芯片引脚及排列如下图所示。

图7-22集成芯片74LS04引脚及排列74LS043.元器件布局本次任务采用万能板进行安装，首先应该在万能板上进行元器件布局。

元器件布局之前应该读懂电路原理图，在确认电气原理图没有问题之后进行元器件布局。

元器件布局应合理，接线尽可能少和短，确保电气性能优良。

四路抢答器原理

四路抢答器原理
四路抢答器原理是通过使用电路和信号处理技术，实现对四个参与者同时进行抢答并记录答题者先后顺序的一种设备。

四路抢答器通常由四个按钮和一个显示屏组成。

当主持人宣布抢答开始时，参与者可以按下按钮来回答问题。

这四个按钮被连接到一个中央处理器，为每个参与者分配一个唯一的标识号。

当参与者按下按钮时，按钮会产生一个电信号发送给中央处理器。

中央处理器会收集并处理这些信号。

在抢答阶段结束后，中央处理器会根据按下按钮的时间顺序，将参与者的标识号和按下按钮的时间信息记录下来。

然后，这些信息会被发送至显示屏上显示出来，以展示参与者抢答的先后顺序。

四路抢答器原理的关键在于按钮信号的捕捉和处理。

为了确保系统的准确性和实时性，抢答器的电路设计需要考虑信号传输的稳定性和抗干扰能力。

此外，中央处理器的算法设计也需要确保在多个参与者同时按下按钮时能够准确地记录下抢答的先后顺序。

通过四路抢答器，可以方便地进行多人抢答活动，提高参与者的竞争性和活跃性。

在教育培训、娱乐游戏等场景中广泛应用。

这种设备的原理简单易懂，且操作方便，可以为各种类型的抢答活动增添更多乐趣和互动性。

四路抢答器设计

四路抢答器设计
班级：组员：
一.设计目的
二. 设计任务
• 设计任务
三.设计要求
• (1)4名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
• (2)给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。
• (3)抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。
低电平，使D触发器被强制清零，输入的抢答信号无效。当主持人将开关拨到“开始”时，D触发器Q非端前一状态为高电平，四个Q非端与在一起为高电平，再和抢答按键信号和借位信号与在
一起给D触发器的脉冲端，当没人抢答时，抢答信号为低电平，与门U11输出端为低电平给D触发器脉冲端，当一有人抢答时，抢
答信号为高电平，并和U2的输出信号和借位信号与在一起，使得 U11输出端为高电平给D触发器，于是D触发器就有一个上升沿，使得抢答信号经D触发器触发锁存再经过译码器74ls48译码，把
四人智力竞赛抢答器电路原理及设计
• 1、设计方案
• 抢答器具有锁存、译码、显示和报警功能。即当抢答开始后，选手抢答按动按钮，锁存器锁存相应的选手编码，同时用LED数码管把选手的编码显示出来，直到主持人将系统清零为止。
2、系统框图
• 当主持人宣布开始，定时电路开始秒脉冲电路的作用而进行倒记时，并通过译码器在显示器中显示。报警电路给出声音提示。当选手首先按某一开关键时，可通过触发锁存电路被触发并锁存，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定。然后在译码器中译码，将触发器输出的数据转换为数码管需要的逻辑状态。最后在显示电路中显示，结果可能是它们中的任一个产生有效输出。

4路智力抢答器及原理电路图

4路智力抢答器及原理电路图1(设计目的当今的社会竞争日益激烈，选拔人才，评选优胜，知识竞赛之类的活动愈加频繁，而在竞赛中往往分为几组参加，这时针对主持人提出的问题，如果要是让抢答者用举手等方法，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。

比赛中为了准确、公正、直观地判断出第一抢答者，这就要有一种抢答设备作为裁判员，这就必然离不开抢答器。

在数字电路设计的过程中具体的目的如下:1)巩固和加深对电子电路基本知识的理解，提高综合运用本课程所学知识的能力。

2)培养根据设计需要选学参考书籍，查阅相关手册、图表和文献资料的自学能力，并掌握抢答器的基本原理，掌握4D锁存器、计数器、555定时器的工作原理和使用方法。

3)通过电路方案的分析、论证和比较，设计计算和选取元器件、电路组装、调试和检测等环节，初步掌握简单实用电路的分析方法和工程设计方法。

4)学会简单电路的实验调试和性能指标的测试方法，提高学生动手能力和进行数字电子电路实验的基本技能，学会使用Multisim仿真软件。

2(设计要求及方案论证2(1设计要求(1)四组参赛者在进行抢答时(用4组彩灯代表)，当抢先者按下面前的按钮时，抢答器能准确地判断出抢先者，并以声、光为标志。

要求声响、光亮时间为9秒后自动熄灭。

(2)抢答器应具有互锁功能，某组抢答后能自动封锁其他各组进行抢答。

(3)抢答器应具有限时(抢答时间、回答问题时间)的功能。

限时档次分别为30秒、60秒、90秒;时间到时应发出声响。

同时，时间数据要用数码管显示出来。

(4)抢答者犯规或违章时，应自动发出警告信号，以提示灯光闪为标志。

(5)系统应具有一个总复位开关。

12(2方案论证方案一，用优先编码器74LS148和74LS279锁存器实现抢答和锁存功能，用加法器74LS160实现计数功能，但此方案电路繁琐复杂，不做选用。

方案二，用4D触发器74LS175实现抢答并锁存功能，用计数器74LS192实现定时功能，此方案电路相对简单，并且74LS192可以实现减数倒计时功能，所以选用方案二。

抢答器电路图绘制

四人抢答器硬件电路图绘制
一、在protenus下画出如下原理图（四人抢答器）所示的电路图。

四人抢答器电路原理图
在原理图上可以进行这样的设想，如果S1～S4任意有按键按下，在P3.2引脚上的电平变化可以使单片机做出响应的反应（把S1～S4的状态送到P1.4～P1.7,点亮相应的指示灯，并让蜂鸣器发出声音），这一过程就是单片机的中断系统所完成的。

二、说明
1、和四个开关相连的四输入与门芯片在该软件数据库中寻找不到，所以只有用我们常用的与非门、非门和与门联合起来共同实现。

在数字电路中我们学过如下的逻辑等式变换：
Y=A·B·C·D
=
因此，电路原理图中和四个开关相连的四输入与门被改为如下电路：
U3：与门，为74LS08芯片
U2：非门，为74LS04芯片
U1：与非门，为74LS00芯片
2、电路原理图中的电阻值均为200欧姆～300欧姆之间。

3、二极管为发光二极管（LED）。

4、在protenus软件下扬声器为：speaker。

5、绘制开关编号的步骤如下：
（1）选择器件
（2）选中开关
置输入开关编号
（4）点击OK即可。

四路抢答器电路组成及工作原理(含电路图)

62电路组成及工作原理图l 四路竞赛抢答器原理图1.抢答器电路原理：如图2, 101, 102, 103, 104分别为抢答器按钮的输入端，开始抢答，假设101抢答成功，通过四D 触发器输出QE ，QUO,而 Q2，=Q3=Q 『4通过四输入与非门后，输出高电平，再经过反相器输出低电平，再经过两输入与非门，输出低电平，此时四D 触发器处于保持状态，并且其他按钮的输入不起作用，101的抢答信号被锁存。

此时LED1发光并且蜂鸣器发出响声。

其他抢答按钮同理。

J3 Key = CJ4 Key = D士BUZZER____ mnc 4 1000 Hz四路竞赛抢答器总电路原理图如图1所示。

I RR15Key = A30 OGKey = B30 OGVCCLlJGtwR3 A^Ar- 30 OCY OR1 VW- 300C-计教电珞22HEX图2抢答器部分电路图2 •计时电路原理:计时电路为两片74LS160用置数法构成的31进制计数器,因为可以为了让答题者直观的看到30S 这个时间点，所以设置了 31进制的计数器。

两片的四个输入端均接低电平，两片的输出端分别接七段译码管直接显示数字，高位的74LS160芯片的QiQ 接到一个二输入的与非门(U8A)输出到计数器的LD 端、三输入与非门端、反相器端。

输出到 LD端是为了构成31进制计数器，当高位变为3时，计数器置0。

输出到三:::R5： r —^r^ :Ui6A74LS86D1mQ—W/—1 ::M ：： :::R7：：：—W _i?必務箝嗪曲o1011：□VCC..U19A..IE上174HC0BNJ105 ：啤 -Tior. lezl 715^DC DHEX 741SQ0D二二 UiX [—[_•> ::迪妙贰P- • - •••2U13A输入与非门(U9A)和时钟脉冲、开关的电平信号一起输入到与非门中，这就是为什么能控制计时的开始与暂停了，当开关输入低电平时，无论是否有时钟信号，时钟均不发生改变，此时时钟信号为无效信号；而当开关输入高电平时，U8A 输出也为高，因此，时钟信号为有效信号，因此，凭借这样的类似锁存的电路，就可以控制计时的开始与暂停。

四路智能抢答器电路

题目：四路智能抢答器电路班级：姓名：学号：小组成员:日期：2010-12-26目录一、设计目的 (3)二、设计要求 (3)三、方案论证与比较 (4)四、设计原理 (5)五、硬件制作与调试 (6)六、设计小结 (7)七、参考书目 (8)一、设计目的1、通过课程设计，对数字逻辑的基本内容有进一步的了解，特别是时序逻辑电路的设计。

能把所学到的数字逻辑理论知识进行实践，操作。

2、提高动手能力的同时对常用的集成芯片有一定的了解，在电路设计方面有感性的认识。

3、另外还要掌握电路原理和分析电路设计流程，每个电路的设计都要有完整的设计流程。

这样才能在分析电路有良好的思路，便于找出错的原因。

二、设计要求设计一个4路智能抢答器，具体设计要求如下：1、抢答器同时供4名选手，分别用4个按钮S1～S4表示。

2、设置一个系统清除和抢答控制开关S，该开关由主持人控制。

3、抢答器具有锁存与显示功能。

即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时二极管发出红灯提示。

选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。

4、抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如25秒）。

当主持人启动“开始”键后，定时器进行减计时。

5、选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。

6、如果定时时间已到，无人抢答，本次抢答无效，系统报警灯并禁止抢答，定时显示器上显示00。

7、抢答器具有暂停功能，当暂停时选手禁止抢答。

三、方案论证与比较设计的方案有以下几种：1、电路选用优先编码器74LS148 、锁存器74LS373 和74LS48译码器来完成。

该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键，其按键操作无效。

再由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74ls47译码器和2个7段数码管即相关电路组成。

4人抢答器设计电路以及元器件介绍

４人抢答器电路元器件介绍一.7４ＬS2７9介绍７4LS279为四R-Ｓ锁存器,图3-1为7４LS279的引脚图。

管脚图真值表备注:H＝高电平，Ｌ=低电平,Q O=建立稳态输入条件之前的Ｑ电平。

*:对于锁存器１和3，有两个输入:H=两个输入均为高电平，L=其中一个或两个输入为低电平。

#：这种情况是不稳定的,即当和输入回到高电平时，状态将不能保持。

二.7４LS1４8介绍74LS14８是一个八线－三线优先级编码器。

图3-3为74LＳ14８引脚图。

管脚图真值表74LS１48优先编码器管脚功能介绍:74ＬS148为１6脚的集成芯片,电源是VCＣ(16)、ＧND(８)，Ｉ０—I7为输入信号,A2,A1，A0为三位二进制编码输出信号，IE是使能输入端,OE是使能输出端，ＧＳ为片优先编码输出端。

从功能表中可以得出，７４LS１48输入端优先级别的次序依次为I7，I6,…，I0 。

当某一输入端有低电平输入，且比它优先级别高的输入端没有低电平输入时,输出端才输出相应该输入端的代码。

例如:I5=0且I6=I7=1(I６、I7优先级别高于I5) 则此时输出代码０10 。

这就是优先编码器的工作原理。

三．74LS48介绍７４LＳ４8芯片是一种常用的七段数码管译码器驱动器,可以直接驱动共阴极的半导体数码管，ABCD分别接信号，abcdeｆg分别接七段数码显示管。

LI’为灯测输入(正常使用时接高电平），RBO’为灭零输入端（接低电平时灭零）;灭灯输入／灭零输出BI’／RBO’为一个双功能的输入/输出端。

BI’/RＢO’作为输入端使用时,成为灭灯输入控制端，只要加入灭灯控制信号ＢI’＝0，无论Ａ3A2A1A０的状态是什么，定可以将被驱动数码管的各段同时熄灭。

BI’／RBO’作为输出端使用时,成为灭零输出端,由表达式RBO’=(A3’·A2’·Ａ1’·A0’·LＴ’·RBＩ’)’知：只有当输入为A3A2A１A0都为0时,而且灭零输入信号(RBI’=0)时，ＲBO’才会是低电平。

4路抢答器的设计

4. 抢答器对参赛选手动作的先后要有很强的分辨能力，即使他们动作的先后只相差几毫秒，抢答器也要能分辨出来。系统不显示后动作选手的编号，只显示先动作选手的编号，并保持到主持人清零为止。
抢答器的组成框图
1.基本抢答器模块
抢答电路采用2个四D触发器74175，4个输入端由4位选手控制，平时处于低电平，抢答时输入一个高电平。
CD4060加32.768kHz晶振电路，结合分频电路获得。
输入：8hz（由实验板直接得到）输出：1hz
利用JK触发器或D触发器
2048Hz时钟脉冲可由实验板直接得到
开始开关由主持人控制（接抢答电路的清零端，它的非接犯规电路的清零端）。主持人控制键输入低电平时抢答模块不工作，犯规电路工作；输入高电平时抢答器才开始工作，犯规电路不工作，CP端输入接用门电路构成的电子开关，用来控制2048Hz时钟脉冲的输入，控制端通过外加与门电路反馈得到，平时反馈‘1’，有人抢答后立即反馈‘0’，截止时钟脉冲，从而锁定系统状态，直到主持人按控制键复位。
4路抢答器的设计
• 要求：
1. 可容纳4个选手同时参加比赛，编号分别为1，2，3，4，各有一个抢答按钮。主持人通过一个开关控制抢答系统。
2. 主持人预先设定抢答时间10秒，显示倒计时。如时间倒计为零时，仍没有选手抢答，锁定抢答主持人宣布抢答开始前，如果有选手已按下抢答按钮，系统红灯发出示警；当主持人宣布抢答开始时，倒记时开始，选手们可以抢答，系统会锁定并显示规定时间内最先抢答的选手的相应编号。
采用四D触发器74175
2. 倒计时模块
• 倒计时功能可以通过接有频率为1Hz的时钟脉冲的计数
器来实现。设定抢答时间10秒，并显示倒记时。
可采用74192 实现减法功能，在7SLEDF数码管上显示