基于555多谐振荡器数字时钟设计

目录

摘要 (1)

第一章电路设计 (1)

1.1电路设计方案 (1)

1.1.1 原理图 (1)

1.1.2 工作原理 (6)

第二章数字时钟功能要求及元器件介绍 (7)

2.1 基本功能 (7)

2.2 元器件介绍和清单 (9)

2.2.1 555多谐振荡器 (9)

2.2.2 74LS160芯片 (9)

2.2.3 74LS248芯片 (10)

2.2.4 数码管 (11)

2.2.5 74LS00芯片 (12)

2.2.6 CD4081芯片 (13)

第三章proteus仿真 (13)

3.1 proteus整体仿真 (13)

第四章PCB板的制作 (14)

4.1PCB板的制作 (14)

4.2电路板制作的基本步棸 (14)

4.2.1 protel软件来画好原理图 (14)

4.2.2 封装并画好PCB图，布好线 (14)

4.2.3 将PCB图打印出来，并压制好电路板 (15)

4.2.4 制作电路板，腐蚀好电路导航的铜，钻孔 (16)

4.2.5 安装元器件，焊接 (16)

4.2.6 手工焊接的步骤 (16)

4.3 注意事项 (18)

第五章电路板的调试 (18)

5.1 555多谐振荡器的调试 (18)

5.2 74LS160计数器的调试 (18)

5.3 数字时钟的整体调试 (19)

第六章总结 (19)

6.1 电路的特点及改进意见 (19)

6.2 心得体会 (19)

附录A 电路原理图 (20)

附录B 元件清单 (21)

附录C 装配图 (22)

任务书

设计题目：基于555多谐振荡器数字时钟设计

设计要求：

1. 设计内容：设计一个数字时钟，可以手动设定时间和清零。

2、性能要求：

1）通电后能自动从零开始计时。

2）时间可调。

3）24进制计时

3、每人撰写一份设计报告，根据个人分工情况有所侧重，页面数目不少于15页。

每位成员应参与设计与制作的每个过程，要了解整机设计的相关知识、掌握安装与调试等相关技能。在提交电路板和设计报告时，能够回答老师所提的问题。小组分工：

根据个人擅长及相关专业技能，我们三个分工如下：

方案设计：

绘图：

安装与调试：

摘要：

本系统是基于555多谐振荡器的数字时钟。通过555多谐振荡器产生1Hz的脉冲给74LS160计数器，使74LS160计数。再把通过74LS248数据锁存器锁存，再由译码器把数据显示出来。

关键字：555多谐振荡器、74LS160计数器、74LS248数据选择器、译码器

第一章电路设计

1.1电路设计方案

1.1.1单元电路设计方案

1.1.1.11Hz脉冲产生电路设计方案

方案一：为了保证基准时间的准确，采用了数字表中常用的32768晶体振荡产生电路发生器，该电路具有价格便宜，产生脉冲稳定性好的特点，这里选用R2为10M,R3为470k，R4为10K，C1为15pF，C2为也为15pF。产生32768HZ的脉冲，经过CD4060（2^15）和74ls390两个芯片进行分频，最后产生在74ls390,3号端口产生1HZ脉冲。

图1 秒脉冲产生电路

CD4060是一个具有2^15分频能力的的芯片，当晶振经过它就会产生2HZ的脉冲信号，于是再经过74ls390一次2分频，既可以获得1HZ脉冲。

方案二：由集成逻辑门与RC组成的时钟源振荡器。

图 2 门电路组成的多谐振荡器图

方案三：以555时钟振荡器为核心，构成多谐振荡器。利用电容的充电和放电，使555时钟振荡器产生1Hz的连续脉冲信号。

图3 555多谐振荡器

从经济考虑，本系统采用555多谐振荡器

1.1.1.2 时钟显示电路设计方案

方案一：

秒计数、译码及显示部分的设计

图 4 秒计数译码电路

秒计数器为M=60的计数器，即显示00～59，采用中规模集成电路双十进制计数器至少需要2片，因为10 < M < 100。它的个位为十进制，十位为六进制。本电路采用两片74LS90实现。当个位计数至1010时，R0(1)=1,R0(2)=1,清零端清零，当达到0000时，产生下降脉冲送给十位。十位计数至0110时清零。

分计数、译码及显示部分的设计

图5 分计数译码电路

分计数器同秒计数器一样为M=60的计数器，即显示00～59，采用中规模集成电路双十进制计数器至少需要2片，因为10 < M < 100。它的个位为十进制，十位为六进制。本电路采用两片74LS90实现。当秒计数器十位计数至0110时清零，达到0000时产生下降沿脉冲送入分计数器的个位开始计数。当个位计数至1010时清零产生下降脉冲送给十位。十位计数至0110时继续清零。

时计数、译码及显示部分的设计

图6 时计数译码电路

时为二十四进制计数器，显示为00～23，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。时计数进位类似于分和秒。译码器都使用CC4511。

方案二：

秒计数、译码及显示部分的设计

图7 秒计数译码电路

秒计数器为M=60的计数器，即显示00～59，采用中规模集成电路双十进制计数器至少需要2片，因为10 < M < 100。它的个位为十进制，十位为六进制。本电路采用两片74LS160实现。当秒计数器十位计数至0110时清零，达到0000时产生上升沿脉冲送入分计数器的个位开始计数。当个位计数至1010时清零产生下降脉冲送给十位。十位计数至0110时继续清零。

分计数、译码及显示部分的设计

图8 分计数译码电路

分计数器同秒计数器一样为M=60的计数器，即显示00～59，采用中规模集成电路双十进制计数器至少需要2片，因为10 < M < 100。它的个位为十进制，十位为六进制。本电路采用两片74LS160实现。当秒计数器十位计数至0110时清零，达到0110时分为个位使能端为高电平，分计数器的个位开始计数。当个位计数至1010时清零产生下降脉冲送给十位。十位计数至0110时继续清零。当分和秒同时到达0110时，时计数器的个位计数器使能端为高电平，脉冲来时开始计数。

时计数、译码及显示部分的设计