第三章课后习题答案

(1)若每个内存条为16M×64位，共需几个内存条？
内存条块数=主存容量÷每个内存条容量 =226 ÷ 224 =4块
(2)每个内存条内共有多少DRAM芯片？
需要做存储芯片的字位扩展；
➢ 位扩展：8片4M×8位芯片构成4M×64位的存储组； ➢ 字扩展：4组4M×64位存储组构成16M×64位的存储组；
Fra Baidu bibliotek
3、用16K×8位的DRAM芯片构成64K×32 位存储器，要求：
(1)画出该存储器的组成逻辑图。
由16K×8位的芯片字位扩展构成64K×32位的存储器； ➢ 该存储器的组成逻辑框图如下：
位扩展
字扩展
3、用16K×8位的DRAM芯片构成64K×32 位存储器，要求：
(2)设存储器读/写周期为0.5μs，CPU在1μs内至少要 访问一次。试问采用哪种刷新方式比较合理？两次 刷新的最大时间间隔是多少？对全部存储单元刷新 一遍所需的实际刷新时间是多少？
因此，共需要4×8=32片给定的DRAM芯片
224 222
64位 8位
48
2、已知某64位机主存采用半导体存储器， 其地址码为26位，若使用4M×8位的DRAM 芯片组成该机所允许的最大主存空间，并 选用内存条结构形式，问：
(3)主存共需多少DARM芯片？CPU如何选择各内存 条？
主存共需4×32=128片DRAM芯片 每个内存条有32片DRAM芯片，容量为16M×64位，
第三章 多层次的存储器
信息科学与技术 马歌
1、设有一个具有20位地址和32位字长的存 储器，问：
(1)该存储器能存储多少个字节的信息？
存储容量=存储单元个数×每单元字节数
=220 ×32bit
220 * 32 4M字节
8
(2)如果存储器由512K×8位SRAM芯片组成，需要
多少片？
需要做存储芯片的字位扩展；
需24根地址线（A23~A0）完成内存条内存储单元寻址。 一共有4块内存条，采用2根高位地址线（A25~A24）， 通过2:4译码器译码产生片选信号对各模块板进行选择。
3、用16K×8位的DRAM芯片构成64K×32 位存储器，要求：
(1)画出该存储器的组成逻辑图。
由16K×8位的芯片字位扩展构成64K×32位的存储器； ➢ 根据题意，存储器总容量为64K×32位，故地址线总 需16位； ➢ 位扩展：4片16K×8位芯片构成16K×32位的存储组； ➢ 字扩展：4组16K×32位存储组构成64K×32位的存储 组； ➢ 因此，共需4×4=16片DRAM芯片。 ➢ 芯片本身地址线占14位，所以采用位并联与地址串联 相结合的方法来组成整个存储器。 ➢ 4个存储组的片选信号应由最高两位地址A14和A15产生。
顺序存储器和交叉存储器连续读出m=8个字的信息 总量都是：
q=64位×8=512b
顺序存储器和交叉存储器连续读出8个字所需的时 间分别是：
t1=m × T=8 ×100ns=8 ×10-7s t2=T+(m-1) × τ=100ns+7 ×50ns=450ns=4.5 ×10-7ns
顺序存储器和交叉存储器的带宽分别是：
W1=q/t1=512b÷(8 ×10-7)s=64 ×107[b/s] W2=q/t2=512b÷(4.5 ×10-7)s=113.8 ×107[b/s]
11、某机器采用四体交叉存储器，今执行一段 小循环程序，此程序放在存储器的连续地址单 元中。假设每条指令的执行时间相等，而且不 需要到存储器存取数据，请问在下面两种情况 中（执行的指令相等），程序运行的时间是否 相等？
假定16K×8位的DRAM芯片的存储矩阵是128行 ×(128×8)列；
➢ 若集中刷新，则有128行× 0.5μs =64μs的死时间（读/写操 作停止，数据线输出被封锁），不合适；
➢ 若分散刷新，则每访存一次需要1μs，也不合适； ➢ 所以，应采用异步式刷新方式。
假定，DRAM芯片的刷新周期为2ms；
➢ 两行的刷新间隔为：2ms/128=0.015625ms=15.625μs；
若取15.5μs作为实际的刷新间隔；
➢ 刷新存储体一遍实际需要时间： 15.5μs×128=1984μs=1.984ms；
7、某机器中，已知配有一个地址空间为 0000H~3FFFH的ROM区域。现在再用一个RAM芯 片（8K×8）形成40K×16位的RAM区域，起始地 址为6000H。假设RAM芯片有CS和WE信号控制端。 CPU的地址总线为A15~A0，数据总线为D15~D0，控 制信号为R/W（读/写），MREQ（访存），要求：
(2)将ROM与RAM同CPU连接。
存储器组成方案如下：
➢ 组内地址A12~A0； ➢ 小组译码器使用3:8译码器；
➢ RAM1~RAM5各用两片8K*8的芯片位并联连接
8、设存储器容量为64M，字长为64位，模块数 m=8，分别用顺序和交叉方式进行组织。存储 周期T=100ns，数据总数宽度为64位，总线传送 周期τ=50ns。求：顺序存储器和交叉存储器的 带宽各是多少？
1024K 512K
*32 *8
2*
4
8片
➢ 位扩展：4片512K×8位芯片构成512K×32位的存储组；
➢ 字扩展：2组512K×32位存储组构成1M×32位的存储组；
因此，共需要2×4=8片给定的SRAM芯片
(3)需要多少位地址作芯片选择？
字扩展的是2个存储组，因此，需1位地址做片选
2、已知某64位机主存采用半导体存储器，其 地址码为26位，若使用4M×8位的DRAM芯片 组成该机所允许的最大主存空间，并选用内存 条结构形式，问：
(1)画出地址译码方案。
整个存储器的地址空间分布如图所示：
7、某机器中，已知配有一个地址空间为 0000H~3FFFH的ROM区域。现在再用一个RAM芯 片（8K×8）形成40K×16位的RAM区域，起始地 址为6000H。假设RAM芯片有CS和WE信号控制端。 CPU的地址总线为A15~A0，数据总线为D15~D0，控 制信号为R/W（读/写），MREQ（访存），要求：
设取指周期为T，总线传送周期为τ，指令执行时间 为t0
(1)循环程序由6条指令组成，重复执行80次。