第3章组合逻辑电路1
一组合逻辑电路的特点
A<B 级
74LS85 A=B
状态，而与原来的状态无关。
2. 电路结构特点
无记忆功能！
(1) 输出、输入之间没有反馈延迟电路
(2) 不包含记忆性元件(触发器)，仅由门电路构成
二、组合电路逻辑功能的表示方法 真值表，卡诺图，逻辑表达式，时间图(波形图)
三、组合电路分类
① 按逻辑功能不同：
加法器
比较器
数据选择器和分配器
编码器 译码器 只读存储器
(3) 列真值表
ABCD Y ABCD Y 0000 0 1000 1 0001 1 1001 0 0010 1 1010 0 0011 0 1011 1 0100 1 1100 0 0101 0 1101 1 0110 0 1110 1 0111 1 1111 0
(4) 功能说明：当输入四位代码中 1 的个数为奇数时输出 为 1，为偶数时输出为 0 — 检奇电路。
1、 集成数值比较器 74LS85 (TTL)
扩展：两片4 位→ 8 位
B7 A7 B6 A6 B5 A5 B4 A4
VCC A3 B2 A2 A1 B1 A0 B0
16 15 14 13 12 11 10 9
7485 74LS85
1 2 3 4 5 6 78 B3 A<B A=B A>B FA>B FA=B FA<B地
Li ( A > B ) 值 Gi ( A = B ) 表
Mi ( A < B )
Ai Bi
00 01 10 11
Li Gi Mi
010 001 100 010
函数式
Li Ai Bi
第三章 组合逻辑电路
特点
应用举例 8421 BCD 码 → 余 3 码
优点：速度快 缺点：电路比较复杂
集成芯片
CMOS：CC4008 TTL：74283 74LS283
C3 超前进位电路
A3 B3
A2 B2 A1 B1 A0 B0 C0-1 逻辑结构示意图
Σ CI
加法器 比较器 数据选择器和分配器 2. 按开关元件不同：
3. 按集成度不同：
编码器 译码器 只读存储器
CMOS SSI MSI TTL LSI VLSI
3. 1 组合电路的分析方法和设计方法
3. 1. 1 组合电路的基本分析方法
一、分析步骤
逻辑图
逻辑表达式
化简
真值表
说明功能
二、分析举例 [例] 分析图中所示电路的逻辑功能 A 0 0 0 0 1 1 1
4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。
5.画逻辑图
3.2 加法器和数值比较器
3.2.1 加法器 一、半加器和全加器
1. 半加器（Half Adder）
两个 1 位二进制数相加（不考虑低位进位）。 Ai+Bi = Si (和) Ci (进位)
真 值 表
Ai 0 0 1 1
比 较 输 入
B = B3B2B1B0
输
A0 B0
真值表
出
A3 B3 A2 B2 A1 B1 L G M
4位数值比较器
A3 B3 A2 B2 A1 B1 A0 B0
A> B A= B A< B
L=1 G=1 M=1
> = = = = < = = =
第三章组合逻辑电路
（一）二进制译码器
八个译码输出的逻辑表达式：
每一个输出都对应着一种输入状态的组合， 所以也叫做状态译码器。
第三章组合逻辑电路
2． 3线-8线译码器 74HC138
1
第三章组合逻辑电路
利用74HC138的使能端E 2
，可以扩展译码器输入
的变量数。74HC138构成的4线-16线译码器。
第三章组合逻辑电路
74HC138所构成的八路数据分配器的逻辑框图
第三章组合逻辑电路
五、数据比较器
在数字系统中，经常需要对两组二进制数或二—十进制数进行 比较，用来比较两组数字的电路称为数字比较器。只比较两组数 字是否相等的数字比较器称同比较器。不但比较两组数是否相等， 而且还比较两组数的大小的数字比较器称大小比较器或称数值比 较器。下面只介绍数值比较器。
第三章组合逻辑电路
共阴极半导体7段数码管BS201
第三章组合逻辑电路
a）管脚排列图 b）内部接线图
共阳极LED数码管
第三章组合逻辑电路
a）管脚排列图 b）内部接线图
各段笔划的组合能显示出十进制数0～9及某些英文字母。 半导体数码管的优点是工作电压低（1.7～1.9Ｖ），体积小， 可靠性高，寿命长（大于一万小时），响应速度快（优于10ηs）， 颜色丰富等，目前已有高亮度产品，缺点是耗电比液晶数码管大， 工作电流一般为几毫安至几十毫安。
三位二进制编码器 a) 示意图 b) 内部原理图
第三章组合逻辑电路
三位二进制编码器真值表
三位二进制编码器有八个输入端（可与八个开关或其它逻 辑电路相连）和三个输出端，因此，它也称为8线-3线编码器。 三个编码器输出的逻辑表达式为：
第三章组合逻辑电路
《数字电子技术基础》第3章.组合逻辑电路PPT课件
3.4 典型组合逻辑电路及其应用
3.4.3 数据选择器
示意图数据选择器 （multiplexer，MUX）又 称多路选择器或多路开关， 是应用比较广泛的中规模 组合逻辑电路，尤其是电 子设计自动化技术发展成 熟的今天。
图3.4.19 数据选择器
3.4 典型组合逻辑电路及其应用
1.典型数据选择器
1）双4选1数据选择器74153
3.2.2 冒险现象的判断
1.代数法
2.卡诺图法
3.2 组合逻辑电路中的竞争冒险与消除方法
3.2.3 冒险现象的消除方法
1.增加冗余项
2.输出接滤波电容
3.增加选通信号
3.3 VHDL的顺序行为
3.3.1 进程语句
进程本身是并行行为，且存在于结构体中。进程内 部的语句要进入进程之后才能顺序执行。进入进程是靠敏 感信号发生变化的时候，称此时为“激活”进程。若敏感 信号同时激活多个进程，进程是按并行行为执行的。进程 语句的一般形式如下：
（1）第2号不能与第7号同时配用。 （2）第3号和第6号必须同时配用。 （3）同时用第4、9号时，必须配用11号。
请设计一个逻辑电路，在违反上述任何一个规定时，发出 报警指示信号。
解：（1）设置11种化学试剂为输入信号，2对应A，7对应B， 3对应C，6对应D，4对应E，9对应F和11对应G。设置F1、F2和F3 分别为违反3种规定的输出。
<进程标号> ：PROCESS<敏感信号表> <进程说明区> BEGIN <语句部分> WAIT ON<敏感信号表> ； UNTIL<条件表达式> ； WAIT FOR<时间表达式> ； END PROCESS;
第三章组合逻辑电路ppt课件
3.3 若干常用中规模组合逻辑电路 表3-3-1 3位二进制普通编码器真值表
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
由于普通编码器在任何时刻 I0 ~ I7 当中仅有一个 取值为1，即只有真值表中所列的8种状态，而且它
的（ 28 8 ）种状态均为约束项。因此，由真值表
A
&
1
F2
C
B
&
C
图3.2.1 【例1】逻辑电路图
《数字电子技术》
3.2 组合逻辑电路的分析和设计方法
§3.2.2 组合逻辑电路的设计方法
所谓“设计”：即根据给出的实际逻辑问题，求出实 现这个逻辑功能的最简逻辑电路。
所谓“最简”：是指所用器件最少，器件种类最少， 而且器件之间的连线也最少。
一、设计步骤 （1）进行逻辑抽象
【例1】试用两片74LS148接成16线-4线优先编码器，
将－的优11先11权’最1低6个。146位个二低进A电0A制平1~5代输A码1入5 ，信其号中
编为‘0000
的A优0 先权最高，
接成的电路图如图3.3.4所示：
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
图3.3.4 用两片74LS148接成的16线－4线优先编码器逻辑图
I7
)
S
Y0 (I1I2 I4 I6 I3 I4 I6 I5 I6 I7 ) S
（由功能表第一行体现）。
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
（2）YS 为选通输出端，其表达式为：
YS I0 I1 I2 I3 I4 I5 I6 I7 S
此式表明：只有当所有的编码输入端均为高 电平（即没有编码输入），且S=1（ S 0 ）
数字电子技术基础第三版第三章答案
题3.10数据选择器和数据分配器各具有什么功能？若想将一组并行输入的数据转换成串行输出，应采用哪种电路？
答：数据选择器根据控制信号的不同，在多个输入信号中选择其中一个信号输出。数据分配器则通过控制信号将一个输入信号分配给多个输出信号中的一个。若要将并行信号变成串行信号应采用数据选择器。
试设计符合上述要求的逻辑电路（器件不限）。
解：题目中要求控制信号对不同功能进行选择，故选用数据选择器实现，分析设计要求，得到逻辑表达式：
。
4选1数据选择器的逻辑表达式：
。
对照上述两个表达式，得出数据选择器的连接方式为：
A0=C1，A1=C2， ， ， ， 。
根据数据选择器的连接方程，得到电路如习题3.3图所示。
1
0
0 0
1 0 0 0
1
0
1 0
1 0 0 1
1
1
1 1
1 0 1 0
1
1
0 1
1 0 1 1
1
0
0 0
1 1 0 0
0
0
1 1
1 1 0 1
0
1
1 0
1 1 1 0
0
1
1 0
1 1 1 1
0
0
0 1
（3）由真值表，作函数卡诺图如习题3.1图（b）所示。
卡诺图化简函数，得到最简与或式：
变换F2的表达式
（2）定义逻辑变量0、1信号的含义。无论输入变量、输出变量均有两个状态0、1，这两个状态代表的含义由设计者自己定义。
（3）再根据设计问题的因果关系以及变量定义，列出真值表。
数字逻辑与计算机组成 第3章 组合逻辑电路
硬件资源：7个4输入与门、1个7输入或门
10
1.4 组合逻辑电路设计
利用布尔代数化简, 以减少逻辑门数和输入端数 X·Y+X·Y’=X
F = SN3N2N1N0(1,2,3,5,7,11,13) =N3’N0+N3’ N2’ N1 N0’+N3 N2’ N1 N0+N3 N2 N1’ N0
非法值 • 信号值不能被有效识别为高电平或低电平，处于不确定状态。 例如：下图中的信号X
不管A是0还是1，F结点都会同时 被高电平和低电平驱动，可能导 致在F结点处之间有较大电流流动 ，使电路发热而被损坏
16
1.5 无关项、非法值和高阻态
例：设计一个检测电路，当NBCD（8421）码数值大于5时，输出为1
最简输出表达式
函数转换：独立逻辑门、中间组件、可编程器件
画出逻辑电路图 逻辑器件的标准符号，输入、输出信号、器件标识
评价电路
电路分析：功能、缺陷、电气特性等
9
1.4 组合逻辑电路设计
例1：素数检测器的设计
列出真值表
• 4-bit input, N3N2N1N0
写出最小项表达式 F = SN3N2N1N0(1,2,3,5,7,11,13)
输出变量：故障信号F 正常工作为0，发生故障为1
故障状态 真 值 表 RY G F
0 0 01 0 0 10 0 1 00 0 1 11 1 0 00 1 0 11 1 1 01 1 1 11
13
1.4 组合逻辑电路设计
逻辑抽象结果
真值表
RY G F
000 1 001 0 010 0 011 1 100 0 101 1 110 1 111 1
每个输入端和输出端只有高电平、
《组合逻辑电路一》PPT课件
A1 B1 X X X X
A1>B1 A1<B1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1
A0 B0 X X X X X X
A0>B0 A0<B0 A0=B0 A0=B0 A0=B0 A0=B0 A0=B0
1
1
01
精选ppt
5
加法器(Adder)
(2)全加器
两个1位二进制数A、B相加时，考虑到相邻 低位的进位Ci的加法器称为全加器（Full Adder, FA）。
S
Co
Ci
AB
精选ppt
6
加法器(Adder)
A B C0i 0 01 11 10
0
1
1
11
1
S
B Ci A 00 01 11 10
0
1
A=A7A6A5A4A3A2A1A0、B=B7B6B5B4B3B2B1B0
FA>B FA=B FA<B
F> F= F< I>
74LS85 I= I<
A3A2A1A0 B3B2B1B0
F> F= F< I> 0
74LS85 I= 1 I< 0
A3A2A1A0 B3B2B1B0
A7A6A5A4 B7B6B5B4
A3 A2 A1 A0 B3 B2 B1 B0
精选ppt
10
加法器74LS283
例1：用74LS283实现8421BCD码转换成E3码。
解：通过对8421BCD码和E3码的比较发现：
数字电子技术 第三章 组合逻辑电路.
输入变量：烟感A 、温感B，紫外线光感C； 输出变量：报警控制信号Y。 逻辑赋值：用1表示肯定，用0表示否定。
17
(2)列真值表； 把逻辑关系转换成数字表示形式；
真值表
Ａ ０ ０ ０ ０ １ １ １ １
Ｂ ０ ０ １ １ ０ ０ １ １
Ｃ ０ １ ０ １ ０ １ ０ １
Ｙ ０ ０ ０ １ ０ １ １ １
冒险：由于竞争的存在，使电路输出发生尖峰脉冲 的现象叫做冒险。
尖峰脉冲会使敏感的电路（如触发器）误动作， 因此，设计组合电路时要采取措施加以避免。
26
1. 竞争—冒险现象及其成因
静态时，Y 0
A
1 tpd A
& Y
Y=A A
动态，且tpd ≠0 时,Y=？
A A Y
tpd
tpd
结果，在t1—t2 时间内，电路 输出端产生了Y=1的尖峰脉冲，
Y
& & & &
A
B
C
D
10
[解] (1) 逐级写输出函数的逻辑表达式
W A AB AB B
Y X XD XD D
(2) 化简
X W WC WC C
W A AB AB B A B AB
X W C W C A B C AB C A BC ABC
Y X D X D ABC D ABC D ABC D ABC D ABCD ABCD ABCD ABCD
它不符合静态下Y= AA恒为 0 的逻辑关系。
t1t2
t3 t4
27
2、消除竞争冒险的方法
1) 修改逻辑设计
此方法是利用逻辑代数中的等式变换。在确保函 数值不变的条件下，对原逻辑函数式进行适当修改，以 消除竞争冒险。 如：
数字电子技术基础 第3章 组合逻辑电路1PPT课件
2. 列真值表
3. 写输出表达式并化简
ABCY
YA B C A B CAC B ABC0 0 0 0 001 0
BC AB CAC B
010 0
B C A C AB 最简与或式 最简与非-与非式
011 1 100 0 101 1
YBC AC AB
110 1 111 1
BC AC AB
4. 画逻辑图 — 用与门和或门实现 YB C A C AB — 用与非门实现 YBC AC AB
统分析。
二、分析举例 [例] 分析图中所示电路的逻辑功能
A B
&
C
[解] 表达式
真值表
& ≥1 Y A B C Y A B C Y
000 1 100 0 001 0 101 0 010 0 110 0
011 0 111 1
YAB A C AB B C AB C C AB A C BC
ABC ABC
3. 列真值表
ABCD Y 0000 0 0001 1 0010 1 0011 0 0100 1 0101 0 0110 0 0111 1
ABCD Y 1000 1 1001 0 1010 0 1011 1 1100 0 1101 1 1110 1 1111 0
4. 功能说明： 当输入四位代码中 1 的个数为奇数时输出
第三章 组合逻辑电路
电子技术 数字电路部分
第三章
组合逻辑电路
第三章 组合逻辑电路
整体概况
+ 概况1
您的内容打在这里，或者通过复制您的文本后。
概况2
+ 您的内容打在这里，或者通过复制您的文本后。
概况3
+ 您的内容打在这里，或者通过复制您的文本后。
《数字电子技术》第3章 组合逻辑电路
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
（1） 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
第3章 组合逻辑电路
F
&
&
&
&
A
B
C
本例采用的是“真值表法”，真值表法的优点是规整、清晰； 缺点是不方便，尤其当变量较多时十分麻烦。
例 设计一个组合逻辑电路，用于判别以余3码表示的1 位十进制数是否为合数（一个数，如果除了一和他本身还有 别的因数，这样的数叫做合数，与之相对的是质数）。 解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数 (4 、 6 、 8、 9) 时，输出 F 为 1，否则 F为 0。
毛刺
使用卡诺图判断一个组合逻辑电路是否存在着 竞争冒险的一般步骤是： • 先画出该电路逻辑函数的卡诺图； • 然后在函数卡诺图上画出与表达式中所有乘积项 相对应的卡诺圈； • 如果图中有相切的卡诺圈，则该逻辑电路存在着 竞争冒险。（“0”冒险是1构成的圈，“1”冒险是 0构成的圈。
所谓卡诺圈相切即两个卡诺圈之间存在不被同一卡 诺圈包含的相邻最小项。
产生冒险的原因
A
1
≥1
F=A+A=1 理想情况
以例说明
A A
F 实际情况
造成冒险的原因是由于A和 A到达或门的时间不同。
再举一例 A C B
1 & BC & AC ≥1
A B F=AC+BC C C AC BC F
(分析中略去与门和或门的延时）
产生冒险的原因 ： 电路存在由非门产生的互补信 号，且互补信号的状态发生变化 时有可能出现冒险现
有公用项
经变换后，组成电路时可令其共享同一个异或门，从而 使整体得到进一步简化，其逻辑电路图如下图所示。
多数出组合电路达到最简的关键是在函数化简时找出各输 出函数的公用项，使之在逻辑电路中实现对逻辑门的“共享”， 从而达到电路整体结构最简。
第3章组合逻辑电路
第3章组合逻辑电路3.1 组合逻辑电路的概述按照逻辑功能的不同特点，可以把数字电路分成两大类，一类叫做组合逻辑电路，另一类叫做时序逻辑电路。
什么叫组合逻辑电路呢？在t=a时刻有输入X1、X2、……Zn，那么在t=a时刻就有输出Z1、Z2、……Zm，每个输出都是输入X1、X2、……Zn的函数，Z1=f1（X1、X2、……Xn）Z1=f2（X1、X2、……Xn）Zm=fm（X1、X2、……Xn）从以上概念可以知道组合逻辑电路的特点就是即刻输入，即刻输出。
任何组合逻辑电路可由表达式、真值表、逻辑图和卡诺图等四种方法中的任一种来表示其逻辑功能。
3.2 组合逻辑电路的分析方法和设计方法3.2.1组合逻辑电路的分析方法分析组合逻辑电路的目的，就是要找出电路输入和输出之间的逻辑关系，分析步骤如下：（1）根据已知的逻辑电路，写出逻辑函数表达式（采用逐级写出逻辑函数表达式），最后写出该电路的输出与输入的逻辑表达式。
（2）首先对写出的逻辑函数表达式进行化简，一般系用公式法或卡诺图法。
（3）列出真值表进行逻辑功能的分析。
以上步骤可用框图表示，如图3-2所示。
图3-2 组合逻辑电路分析框图下面举例说明对组合逻辑电路的分析，掌握其基本思路及方法。
【例3-1】 分析图3-3所示电路的逻辑功能图3-3 [例3-1]逻辑电路解：（1）写出输出Z 的逻辑表达式： Z1=B A ， Z2=B AZ=21Z Z •=B A B A • （2）化简Z=B A B A •=A B +A B=A ⊕B （3）列出真值表进行逻辑功能说明 列出该函数真值表，如表3.1所示： 表3-1 [例3-1]真值表 A B Z 0 0 0 0 1 1 1 0 1 1 13.2.2组合逻辑电路的设计方法组合逻辑电路的设计步骤与分析步骤相反，设计任务就是根据逻辑功能的要求设计逻辑电路，其步骤如下：（1）首先对命题要求的逻辑功能进行分析，确定哪些是输入变量，哪些为输出函数，以及它们之间的相互逻辑关系，并对它们进行逻辑赋值。
数字电子技术基础简明教程课件第3章组合逻辑电路
逻辑门电路
01
02
03
简介
逻辑门电路是组合逻辑电 路的基本单元，用于实现 逻辑运算。
常用类型
包括与门、或门、非门、 与非门、或非门等。
工作原理
通过输入信号的组合，实 现特定的逻辑功能。
常用组合逻辑电路
01
02
03
04
编码器
将输入信号转换为二进制码的 电路。
译码器
将二进制码转换为输出信号的 电路。
易懂。
画逻辑图
根据化简后的逻辑表达 式，画出逻辑图，直观 地表示出电路的逻辑关
系。
组合逻辑电路的表示方法
逻辑函数表达式
用逻辑函数表达式表示电路的 逻辑关系，方便进行逻辑分析
和化简。
逻辑图
用逻辑图表示电路的逻辑关系 ，可以直观地看出电路的结构 和功能。
波形图
用波形图表示输入和输出信号 随时间变化的规律，有助于理 解电路的工作过程。
数据选择器
根据选择信号从多个输入信号 中选择一个输出信号的电路。
加法器
实现二进制加法的电路。
02
组合逻辑电路的分析
分析方法
列出真值表
根据输入变量的所有可 能取值组合，列出输出 函数的取值情况，形成
真值表。
写出逻辑表达式
根据真值表，利用逻辑 运算规则，写出输出函
数的逻辑表达式。
化简逻辑表达式
运用逻辑代数的基本定 律和运算规则，化简逻 辑表达式，使其更简洁
在通信系统中的应用
调制器
解调器
将低频信号调制到高频载波上，实现信号 的传输。
将调制后的高频信号解调为低频信号，实 现信号的还原。
编码器
译码器
将模拟信号转换为数字信号，便于传输和 处理。
第3章组合逻辑电路1
3.5 数据分配器与数据选择器
3.5.1 数据分配器
【例3-10】 试用74HC138实现反码输出的八路数据分 配器。
3.5.2 数据选择器
•数据选择器(multiplexer)是在地址选择信号的控制下， 从多路输入数据中选择一路作为输出的电路，又叫多 路开关，简称MUX。
3.5.2 数据选择器
3.4.3 半导体数码管和七段字形译码器
•输出低电平有效的译码器7447驱动共阳数码管的接线 图
3.5 数据分配器与数据选择器
3.5.1 数据分配器
数据分配器可以将一路数据分配到多路通道中去。
3.5 数据分配器与数据选择器
3.5.1 数据分配器
【例3-10】 试用74HC138实现反码输出的八路数据分 配器。 解：八路数据分配器的地址选择输入端需要3个，而 74HC138的代码输入端也为3个，且二者功能相同。 74HC138的代码输入端当作数据分配器的地址选择输 入端。这样，74HC138的输入端就仅剩下3个使能输入 端，八路数据分配器的数据输入端就必须从3个使能输 入端中选取。
3.2.2 设计方法
（6）将逻辑函数化简或变换。 （7）根据简化或变换了的逻辑函数表达式画出逻辑 【例3-2】 试用六个与非门设计一个水箱控制电路。A、B、
C为三个电极。当电极被水浸没时，会有信号输出。水面 在A、B间为正常状态，点亮绿灯G；水面在B、C间或在 A以上为警示状态，点亮黄灯Y；水面在C以下为危险状态， 点亮红灯R。
•
16线-4线优先编码器的16个编码输入端 I 0
~ 中 I 15
I 15
优先级最高，I 0 优先级最低。
3.3.2 二进制优先编码器
3.3.2 二进制优先编码器
第三章组合逻辑电路 (1)
第三章组合逻辑电路一、概述1、概念逻辑电路分为两大类：组合逻辑电路和时序逻辑电路数字逻辑电路中，当其任意时刻稳定输出仅取决于该时刻的输入变量的取值，而与过去的输出状态无关，则称该电路为组合逻辑电路，简称组合电路2、组合逻辑电路的方框图和特点（1）方框图和输出函数表达式P63输出变量只与当前输入变量有关，无输出端到输入端的信号反馈网络，即组合电路无记忆性，上一次输出不对下一次输出造成影响3、组合逻辑电路逻辑功能表示方法有输出函数表达式、逻辑电路图、真值表、卡诺图4、组合逻辑电路的分类（1）按功能分类常用的有加法器、比较器、编码器、译码器等（2）按门电路类型分类有TTL、CMOS（3）按集成度分类小、中、大、超大规模集成电路二、组合逻辑电路的分析方法 由电路图---电路功能 1、分析步骤（1）分析输入输出变量、写出逻辑表达式 （2）化简逻辑表达式 （3）列出真值表（4）根据真值表说明逻辑电路的功能 例：分析下图逻辑功能第一步：Y=A ⊕B ⊕C ⊕D 第二步： 第三步：A B C D Y 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 10 0 0 1=1=1=1CDY1 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 0第四步：即0和1出现的个数不为偶则输出1，奇偶个数的检验器三、组合逻辑电路的设计方法1、概念根据要求，最终画出组合逻辑电路图，称为设计2、步骤（1）确定输入输出变量个数（2）输入输出变量的状态与逻辑0或1对应（3）列真值表（4）根据真值表写出输出变量的逻辑表达式（5）对逻辑表达式化简，写出最简逻辑表达式（6）根据逻辑表达式，画出逻辑电路图例：三部雷达A、B、C, 雷达A、B的功率相等，雷达C是它们的两倍，发电机X最大输出功率等于A的功率，发电机Y输出功率等于A与C的功率之和，设计一个组合逻辑电路，根据雷达启停信号以最省电的方式开关发电机第一步：输入变量3个，输出变量2个第二步：雷达启动为1、发电机发电状态为1第三步：A B C X Y0 0 0 0 00 0 1 0 10 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1第四步：卡诺图化简第五步：写逻辑表达式第六步：画逻辑电路图四、常用中规模标准组合模块电路一些常用的组合逻辑电路，如编码器、译码器、加法器等制成中规模电路，称为中规模标准组合模块电路1、半加器进行两个1位二进制数相加的加法电路称为半加器，如图3-11所示真值表如下：A B S C0 0 0 00 1 1 01 0 1 01 1 0 1根据真值表，写出逻辑表达式如下：S=AB+AB=A⊕BC=AB2、全加器即带低位上产生的进位的加法器真值表如下：A iB iC i-1S i C i0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1根据真值表，卡诺图化简后写出逻辑表达式如下：S i=A i⊕B i⊕C i-1C i=A i B i+C i-1(A i⊕B i)（为便于实现）根据逻辑表达式，画出电路图如图3-13所示3、加法器可以实现多位二进制数加法的电路（1）串行进位加法器低位全加器的进位输出端连到高位全加器的进位输入端，如图3-3所示（2）超前进位加法器C i=A i B i+C i-1(A i⊕B i)= A i B i+C i-1(A i B i+ A i B i）= A i B i C i-1+A i B i C i-1 +A i B i C i-1+ A i B i C i-1=A i B i+ B i C i-1+ A i C i-1= A i B i+C i-1（A i+B i）令P i=A i+B i，称P i为第i位的进位传输项，令G i=A i B i,称G i 为第i位的进位产生项，则第0位的进位为C0=G0+P0C-1,第1位的进位为C1=G1+P1 C0, C0带入C1，消去C0，得C1=G1+P1（G0+P0 C-1），同理，得C2= G2+P2（G1+ P1（G0+P0 C-1）），，C3= G3+ P3（G2+ P2（G1+P1（G0+P0 C-1））），即知道相加的二进制数的各位和最低位进位就可以超前确定进位，提高了速度，如图3-4所示4、乘法器完成两个二进制乘法运算的电路（1）乘法器P85（2）并行乘法器P855、数值比较器比较二进制数大小，输入信号是要比较的数，输出为比较结果（1）1位数值比较器A B M G L0 0 0 1 00 1 1 0 01 0 0 0 11 1 0 1 0M=ABG=AB+AB= AB+AB（便于逻辑实现）L=AB逻辑电路图如图3-5所示（2）4位数值比较器多位二进制数比较大小，先看最高位情况，如相等再看次高位情况，以此类推4位比较器为例，8个输入端（A3A2A1A0，B3B2B1B0），三个输出端（L，G，M）A>B，则A3>B3，或A3=B3且A2>B2，或A3=B3，A2=B2，A1>B1，或A3=B3，A2=B2，A1=B1，A0>B0设定AB的第i位比较结果为L i=A i B i，G i=A i B i+A i B i，M i=A i B i，则L=L3+G3L2+G3G2L1+G3G2G1L0同理, A=B 时，G=G3G2G1G0，A<B时，M=M3+G3M2+G3G2M1+G3G2G1M0,因A不大于也不等于B时即小于B，故M=LG=L+G（便于逻辑实现）逻辑电路图如P87图3-18所示（3）集成数值比较器4位数值比较器封装在芯片中，构成4位集成数值比较器，74ls85真值表如图3-6所示考虑到级联，增加了级联输入端（更低位的比较结果），级联时，如构成8位数值比较器，低四位比较结果为高四位数值比较器的级联输入端，而低四位的级联输入端应结为相等的情况（010），74ls85级联如图3-7所示cc14585真值表如图3-8所示，cc14585级联如图3-9所示6、编码器将输入信号用二进制编码形式输出的器件，若有N个输入信号，假设最少输出编码位数为m位，则2m-1<N<2m（1）二进制编码器以2位输出编码为例输入输出I0I1I2I3Y1Y01 0 0 0 0 00 1 0 0 0 10 0 1 0 1 00 0 0 1 1 1故Y1=I2+I3，Y0=I1+I3逻辑电路图如P89图3-22所示但当不止一个输入端有编码要求时该电路不能解决问题（2）二进制优先编码器3位二进制优先编码器为例8个输入端为I0~I7，输出端为Y2~Y1,假设I7的编码优先级最高，则对应真值表为：输入输出I0I1I2I3I4I5I6I7Y2Y1Y0×××××××0 0 0 0 ××××××0 1 0 0 1 ×××××0 110 1 0 ××××0 1110 1 1 ×××0 1111 1 0 0 ××0 11111 1 0 1 ×0 111111 1 1 0 0 1111111 1 1 1 “×”为任意值根据真值表，列出逻辑表达式如P90所示，逻辑图过于麻烦，略以上为低电平有效的情况，高电平有效真值表如图3-10所示，得A2=I4+I5+I6+I7,A1=I2+I3+I6+I7，A0=I1+I3+I5+I7, 逻辑图便于实现（3）8线-3线编码器74ls148编码器图形符号如图3-11所示，真值表如图3-12所示74ls148编码器级联，注意控制信号线的连接，级联图如图3-13所示选通信号有效，当高位芯片输入不全为1时，选通输出端为1，低位芯片不工作且二进制反码输出端为1，与门受高位芯片二进制反码输出端影响，扩展输出端为0，作为A3，根据输入情况不同，得编码0000~0111；选通信号有效，当高位芯片输入全为1时，高位芯片不工作，选通输出信号为0，低位芯片工作，高位芯片扩展输出端为1，作为A3，高位芯片二进制反码输出端全1，与门受低位芯片二进制反码输出端影响，根据输入情况不同，得编码1000~1111，即实现16线-4线编码器功能（4）9线-4线编码器74ls147编码器图形符号、真值表如图3-14所示注意，其输出对应十进制数的8421BCD码的反码（5）码组变换器将输入的一种编码转换为另一种编码的电路参见P92例3-5原理：加0011和加1011的原因7、译码器译码是编码的逆过程，将二进制代码转换成相应十进制数输出的电路（1）3线-8线译码器真值表如图3-15所示逻辑表达式如下：Y0=CBA、Y1=CBA……Y6=CBA、Y7=CBA（2）集成3线-8线译码器74LS138译码器符号如图3-16所示，真值表如图3-17所示注意三个选通信号，在级联时的作用，级联如图3-18所示74LS138译码器典型应用如图3-19所示（3）集成4线-10线译码器74LS42符号如图3-20所示，真值表如图3-21所示逻辑表达式如图3-22所示（4）显示译码器是用来驱动显示器件的译码器（A）LED数码管电能---光能（发光二极管构成）具有共阴极和共阳极两种接法，如图3-23所示，注意非公共端连接高电平或低电平时要串接限流电阻（B）显示译码器74LS47（驱动LED为共阳极接法的电路，驱动共阴极要用74LS48）引脚图如图3-24所示，真值表如图3-25所示要具有一定的带灌电流负载能力才能驱动LED相应段发光，显示效果如P99图3-35所示附加控制端用于扩展电路功能：灯测试输入LT：全亮灭零输入RBI：将不需要的“0”不显示以使得要显示的数据更醒目灭灯输入\灭零输入BI\RBO:作为输入使用，一旦为0则灯灭。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第 3章 组合逻辑电路逻辑电路按照逻辑功能的不同可分为两大类：一类是组合逻辑电路（简称组合电路）, 另一类是时序逻辑电路（简称时序电路）。
所谓组合电路是指电路在任一时刻的输出状态只与同一时刻各输入状态的组合有关，而与前一时刻的输出状态无关。
组合电路的示意图如图所示。
组合逻辑电路的特点：（１） 输出、输入之间没有反馈延迟通路。
（２） 电路中不含记忆元件。
图 组合电路示意图组合逻辑电路的分析方法和设计方法 （1）3.1.1组合逻辑电路的分析方法分析组合逻辑电路的目的是为了确定已知电路的逻辑功能,或者检查电路设计是否合理。
组合逻辑电路的分析步骤如下：(1） 根据已知的逻辑图， 从输入到输出逐级写出逻辑函数表达式。
(2） 利用公式法或卡诺图法化简逻辑函数表达式。
(3) 列真值表, 确定其逻辑功能。
例 1 分析如图所示组合逻辑电路的功能。
解（1）（2）化简（3） 例真值表：如表3·1所示 图 例 1 的逻辑电路X 1X 2X n12m输入信号输出信号ACBC AB Y ⋅⋅=AC BC AB Y ++=A BB CA C Y表例1的真值表由表可知，若输入两个或者两个以上的1(或0), 输出Y为1(或0), 此电路在实际应用中可作为多数表决电路使用。
例 2分析如图所示组合逻辑电路的功能。
解(1) 写出如下逻辑表达式: (2) 化简ABY=1ABAYAY⋅=⋅=12BABBYY⋅=⋅=13BABABAYYY⋅⋅==32BABABAY⋅⋅=)()(BABABA+⋅+=ABBA+=BA⊕=图 例2 的逻辑电路（３） 确定逻辑功能: 从逻辑表达式可以看出， 电路具有“异或”功能A BY3.1.2 组合逻辑电路的设计方法（2）组合逻辑电路设计的目的是根据功能要求设计最佳电路。
组合逻辑电路的设计步骤分为四步:（1）根据设计要求, 确定输入、输出变量的个数, 并对它们进行逻辑赋值(即确定0和1代表的含义。
)（２）根据逻辑功能要求列出真值表、表达式。
（3）根据要求画出逻辑图。
例3有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生。
设计两个教室是否开灯的逻辑控制电路，要求如下：(1) 一个班学生上自习，开小教室的灯。
(2) 两个班上自习，开大教室的灯。
(3) 三个班上自习，两教室均开灯。
解（１）确定输入、输出变量的个数: 根据电路要求，设输入变量Ａ、Ｂ、Ｃ分别表示三个班学生是否上自习, 1表示上自习, ０表示不上自习；输出变量Ｙ、Ｇ分别表示大教室、小教室的灯是否亮, １表示亮, ０表示灭。
（２）列真值表：如表所示。
表例 3 的真值表（３）化简利用卡诺图化简, 如图所示可得:Y+=+BCABACABG++=C+BCAAABCCBA+B⊕C=(BA⊙C)()⊕=BCA⊕(４) 画逻辑图: 逻辑电路图如图(a)所示。
若要求用ＴTＬ与非门，实现该设计电路的设计步骤如下：首先, 将化简后的与或逻辑表达式转换为与非形式；然后再画出如图３６(b)所示的逻辑图；最后画出用与非门实现的组合逻辑电路。
图例 3 的卡诺图YGABBCACY++=ABBCAC⋅⋅=ABCCBACBACBAG+++=ABCCBACBACBA=图 例3 的逻辑图(a) 直接实现； (b) 用与非门实现ABYGC(a )(b )编码器3.2.1编码器所谓编码就是将特定含义的输入信号（文字、 数字、符号）转换成二进制代码的过程。
实现编码操作的数字电路称为编码器。
按照编码方式不同，编码器可分为普通编码器和优先编码器; 按照输出代码种类的不同，可分为二进制编码器和非二进制编码器。
1. 二进制编码器若输入信号的个数N 与输出变量的位数n 满足Ｎ＝２n , 此电路称为二进制编码器。
任何时刻只能对其中一个输入信息进行编码, 即输入的N 个信号是互相排斥的, 它属于普通编码器。
若编码器输入为四个信号，输出为两位代码，则称为4线 -2线编码器（或４/２线编码器）例 4设计一个4线 2线的编码器。
解：（１）确定输入、输出变量个数: 由题意知输入为I 0、I 1、I 2、I 3四个信息，输出为Y 0、Y 1，当对I i 编码时为1，不编码为0，并依此按I i 下角标的值与Y 0、Y 1二进制代码的值相对应进行编码。
（２）列编码表：如表所示。
（３） 化简（４） 画编码器电路如图３.6所示。
图 4线—2线编码器表 编码表310II Y +=321I I Y +=I 1I 3I 2012. 非二进制编码器(以二-十进制编码器为例)二——十进制编码器是指用四位二进制代码表示一位十进制数的编码电路， 也称１0线４线编码器。
最常见是8421 BCD 码编码器，如图所示。
其中, 输入信号I 0～I 9代表0～9共10个十进制信号，输出信号Y 0～Y 3为相应二进制代码。
由图可以写出各输出逻辑函数式为:根据逻辑函数式列出功能表如表所示。
表 8421 BCD 码编码器功能表893I I Y ⋅=45672I I I I Y ⋅⋅⋅=23671I I I I Y =135790I I I I I Y ⋅⋅⋅⋅=3. 优先编码器优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码。
例 5电话室有三种电话，按由高到低优先级排序依次是火警电话，急救电话，工作电话，要求电话编码依次为00、01、10。
试设计电话编码控制电路。
解：（１）根据题意知，同一时间电话室只能处理一部电话，假如用A 、B 、C 分别代表火警、 急救、工作三种电话，设电话铃响用1表示，铃没响用0表示。
当优先级别高的信号有效时，低级别的则不起作用，这时用×表示；用Y 1, Y 2表示输出编码。
（２）列真值表: 真值表如表３.5所示表 例5的真值表（３）写逻辑表达式（４） 画优先编码器逻辑图如图所示图 例5的优先编码逻辑图3.2.2 集成编码器10线 4线集成优先编码器常见型号为54/74147、54/74LS147，8线 3线常见型号为54/74148、54/74LS148。
1. 优先编码器 74LS14874LS148是8线 3线优先编码器, 如图所示。
图中,I 0～I 7为输入信号端, 是使能输入端, ～ 是三个输出端, 和 是用于扩展功能的输出端。
74LS148的功能如表所示。
CB A Y =1BA Y =2&&11A B1C 2图 74LS148优先编码器 （a ） 符号图； (b) 管脚图表 优先编码器74LS148的功能表在表中，输入I 0～I 7低电平有效，I 7为最高优先级，I 0为最低优先级。
即只要 =0，不管其他输入端是0还是1，输出只对I 7编码，且对应的输出为反码有效， =000。
为使能输入端,只有 =0时编码器工作, =1时编码器不工作。
为使能输出端。
当 =0允许工作时，如果 ～ 端有信号输入, =1;若 ～端无信号输入时， =0。
为扩展输出端，当 =0时，只要有编码信号， 就是低电平。
2. 优先编码器74LS148的扩展用74LS148优先编码器可以多级连接进行扩展功能, 如用两块74LS148可以扩展成为一个16线4线优先编码器, 如图所示。
I 0I 1I 2I 3I 4I 5I 6I 7SY 1Y 2Y EXY sY 9761234574LS14801234567874LS148161514131211109I 4I 5I 6I 7S (E )Y 2Y 1GNDV CC Y S Y EX I 3I 2I 1I 0Y 0(a )(b )Y Y Y Y图 16线4线优先编码器根据图进行分析可以看出, 高位片S1=0允许对输入I8～I15编码，Y S1=1，S2=1，则高位片编码，低位片禁止编码。
但若I8～I15都是高电平，即均无编码请求，则Y S1=0允许低位片对输入I0～I7编码。
显然，高位片的编码级别优先于低位片。
3.优先编码器74LS148的应用。
74LS148编码器的应用是非常广泛的。
例如，常用计算机键盘，其内部就是一个字符编码器。
它将键盘上的大、小写英文字母和数字及符号还包括一些功能键（回车、空格）等编成一系列的七位二进制数码，送到计算机的中央处理单元CPU，然后再进行处理、存储、输出到显示器或打印机上。
还可以用74LS148编码器监控炉罐的温度，若其中任何一个炉温超过标准温度或低于标准温度，则检测传感器输出一个0电平到74LS148编码器的输入端，编码器编码后输出三位二进制代码到微处理器进行控制。
译码器3.3.1概述译码是编码的逆过程，即将每一组输入二进制代码“翻译”成为一个特定的输出信号。
实现译码功能的数字电路称为译码器。
译码器分为变量译码器和显示译码器。
变量译码器有二进制译码器和非二进制译码器。
显示译码器按显示材料分为荧光、发光二极管译码器、液晶显示译码器;按显示内容分为文字、数字、符号译码器。
3.3.2集成译码器1.二进制译码器（变量译码器）图 74LS138符号图和管脚图(a) 符号图; (b) 管脚图表变量译码器种类很多。
常用的有：TTL 系列中的54/74HC138、 54/74LS138；CMOS 系列中的54/74HC138、54/74HCT138等。
图所示为74LS138的符号图、管脚图， 其逻辑功能表如表所示。
74LS138译码器功能表97123456A 0CC Y 0Y 1Y 2Y 3Y 4Y 5Y 6A 1A 2E 2A E 2B E 1Y 7(a )(b )由功能表可知，它能译出三个输入变量的全部状态。
该译码器设置了E 1，E 2A ，E 2B 三个使能输入端, 当E 1为1且E 2A 和E 2B 均为0时, 译码器处于工作状态，否则译码器不工作。
2. 非二进制译码器非二进制译码器种类很多, 其中二 -十进制译码器应用较广泛。
二 -十进制译码器常用型号有: TTL 系列的54/7442、54/74LS42和CMOS 系列中的54/74HC42、54/74HCT42等。
图所示为74LS42的符号图和管脚图。
该译码器有A 0～A 3四个输入端, Y 0～Y 9共10个输出端, 简称4线-10线译码器。
74LS42的逻辑功能表如表所示。
图 74LS42二 十进制译码器(a) 符号图; （b ） 管脚图表 74LS42二--十进制译码器功能表由表知，Y 0输出为Y 0= 当 A 3A 2A 1A0=0000时， 输出Y 0=0。
它对应的十进制数为0。
其余输出依次类推。
3. 显示译码器显示译码器常见的是数字显示电路, 它通常由译码器、驱动器和显示器等部分组成。
A 074LS42Y 0A 1A 2Y 1Y 2Y 3Y4Y 5Y 6Y 7123456781234567816151413121110974LS420GN D CC Y 0Y 1Y 2Y 3Y 4Y 5Y 612Y 7(a )(b )Y 8Y 99A 33Y 9Y 81) 显示器件数码显示器按显示方式有分段式、 字形重叠式、 点阵式。