可测性设计-1
合集下载
可测性设计
❖ 选择集成电路 ➢ 在设计数字电路板时，应尽可能选择支持IEEE1149.1标
准的集成电路。 ➢ 优先选用同时支持IEEE1149.1和IEEE1532标准的可编程
集成电路。IEEE1532标准能使来自不同厂家的可编程逻 辑集成电路使用相同软件进行编程。
可测性设计
边界扫描技术
❖ 设计边界扫描链
➢ 由于LATTICE、XILINX、ALTERA、TI和AD公司的编程 软件工具不兼容，因此，为了便于使用各自的编程软件 工具进行编程，不同公司的可编程集成电路应放置在不 同的扫描链上，每一个扫描链提供一个独立的用于编程 和测试的JTAG接口。根据IEEE1149.1标准，JTAG测试 接口包括TMS、TCK、TRST、TDI和TDO等5种信号。 为了适应多JTAG接口的要求，边界扫描测试系统应提供 多个JTAG接口，例如ScanWorks最多能提供16个JTAG 接口。
可测性设计
边界扫描技术
➢
可测性设计
边界扫描技术
❖ 特殊功能引脚的连接方法 ➢ 某些支持边界扫描测试的集成电路有一些特殊功能引脚，
这些引脚影响边界扫描测试功能。 ➢ 当进行边界扫描测试时，需要将这些引脚设置到特定的
状态。 ➢ 在使用集成电路之前，应仔细阅读该集成电路的BSDL文
件，然后按照特殊功能引脚的使用要求进行合理的连接。 ➢ BSDL文件是由集成电路制造商提供的描述该芯片边界扫
可测性设计
边界扫描技术
❖ 内部扫描设计技术有两种： ➢ 全扫描技术，将电路中所有的触发器用特殊设计的具有
扫描功能的触发器代替，使其在测试时链接成一个或几 个移位寄存器； ➢ 部分扫描技术，只选择一部分触发器构成移位寄存器， 降低了扫描设计的硬件消耗和测试响应时间。 ❖ 边界扫描测试方法于1990年成为IEEE的标准，即IEEE Std 1149.1-1990，目前最新的版本为IEEE1149.12001[2] 。该标准由JTAG（Joint Test Action Group） 组织制订。边界扫描测试技术的基本思想是从集成电路 本身的测试性设计入手，解决数字电路板的测试问题。
准的集成电路。 ➢ 优先选用同时支持IEEE1149.1和IEEE1532标准的可编程
集成电路。IEEE1532标准能使来自不同厂家的可编程逻 辑集成电路使用相同软件进行编程。
可测性设计
边界扫描技术
❖ 设计边界扫描链
➢ 由于LATTICE、XILINX、ALTERA、TI和AD公司的编程 软件工具不兼容，因此，为了便于使用各自的编程软件 工具进行编程，不同公司的可编程集成电路应放置在不 同的扫描链上，每一个扫描链提供一个独立的用于编程 和测试的JTAG接口。根据IEEE1149.1标准，JTAG测试 接口包括TMS、TCK、TRST、TDI和TDO等5种信号。 为了适应多JTAG接口的要求，边界扫描测试系统应提供 多个JTAG接口，例如ScanWorks最多能提供16个JTAG 接口。
可测性设计
边界扫描技术
➢
可测性设计
边界扫描技术
❖ 特殊功能引脚的连接方法 ➢ 某些支持边界扫描测试的集成电路有一些特殊功能引脚，
这些引脚影响边界扫描测试功能。 ➢ 当进行边界扫描测试时，需要将这些引脚设置到特定的
状态。 ➢ 在使用集成电路之前，应仔细阅读该集成电路的BSDL文
件，然后按照特殊功能引脚的使用要求进行合理的连接。 ➢ BSDL文件是由集成电路制造商提供的描述该芯片边界扫
可测性设计
边界扫描技术
❖ 内部扫描设计技术有两种： ➢ 全扫描技术，将电路中所有的触发器用特殊设计的具有
扫描功能的触发器代替，使其在测试时链接成一个或几 个移位寄存器； ➢ 部分扫描技术，只选择一部分触发器构成移位寄存器， 降低了扫描设计的硬件消耗和测试响应时间。 ❖ 边界扫描测试方法于1990年成为IEEE的标准，即IEEE Std 1149.1-1990，目前最新的版本为IEEE1149.12001[2] 。该标准由JTAG（Joint Test Action Group） 组织制订。边界扫描测试技术的基本思想是从集成电路 本身的测试性设计入手，解决数字电路板的测试问题。
第七章：可测试性设计(上课)
第七章 可测试性设计
随着计算机技术的飞速发展和大规模集成电路的广泛应 用，智能仪器在改善和提高自身性能的同时，也大大增加了 系统的复杂性。这给智能仪器的测试带来诸多问题，如测试 时间长、故障诊断困难、使用维护费用高等，从而引起了人 们的高度重视。
自20世纪80年代以来，测试性和诊断技术在国外得到了 迅速发展，研究人员开展了大量的系统测试和诊断问题的研 究，测试性逐步形成了一门与可靠性、维修性并行发展的学 科分支。
（2）可测试性的标准
可测试性的概念最早产生于航空电子领域，1975年由Liour等 人在《设备自动测试性设计》中最先提出 1985年美国颁布的MIL-STD 2165----《电子系统和设备测试 性大纲规定了可测试性管理、分析、设计与验证的要求和实施 方法，是可测试性从维修性分离出来，作为一门独立的新学科 确立的标志。 我国现在执行的两部相关的测试性大纲，分别是1995年颁布 的GJB 2547《装备测试性大纲》以及1997年颁布的HB 7503
13
7.3 机内测试技术--BIT(Built IN Test)
BIT简介 常规BIT技术 智能BIT技术
14
一、BIT简介
◆ BIT的由来： 传统的测试主要是利用外部的测试仪器对被测设 备进行测试； 所需测试设备费用高、种类多、操作复杂、人员 培训困难，而且只能离线检测； 随着复杂系统维修性要求的提高，迫切需要复杂 系统本身具备检测、隔离故障的能力以缩短维修 时间； BIT在测试研究当中占据了越来越重要的地位， 成为维护性、测试性领域的重要研究内容； 在测试性研究中，BIT技术应用范围越来越广， 正发挥着越来越重要的作用。
《测试性预计程序》。
(3)产品的测试性组成
• 1.产品的固有测试； • 2.产品外部测试。
随着计算机技术的飞速发展和大规模集成电路的广泛应 用，智能仪器在改善和提高自身性能的同时，也大大增加了 系统的复杂性。这给智能仪器的测试带来诸多问题，如测试 时间长、故障诊断困难、使用维护费用高等，从而引起了人 们的高度重视。
自20世纪80年代以来，测试性和诊断技术在国外得到了 迅速发展，研究人员开展了大量的系统测试和诊断问题的研 究，测试性逐步形成了一门与可靠性、维修性并行发展的学 科分支。
（2）可测试性的标准
可测试性的概念最早产生于航空电子领域，1975年由Liour等 人在《设备自动测试性设计》中最先提出 1985年美国颁布的MIL-STD 2165----《电子系统和设备测试 性大纲规定了可测试性管理、分析、设计与验证的要求和实施 方法，是可测试性从维修性分离出来，作为一门独立的新学科 确立的标志。 我国现在执行的两部相关的测试性大纲，分别是1995年颁布 的GJB 2547《装备测试性大纲》以及1997年颁布的HB 7503
13
7.3 机内测试技术--BIT(Built IN Test)
BIT简介 常规BIT技术 智能BIT技术
14
一、BIT简介
◆ BIT的由来： 传统的测试主要是利用外部的测试仪器对被测设 备进行测试； 所需测试设备费用高、种类多、操作复杂、人员 培训困难，而且只能离线检测； 随着复杂系统维修性要求的提高，迫切需要复杂 系统本身具备检测、隔离故障的能力以缩短维修 时间； BIT在测试研究当中占据了越来越重要的地位， 成为维护性、测试性领域的重要研究内容； 在测试性研究中，BIT技术应用范围越来越广， 正发挥着越来越重要的作用。
《测试性预计程序》。
(3)产品的测试性组成
• 1.产品的固有测试； • 2.产品外部测试。
第七章：可测试性设计(上课)
第七章 可测试性设计
随着计算机技术的飞速发展和大规模集成电路的广泛应 用，智能仪器在改善和提高自身性能的同时，也大大增加了 系统的复杂性。这给智能仪器的测试带来诸多问题，如测试 时间长、故障诊断困难、使用维护费用高等，从而引起了人 们的高度重视。
自20世纪80年代以来，测试性和诊断技术在国外得到了 迅速发展，研究人员开展了大量的系统测试和诊断问题的研 究，测试性逐步形成了一门与可靠性、维修性并行发展的学 科分支。
我国现在执行的两部相关的测试性大纲，分别是1995年颁布 的GJB 2547《装备测试性大纲》以及1997年颁布的HB 7503 《测试性预计程序》。
(3)产品的测试性组成
• 1.产品的固有测试； • 2.产品外部测试。
二、可测试性设计要求
在尽可能少地增加硬件和软件的基础上， 以最少的费用使产品获得所需的测试能力， 简便、迅速、准确地实现检测和诊断。
电子信息与自动化学院《智能仪器》
2019年8月6日
27
三 智能BIT技术
常规BIT技术有以下两个方面问题：
功能相对简单，诊断技术单一， 诊断能力差；
虚警率高； 智能BIT主要研究内容 BIT智能设计 BIT智能检测 BIT智能诊断 BIT智能决策
电子信息与自动化学院《智能仪器》
◆ BIT的定义
BIT是指系统、设备内部提供的检测、隔 离故障的自动测试能力。
系统主装备不用外部测试设备就能完成对 系统、分系统或设备的功能检查、故障诊 断与隔离以及性能测试，它是联机检测技 术的新发展。
16
2.BIT技术的作用
（1）提高系统的诊断能力 （2）简化设备维护 （3）降低总体费用
培训困难，而且只能离线检测； 随着复杂系统维修性要求的提高，迫切需要复杂
随着计算机技术的飞速发展和大规模集成电路的广泛应 用，智能仪器在改善和提高自身性能的同时，也大大增加了 系统的复杂性。这给智能仪器的测试带来诸多问题，如测试 时间长、故障诊断困难、使用维护费用高等，从而引起了人 们的高度重视。
自20世纪80年代以来，测试性和诊断技术在国外得到了 迅速发展，研究人员开展了大量的系统测试和诊断问题的研 究，测试性逐步形成了一门与可靠性、维修性并行发展的学 科分支。
我国现在执行的两部相关的测试性大纲，分别是1995年颁布 的GJB 2547《装备测试性大纲》以及1997年颁布的HB 7503 《测试性预计程序》。
(3)产品的测试性组成
• 1.产品的固有测试； • 2.产品外部测试。
二、可测试性设计要求
在尽可能少地增加硬件和软件的基础上， 以最少的费用使产品获得所需的测试能力， 简便、迅速、准确地实现检测和诊断。
电子信息与自动化学院《智能仪器》
2019年8月6日
27
三 智能BIT技术
常规BIT技术有以下两个方面问题：
功能相对简单，诊断技术单一， 诊断能力差；
虚警率高； 智能BIT主要研究内容 BIT智能设计 BIT智能检测 BIT智能诊断 BIT智能决策
电子信息与自动化学院《智能仪器》
◆ BIT的定义
BIT是指系统、设备内部提供的检测、隔 离故障的自动测试能力。
系统主装备不用外部测试设备就能完成对 系统、分系统或设备的功能检查、故障诊 断与隔离以及性能测试，它是联机检测技 术的新发展。
16
2.BIT技术的作用
（1）提高系统的诊断能力 （2）简化设备维护 （3）降低总体费用
培训困难，而且只能离线检测； 随着复杂系统维修性要求的提高，迫切需要复杂
可测试性设计PPT课件
50 mil & 75 mil ----- more expensive, less accuracy
➢ 测试点密度应 ≤ 12 points per square inch。 ➢ 对(8于oz高prPobCeBs)器件（＞0.2〃），应给予额外的空间
器件周围0.20〃范围内不能设置测试焊盘
第31页/共49页
产业化办公室
第26页/共49页
主要内容：
1. 如何更快速地生成测试程序？ 2.测试点的可测试性如何？ 3.故障覆盖的全面性如何？
在产品生命周期内（包括构思、设计、生产，售后 服务）如何满足产品性能指标所规定的测试要求？
产业化办公室
第27页/共49页
六.可测试性设计
• 在产品设计前建立测试方案 • 在产品设计过程中完善测试方案
第29页/共49页
定位孔：
Tooling Holes
➢ 对角线相对 ➢ 公差 +/- 2 mils ➢ 直径 +3/-0 mils ➢ 孔上不应有金属镀层 ➢ 离边界距离≥0.125〃
一块电路板应有2或3个定位孔
➢ 定位孔周围需空余的尺寸 a. 采用密封技术ICT的测试夹具： 0.125〃 b.采用针床技术ICT的测试夹具： 0.375〃
测试点
➢ 测试点公差 +/- 2 mils ➢ 测试点应均匀分布，以平衡来自测试针的机械力。
➢ 测试点应尽量靠近信号发生源，以避免来自其它器件的电 子干扰。
➢ 在Vcc和Ground处放置一些测试点，以确认电力是否均匀分
布。
➢ 测试点应有焊锡覆盖或采用抗氧化材料(如金等)。焊锡虽然 会氧化，但可被尖锐的测试针轻易穿透。从而达到良好的电 性接触。
缺点：诊断故障的能力有限，通常只能 追踪到电路特定区域的故障，
➢ 测试点密度应 ≤ 12 points per square inch。 ➢ 对(8于oz高prPobCeBs)器件（＞0.2〃），应给予额外的空间
器件周围0.20〃范围内不能设置测试焊盘
第31页/共49页
产业化办公室
第26页/共49页
主要内容：
1. 如何更快速地生成测试程序？ 2.测试点的可测试性如何？ 3.故障覆盖的全面性如何？
在产品生命周期内（包括构思、设计、生产，售后 服务）如何满足产品性能指标所规定的测试要求？
产业化办公室
第27页/共49页
六.可测试性设计
• 在产品设计前建立测试方案 • 在产品设计过程中完善测试方案
第29页/共49页
定位孔：
Tooling Holes
➢ 对角线相对 ➢ 公差 +/- 2 mils ➢ 直径 +3/-0 mils ➢ 孔上不应有金属镀层 ➢ 离边界距离≥0.125〃
一块电路板应有2或3个定位孔
➢ 定位孔周围需空余的尺寸 a. 采用密封技术ICT的测试夹具： 0.125〃 b.采用针床技术ICT的测试夹具： 0.375〃
测试点
➢ 测试点公差 +/- 2 mils ➢ 测试点应均匀分布，以平衡来自测试针的机械力。
➢ 测试点应尽量靠近信号发生源，以避免来自其它器件的电 子干扰。
➢ 在Vcc和Ground处放置一些测试点，以确认电力是否均匀分
布。
➢ 测试点应有焊锡覆盖或采用抗氧化材料(如金等)。焊锡虽然 会氧化，但可被尖锐的测试针轻易穿透。从而达到良好的电 性接触。
缺点：诊断故障的能力有限，通常只能 追踪到电路特定区域的故障，
软件测试中的可测试性设计与实践
软件测试中的可测试性设计与实践在当今数字化的时代，软件产品的质量和可靠性至关重要。
为了确保软件能够满足用户的需求并且在各种场景下稳定运行，软件测试成为了软件开发过程中不可或缺的环节。
而可测试性设计则是提高软件测试效率和质量的关键因素之一。
可测试性设计是指在软件设计阶段就考虑如何使软件更容易被测试，以便在测试过程中能够更快速、更准确地发现问题。
它不仅仅是测试人员的关注点，更是开发人员在设计和编码时需要充分考虑的因素。
那么，为什么可测试性设计如此重要呢？首先，它可以显著提高测试效率。
当软件具有良好的可测试性时，测试用例的编写和执行会更加顺畅，减少了不必要的测试准备工作和重复劳动。
这意味着能够在更短的时间内完成更全面的测试，从而缩短软件的开发周期。
其次，有助于提高测试的覆盖度。
可测试性设计能够让测试人员更容易触及软件的内部逻辑和关键部分，从而更有效地发现潜在的缺陷和问题，提高软件的质量。
再者，可测试性好的软件能够降低测试成本。
无论是人力、时间还是资源方面的投入，都能够得到有效的控制。
在实际的软件开发过程中，可测试性设计主要体现在以下几个方面：一是清晰的架构和模块划分。
软件的架构应该简洁明了，各个模块之间的职责清晰，接口定义明确。
这样，测试人员可以针对不同的模块进行独立测试，提高测试的针对性和效率。
二是适当的日志和监控机制。
在软件运行过程中，记录关键的操作和状态信息，以便在测试过程中能够快速定位问题。
同时，监控机制可以实时反馈软件的性能和运行状况，为测试提供更多的参考依据。
三是合理的错误处理机制。
当软件遇到错误时，能够给出清晰、准确的错误提示信息，帮助测试人员快速判断问题的类型和所在位置。
四是易于配置和参数化。
通过配置文件或参数设置，可以方便地调整软件的运行环境和行为，从而更全面地测试软件在不同条件下的表现。
接下来，让我们看看一些可测试性设计的实践方法。
对于开发人员来说，在编码时应遵循一些良好的编程规范和原则。
可测试性设计技术
成、接口以及系统功能。
系统测试的目的是验证软件系 统是否符合需求规格，以及是
否能够正常地运行。
系统测试通常在集成测试之后 进行，以确保整个软件系统的
稳定性和可靠性。
系统测试可以发现软件系统中 的缺陷、漏洞和性能问题。
验收测试
01
验收测试是对软件系统的一种评估，以确定它是否满足用户需求和预 期结果。
详细描述
在测试过程中，测试数据的质量直接影响到测试结果的可信度。因此，需要管理好测试数据，确保其质量和一致 性。这包括数据的生成、存储、保护和使用等方面。有效的测试数据管理可以提高测试的效率和可靠性，降低测 试成本和风险。
自动化测试工具
总结词
自动化测试工具是用于执行自动化测试的软件工具，它能够提高测试效率和准确性，减 少人为错误和重复工作。
详细描述
TDD的基本原则是在编写任何功能代码之前，先编写测试代码。这些测试代码描述了预期的功能行为 ，然后通过实现功能代码来满足这些测试。这种方法有助于提高代码质量和可维护性，降低软件缺陷 的风险。
行为驱动开发（BDD）
总结词
行为驱动开发是一种软件开发方法论，它强调从行为角度描述软件系统，并通过 明确的行为规格来驱动设计和开发。
详细描述
BDD关注的是系统的行为和功能，而不是具体的实现细节。它使用简洁明了的自 然语言来描述系统行为，以便各方利益相关者能够理解并达成共识。BDD通过明 确的行为规格来驱动设计和开发，确保最终的软件系统符合预期的行为。
测试数据管理
总结词
测试数据管理是确保测试数据的质量、一致性和可靠性的过程，它对于测试的有效性和可靠性至关重要。
02
验收测试通常由用户或客户进行，以确保软件系统能够满足实际应用 场景的需求。
系统测试的目的是验证软件系 统是否符合需求规格，以及是
否能够正常地运行。
系统测试通常在集成测试之后 进行，以确保整个软件系统的
稳定性和可靠性。
系统测试可以发现软件系统中 的缺陷、漏洞和性能问题。
验收测试
01
验收测试是对软件系统的一种评估，以确定它是否满足用户需求和预 期结果。
详细描述
在测试过程中，测试数据的质量直接影响到测试结果的可信度。因此，需要管理好测试数据，确保其质量和一致 性。这包括数据的生成、存储、保护和使用等方面。有效的测试数据管理可以提高测试的效率和可靠性，降低测 试成本和风险。
自动化测试工具
总结词
自动化测试工具是用于执行自动化测试的软件工具，它能够提高测试效率和准确性，减 少人为错误和重复工作。
详细描述
TDD的基本原则是在编写任何功能代码之前，先编写测试代码。这些测试代码描述了预期的功能行为 ，然后通过实现功能代码来满足这些测试。这种方法有助于提高代码质量和可维护性，降低软件缺陷 的风险。
行为驱动开发（BDD）
总结词
行为驱动开发是一种软件开发方法论，它强调从行为角度描述软件系统，并通过 明确的行为规格来驱动设计和开发。
详细描述
BDD关注的是系统的行为和功能，而不是具体的实现细节。它使用简洁明了的自 然语言来描述系统行为，以便各方利益相关者能够理解并达成共识。BDD通过明 确的行为规格来驱动设计和开发，确保最终的软件系统符合预期的行为。
测试数据管理
总结词
测试数据管理是确保测试数据的质量、一致性和可靠性的过程，它对于测试的有效性和可靠性至关重要。
02
验收测试通常由用户或客户进行，以确保软件系统能够满足实际应用 场景的需求。
可测性设计技术
可测性设计技术摘要本文从可测性设计与VLSI测试，VLSI设计之间的关系出发，将与可测性设计相关的VLSI 测试方法学、设计方法学的内容有机地融合在一起，文中简要介绍了VLSI可测性设计的理论基础和技术种类，可测性设计的现状，发展趋势，可测试性设计的内涵、意义和分类，并且探讨了可测性设计的实现方法。
关键词：可测性设计，自动测试生产，扫描技术，边界扫描技术，嵌入式自测试。
1可测性设计技术概述可测性的起源于发展过程20世纪70年代，美军在装备维护过程中发现，随着系统的复杂度不断提高，经典的测试方法已不能适应要求，甚至出现测试成本与研制成本倒挂的局面。
20世纪80年代中，美国军方相继实施了综合诊断研究计划。
并颁布《系统和装备的可测性大纲》，大纲将可测性作为与可靠性及维修等同的设计要求，并规定了可测性分析，设计及验证的要求及实施方法。
该标准的颁布标志这可测性作为一门独立学科的确立。
尽管可测性问题最早是从装备维护的角度提出，但随着集成电路（IC）技术的发展，满足IC测试的需求成为推动可测性技术发展的主要动力。
从发展的趋势上看，半导体芯片技术发展所带来的芯片复杂性的增长远远超过了相应测试技术的进步。
随着数字电路集成度不断提高，系统日趋复杂，对其测试也变得越来越困难。
当大规模集成电路LSI和超大规模集成电路VLSI问世之后，甚至出现研制与测试费用倒挂的局面。
这就迫使人们想到能否在电路的设计阶段就考虑测试问题，使设计出来的电路既能完成规定的功能，又能容易的被测试，这就是所谓的可测性设计技术。
因此也就出现了可测性的概念。
可测性的基本原理可测试性大纲将可测试性(testability)定义为：产品能及时准确地确定其状态（可工作、不可工作、性能下降），隔离其内部故障的设计特性。
以提高可测试性为目的进行的设计被称为可测试性设计(DFT: design for testability)。
可测试性是测试信息获取难易程度的表征。
可测性设计_经典讲解
9. 可测性设计随着片上系统（SoC：System on Chip）的集成度越来越高，其测试可行性、测试时间和测试功耗越来越受到人们的关注。
本章介绍有关测试和可测性设计的一些基本概念。
其中，可测性设计包括存储器的内建自测，扫描测试，处理器核的测试和边界扫描测试等，并且通过具体的应用让读者加深对可测性设计的理解。
9.1. 集成电路（IC：Integrated Circuit）测试概述9.1.1. 测试的概念和原理集成电路测试是IC产业链中的重要一环，而且是不可或缺的一环，它贯穿于从产品设计开始到完成加工的全过程。
目前所指的测试通常是指芯片流片后的测试。
其定义为对被测电路施加已知的测试矢量，观察其输出结果，并于已知正确输出结果进行比较而判断芯片功能、性能、结构好坏的过程。
下图说明了测试原理，就其概念而言，测试包含了三方面内容：已知的测试矢量、确定的电路结构和已知正确的输出结果。
图9-1 测试原理随着芯片集成度的越来越高，如今的IC测试面临着前所未有的挑战：●测试时间越来越长，百万门级的SoC测试可能需要几个月的时间甚至更长。
●测试矢量的数目越来越多，覆盖率却难以提高，人们不知道究竟要用多少测试矢量才能覆盖到所有的器件。
●测试设备的使用成本越来越高，直接影响的芯片的成本。
9.1.2. 测试以及测试矢量的分类根据测试的目的不同，可以把集成电路测试分为四种类型：（1）验证测试（Verification Testing，也称作Design Validation）当一款新的芯片第一次被设计并生产出来，首先接受验证测试。
在这一阶段，将会进行功能测试，以及全面的AC、DC参数的测试。
通过验证测试，我们可以诊断和修改设计错误，为最终规范（产品手册）测量出芯片的各种电气参数，并开发出测试流程。
（2）生产测试（Manufacturing Testing）当芯片的设计方案通过了验证测试，进入量产阶段之后，将利用前一阶段调试好的流程进行生产测试。
数字集成电路可测性设计(DFT)讲义第1讲
Good chip appears to be faulty (fails test)
EE141 VLSI Test Principles and Architectures
11
Introduction
Electronic System Manufacturing
A
system consists of
Moore’s Law: scale of ICs doubles every 18 months
Growing size and complexity poses many and new testing challenges
VLSI M LSI
1960s 1970s 1980s 1990s 2000s
EE141 VLSI Test Principles and Architectures
5
Introduction
Importance of Testing
Moore’s Law results from decreasing feature size (dimensions)
from 10s of µm to 10s of nm for transistors and interconnecting wires
8
Introduction
Testing During VLSI Development
Design verification targets design errors
Corrections made prior to fabrication
Design Specification Design Fabrication Packaging Quality Assurance Design Verification Wafer Test Package Test Final Testing
可测性设计
七、边界扫描技术
七、边界扫描技术
边界扫描的整体结构如下图所示：
1.具有4或5个引 脚的测试存取通 道TAP;
2.一组边界扫描 寄存器,指令寄存 器IR，数据寄存 器DR；
3.一个TAP控制 器。
八、随机逻辑的内建自测试设计
随机逻辑内建自测试是将测试作为电路自 身的一部分，将测试矢量生成电路及测试响应 分析逻辑置入电路的内部，使具有BIST（内建 自测试）功能的电路无须外部支持即可以产生 测试激励、分析测试响应。内建自测试一般包 括测试矢量生成电路（激励）、特征分析电路、 比较分析电路，存储特征符号的ROM（ReadOnly Memory）和测试控制电路，一般结构如 下图所示。
五、可测性设计的分类
专项设计：即按功能基本要求，采取一些比较 简单易行的措施，使所设计电路的可靠性得到 提高。它是针对一个已成型的电路设计中的测 试问题而提出来的。它采用传统的方法对电路 某些部分进行迭代设计，以提高可测试性。
结构设计：是从设计一开始就建立测试结构， 每个子电路都具有嵌入式测试的特征。它是根 据可测性设计的一般规则和基本模式来进行电 路的功能设计，主要包括扫描技术和内建自测 试两种测试技术。
九、嵌入式存储器的内建自测试设计
十、结束语
目前装备系统和芯片的复杂化有加快增长 的趋势，而当今能掌握的测试诊断方法面对复 杂性增长如此迅速系统的测试验证几乎处于 “无解”的状态，因此采用可测性设计技术简 化复杂测试问题成为一种必然的选择，为可测 性设计技术提供了良好的发展前景，然而，目 前可测性设计技术在理论和应用环节上仍存在 很多制约其发展的难点和技术问题，尚远不能 满足复杂性增长对测试验证的需求。在未来的 工作中，还应不断的进行完善。
六、专项可测性设计
中科院研究生院课程：VLSI测试与可测试性设计
EE141 VLSI Test Principles and Architectures
7
Design For Testability
Testability Analysis – SCOAP
calculates
six numerical values for each signal s in a logic circuit
Branch
Stem 0-controllability
Stem 1-controllability
EE141 VLSI Test Principles and Architectures
10
Design For Testability
Testability Analysis - SCOAP
Combinational Controllability Observability Rules
Testability Analysis Techniques:
Topology-based Testability Analysis
– SCOAP - Sandia Controllability/Observability Analysis Program – Probability-based testability analysis
The CC0 and CC1 values of a primary input are set to 1
The SC0 and SC1 values of a primary input are set to 0
The CO and SO values of a primary output are set to 0
CC0(s): combinational 0-controllability of s CC1(s): combinational 1-controllability of s CO(s): combinational observability of s SC0(s): sequential 0-controllability of s SC1(s): sequential 1-controllability of s SO(s): sequential observability of s
可测试性设计
边界扫描电路也可用于对板上芯片进行故障检测，但由于这 种测试方法要将所有的并行输入/输出数据串行化，测试向量 将十分长，故此方法一般只用于在板级系统调试时对怀疑失 效的集成电路的测试。 14
Boundary Scan Cells attached to every pin
Test Access Port (TAP) coCore logic
TAP
TDO
Four pin interface drives all tests
TCK TMS
图1 具有边界扫描结构的IC
15
PCB
Sh or t t o Vc c
Core logic T AP
So ld er Br id ge
Core logic T AP
TDI
JTAG TAP
7.2.2.1.1 全扫描技术（Full Scan） 全扫描设计就是将电路中的所有触发器用特殊设计的具有扫 描功能的触发器代替，使其在测试时链接成一个或几个移位 寄存器，这样，电路分成了可以分别进行测试的纯组合电路 和移位寄存器，电路中的所有状态可以直接从原始输入和输 出端得到控制和观察。 这样的设计将时序电路的测试生成简化成组合电路的测试生 成，由于组合电路的测试生成算法目前已经比较完善，并且 在测试自动生成方面比时序电路的测试生成容易得多，因此 大大降低了测试生成的难度。 已有的全扫描测试设计技术包括： 1、1975年由日本NEC公司开发的采用多路数据触发器结构的扫描 通路法（Scan Path），其中的时序元件为可扫描的无竞争D 型触发器。采用扫描通路法测试的芯片，必须采用同步时序。
总线结构类似于分块法，在专用IC 可测性设计中十 分有用，它将电路分成若干个功能块，并且与总线相 连。可以通过总线测试各个功能块，改进各功能块的 可测性。但这种方法不能检测总线自身的故障。 特定技术的一个主要困难在于它需要在电路中每个测 试点附加可控的输入端和可观察的输出端，因此增加 了附加的连线。 而后期的DFT 技术——结构化设计方法——则不同， 它对电路结构作总体上的考虑，可以访问电路内部节 点；按照一定的设计规则进行电路设计，只增加了用 于测试的内部逻辑电路，因而具有通用性。
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
7 可测性设计-1
国内研究现状（续1）
在重要系统和设备研制中明确提出了测试性要求，使其 故障率降低、检测率提高，并延长全寿命周期、降低全 寿命周期费用 80 年代中期，对新研武器装备提出测试性设计要求； 90 年代后期，对所有武器装备提出测试性要求，特 别是军用飞机上电子设备 国军标：《装备测试性大纲》（ GJB-2547-95 ）、 《测试与诊断术语》（GJB-3385-98）等 行业标准：QJ-3050《航天产品故障模式、影响及危 害性分析指南》、QJ-3051《航天产品测试性设计准 则》等
重要性
可测性与维修性、可靠性密切相关。具有良好的测试性将减少故障检测 及隔离时间，进而减少维修时间，改善维修性。系统可测性与系统可靠 性共同决定了系统的可信性
应用
测试性设计（ DFT ）是实现电子系统、电子设备故障检测和故障隔离的 重要手段，在复杂系统中的应用可极大地提高系统的可靠性、可维修性。 如要求系统具有高可靠性，测试性设计是系统开发的关键
不同的故障类型需要不同的检测与诊断方法。一般而言，永久故障、 硬件故障、定值故障及单故障的检测和诊断相对较易（讨论对象）， 而对应的间歇故障、软件故障、非定值故障及多故障检查与诊断较 难
18 可测性设计-1
故障影响的后果
安全性后果 —— 发生故障会对 设备使用安全性有直接不利的影响， 后果可能会引起人身伤害，甚至机 毁人亡。这种后果除来源于对使用 安全有直接影响的功能丧失外，还 可能来自因某种功能丧失所造成的 继发性二次损伤。 非使用性后果 —— 故障对设备 的使用能力没有直接的不利影响， 仅影响直接的修理费用（经济性后 果）。如，多余度领航系统的飞机 中的1个领航装臵出故障，其余领航 装臵仍可完成领航任务。 使用性后果——故障对设备使 用能力具有直接不利影响，包括间 接经济损失（如工作进度拖延、停 工等造成的损失）、直接修理费用。 故，每当因排除故障而打断计划好 的正常运行时，该故障就具有使用 性后果。 隐患性后果 —— 没有直接不利 影响，但增加了发生多故障的可能， 隐含产生直接的不利影响，属于隐 蔽功能项目的故障后果。如灭火系 统在无需灭火时，表现不出功能是 否丧失。
评审测试性大纲
评审测试性工作
12
可测性设计-1
功能、性能设计与测试性设计并行
功能与性能设计过程
确定指标和方案 技术指标 测试性指标
测试性设计过程
测试性要求
设计过程
功能、结构、工作模式 初步设计 测试参数与方法 原理图、器件资料、FMEA 详细设计 测试性设计建议 测试性分析 建立模型
不满足设计要求
3 可测性设计-1
Why & How DFT ?
Why 测试和评价复杂系统是困难的事。仅由输入/输出特性检测来评估 系统整体性能的方法不适于复杂系统 没有可测试性设计的后果：使用前难以发现产品的设计缺陷；工 作时难以检测和诊断故障 采用可测试性设计可增加系统的可靠性，提高产品质量，并减少 产品投放市场的时间及测试费用 How 从规范开始：必须在规范中增加系统级测试要求，以增加可控性 和可观性。而后，将独立的测试要求转变为实际的软、硬件要求 系统划分：明确分离系统的功间交互测试→系统测试
综合评估 满足要求 软硬件开发试制
13 可测性设计-1
3. 本部分课程的主要内容
1. 概述（故障、诊断及测试性等常用术语基本概念） 2. 系统测试性设计及其通则（指南性质） 3. BIT设计技术
系统BIT技术 常用BIT设计技术
——具体技术
测试点的选择与设臵
4. 系统级BIT
系统级测试性设计技术综述 故障模式、影响及危害性分析（FMECA）
8 可测性设计-1
国内研究现状（续2）
目前国内测试性/BIT技术知识尚不够普及，软件工具开发和实用经 验方面与先进国家还有差距 大部分针对数字电路领域，对于军用装备以及航空航天等复杂 系统的系统级可测性设计的研究仍然嫌少 尤应在人工智能应用、计算机辅助工具开发和自动化测试性验 证技术方面开展研究 以航天产品为例，系统测试性设计存在的问题： 在顶层设计中对系统测试性有总体考虑，但缺乏明确的技术途 径，少有具体的设计要求和指标 部分分系统或单机的设计人员自发进行测试性设计，而非有系 统、有组织，未发挥系统测试性设计的优势 未形成系统的测试性工作流程，测试性设计研制程序与产品设 计不同步 未形成有效的测试性设计集成环境，设计中更多依赖于设计师 的重视程度、设计水平和经验
故障诊断 = 检测 + 隔离
20 可测性设计-1
故障诊断的研究内容
故障分析
一般包括诊断对象的故障机理、故障模式及影响、故障发生概率和故障发 展变化规律等。
检测技术
将代表系统、设备或器件特性和功能的各种参量（物理、化学）通过各种 手段转变为能够说明其性能质量指标。
故障诊断理论与方法
矩阵理论、模糊数学、信息论、信号处理、状态识别、控制论及人工智能 等都已应用到故障诊断中。在诊断理论的指导下，形成了各种诊断方法，涉及 诊断对象描述与建模方法、故障特征的建立、诊断策略的设计、故障模式的识 别等。
1.3 常用测试性与诊断术语
17 可测性设计-1
1.1 故障、诊断及测试性的基本概念
故障（Fault）：产品不能执行规定功能的状态。即，故障是产品已 处于一种不合格的状况，是对产品正确状态的任何一种可识别的偏 离，这种偏离对特定使用者要求来说是不合格的，已经不能完成规 定功能。 故障的分类
功能故障、潜在故障 系统故障、局部故障 永久故障、间歇故障 硬件故障、软件故障 定值故障、非定值故障 单故障、多故障
系统可测性设计技术
第二部分
计划学时：总20
航空航天学院
何羚 heling@
前言
1 可测性是什么？
2
相关技术发展历程
3
授课内容
4
要求和期望
2 可测性设计-1
1. 什么是可测性（测试性）
定义
可测性（Testability，亦称测试性）：“系统及设备能及时、准确地确定 其工作状态(可工作、不可工作或工作性能下降)并隔离其内部故障的一种 设计特性”。通常用故障检测率(FDR)、故障隔离率(FIR)、虚警率(FAR) 度量。广义角度上，可测性的内涵主要包括：自动测试设备（Automatic Test Equipment，ATE）、机内测试（Built-In Test，BIT）
Design For Testability
设计规范与实际执行相分离是现代设计方法的基本原则
4 可测性设计-1
2. 相关技术的发展历程
20世纪 70年代
提出 “测试性 ” 概念
F.Liour等. 设备自动测试性设计.1975年
20世纪 80年代
测试性成为与可 靠性、维修性并 列的独立学科
在复杂系统、大型装备的研 制、生产和使用中，运用测试性 设计技术对系统进行总体测试性 分析、设计与验证，已经成为通 信、导航、航空航天等技术领域 的必然。
11
可测性设计-1
When & How should we fulfill DFT ?
测试性设计工作流程：
论证阶段
规定测试性要求
方案阶段
分配测试性指标 制定测试性工作计划
初样研制阶段
确定故障诊断方案 制定测试性设计准则 固有测试性设计
正样研制阶段
确定故障检测与隔离方法 设计BIT软/硬件 测试性分析 测试性验证 设计改进和优化
9 可测性设计-1
在系统设计过程中，应采用 怎样的设计思路和方法，才能最大 限度地为故障检测和诊断提供方便 ，以提高系统的测试性水平？
本课程“可测性设计部分”所讨论的中心问题
10
可测性设计-1
Stories about surviving from accidents...
前苏联：上升 2号 ——人类首个太空英雄的戏剧经 历 美：阿波罗12号——雷神之吻 美：阿波罗13号——失败的成功 中：神舟七号——虚惊一场的假火灾 …………
认 真 、主 动 耕耘必有收获！
16 可测性设计-1
1. 概述（计划学时：2）
1.1 故障、诊断及测试性的基本概念
1.1.1 故障及其后果 1.1.2 故障诊断 1.1.3 测试性和机内测试 1.1.4 测试性验证
1.2 测试性及诊断技术的发展
1.2.1 由外部测试到机内测试 1.2.2 综合诊断、人工智能及CAD的应用
…………
15 可测性设计-1
4. 要求和希望
作为系统工程相关专业的硕士研究生，在学习电路与系统的仿真 及设计的同时，理应了解测试性概念、并掌握系统级测试性设计 的基本方法 理论与工程实际相结合，通过对如机载电子系统、通信系统等复 杂电子系统的FMECA应用实例，给出完整的系统可测性设计的基 本方法和实现过程 启发培养分析解决工程问题的能力；为今后复杂电子系统研究和 设计打下良好的基础
一种适用的系统级BIT架构方案
测试性分配
——设计思路
5. 测试性验证技术 测试性验证概述
故障样本优化选取方法
故障注入方法与注入策略优化 测试性综合评估方法
14
——方法及其优化
可测性设计-1
主要参考书籍及论文资料
田仲, 石君友. 系统测试性设计分析与验证[M]. 北京航空航天大学出版 社, 2009年10月. 张威, 王仲. 电子系统测试原理[M]. 机械工业出版社, 2007年1月. 曾天翔. 电子设备测试性及诊断技术[M]. 航空工业出版社, 1996年. GJB-1391-2006. 故障模式、影响及危害性分析指南[S]. 中华人民共和国 国家军用标准. GJB-2547-95．装备测试性大纲[S]. 中华人民共和国国家军用标准. 朱敏. 电子系统内建自测试技术研究[D]. 哈尔滨工业大学, 2010年. 罗志勇. 雷达系统智能故障诊断技术研究[D]. 西北工业大学, 2006年. 李天梅. 装备测试性验证试验优化设计与综合评估方法研究[D]. 国防科 技大学, 2010年.
国内研究现状（续1）
在重要系统和设备研制中明确提出了测试性要求，使其 故障率降低、检测率提高，并延长全寿命周期、降低全 寿命周期费用 80 年代中期，对新研武器装备提出测试性设计要求； 90 年代后期，对所有武器装备提出测试性要求，特 别是军用飞机上电子设备 国军标：《装备测试性大纲》（ GJB-2547-95 ）、 《测试与诊断术语》（GJB-3385-98）等 行业标准：QJ-3050《航天产品故障模式、影响及危 害性分析指南》、QJ-3051《航天产品测试性设计准 则》等
重要性
可测性与维修性、可靠性密切相关。具有良好的测试性将减少故障检测 及隔离时间，进而减少维修时间，改善维修性。系统可测性与系统可靠 性共同决定了系统的可信性
应用
测试性设计（ DFT ）是实现电子系统、电子设备故障检测和故障隔离的 重要手段，在复杂系统中的应用可极大地提高系统的可靠性、可维修性。 如要求系统具有高可靠性，测试性设计是系统开发的关键
不同的故障类型需要不同的检测与诊断方法。一般而言，永久故障、 硬件故障、定值故障及单故障的检测和诊断相对较易（讨论对象）， 而对应的间歇故障、软件故障、非定值故障及多故障检查与诊断较 难
18 可测性设计-1
故障影响的后果
安全性后果 —— 发生故障会对 设备使用安全性有直接不利的影响， 后果可能会引起人身伤害，甚至机 毁人亡。这种后果除来源于对使用 安全有直接影响的功能丧失外，还 可能来自因某种功能丧失所造成的 继发性二次损伤。 非使用性后果 —— 故障对设备 的使用能力没有直接的不利影响， 仅影响直接的修理费用（经济性后 果）。如，多余度领航系统的飞机 中的1个领航装臵出故障，其余领航 装臵仍可完成领航任务。 使用性后果——故障对设备使 用能力具有直接不利影响，包括间 接经济损失（如工作进度拖延、停 工等造成的损失）、直接修理费用。 故，每当因排除故障而打断计划好 的正常运行时，该故障就具有使用 性后果。 隐患性后果 —— 没有直接不利 影响，但增加了发生多故障的可能， 隐含产生直接的不利影响，属于隐 蔽功能项目的故障后果。如灭火系 统在无需灭火时，表现不出功能是 否丧失。
评审测试性大纲
评审测试性工作
12
可测性设计-1
功能、性能设计与测试性设计并行
功能与性能设计过程
确定指标和方案 技术指标 测试性指标
测试性设计过程
测试性要求
设计过程
功能、结构、工作模式 初步设计 测试参数与方法 原理图、器件资料、FMEA 详细设计 测试性设计建议 测试性分析 建立模型
不满足设计要求
3 可测性设计-1
Why & How DFT ?
Why 测试和评价复杂系统是困难的事。仅由输入/输出特性检测来评估 系统整体性能的方法不适于复杂系统 没有可测试性设计的后果：使用前难以发现产品的设计缺陷；工 作时难以检测和诊断故障 采用可测试性设计可增加系统的可靠性，提高产品质量，并减少 产品投放市场的时间及测试费用 How 从规范开始：必须在规范中增加系统级测试要求，以增加可控性 和可观性。而后，将独立的测试要求转变为实际的软、硬件要求 系统划分：明确分离系统的功间交互测试→系统测试
综合评估 满足要求 软硬件开发试制
13 可测性设计-1
3. 本部分课程的主要内容
1. 概述（故障、诊断及测试性等常用术语基本概念） 2. 系统测试性设计及其通则（指南性质） 3. BIT设计技术
系统BIT技术 常用BIT设计技术
——具体技术
测试点的选择与设臵
4. 系统级BIT
系统级测试性设计技术综述 故障模式、影响及危害性分析（FMECA）
8 可测性设计-1
国内研究现状（续2）
目前国内测试性/BIT技术知识尚不够普及，软件工具开发和实用经 验方面与先进国家还有差距 大部分针对数字电路领域，对于军用装备以及航空航天等复杂 系统的系统级可测性设计的研究仍然嫌少 尤应在人工智能应用、计算机辅助工具开发和自动化测试性验 证技术方面开展研究 以航天产品为例，系统测试性设计存在的问题： 在顶层设计中对系统测试性有总体考虑，但缺乏明确的技术途 径，少有具体的设计要求和指标 部分分系统或单机的设计人员自发进行测试性设计，而非有系 统、有组织，未发挥系统测试性设计的优势 未形成系统的测试性工作流程，测试性设计研制程序与产品设 计不同步 未形成有效的测试性设计集成环境，设计中更多依赖于设计师 的重视程度、设计水平和经验
故障诊断 = 检测 + 隔离
20 可测性设计-1
故障诊断的研究内容
故障分析
一般包括诊断对象的故障机理、故障模式及影响、故障发生概率和故障发 展变化规律等。
检测技术
将代表系统、设备或器件特性和功能的各种参量（物理、化学）通过各种 手段转变为能够说明其性能质量指标。
故障诊断理论与方法
矩阵理论、模糊数学、信息论、信号处理、状态识别、控制论及人工智能 等都已应用到故障诊断中。在诊断理论的指导下，形成了各种诊断方法，涉及 诊断对象描述与建模方法、故障特征的建立、诊断策略的设计、故障模式的识 别等。
1.3 常用测试性与诊断术语
17 可测性设计-1
1.1 故障、诊断及测试性的基本概念
故障（Fault）：产品不能执行规定功能的状态。即，故障是产品已 处于一种不合格的状况，是对产品正确状态的任何一种可识别的偏 离，这种偏离对特定使用者要求来说是不合格的，已经不能完成规 定功能。 故障的分类
功能故障、潜在故障 系统故障、局部故障 永久故障、间歇故障 硬件故障、软件故障 定值故障、非定值故障 单故障、多故障
系统可测性设计技术
第二部分
计划学时：总20
航空航天学院
何羚 heling@
前言
1 可测性是什么？
2
相关技术发展历程
3
授课内容
4
要求和期望
2 可测性设计-1
1. 什么是可测性（测试性）
定义
可测性（Testability，亦称测试性）：“系统及设备能及时、准确地确定 其工作状态(可工作、不可工作或工作性能下降)并隔离其内部故障的一种 设计特性”。通常用故障检测率(FDR)、故障隔离率(FIR)、虚警率(FAR) 度量。广义角度上，可测性的内涵主要包括：自动测试设备（Automatic Test Equipment，ATE）、机内测试（Built-In Test，BIT）
Design For Testability
设计规范与实际执行相分离是现代设计方法的基本原则
4 可测性设计-1
2. 相关技术的发展历程
20世纪 70年代
提出 “测试性 ” 概念
F.Liour等. 设备自动测试性设计.1975年
20世纪 80年代
测试性成为与可 靠性、维修性并 列的独立学科
在复杂系统、大型装备的研 制、生产和使用中，运用测试性 设计技术对系统进行总体测试性 分析、设计与验证，已经成为通 信、导航、航空航天等技术领域 的必然。
11
可测性设计-1
When & How should we fulfill DFT ?
测试性设计工作流程：
论证阶段
规定测试性要求
方案阶段
分配测试性指标 制定测试性工作计划
初样研制阶段
确定故障诊断方案 制定测试性设计准则 固有测试性设计
正样研制阶段
确定故障检测与隔离方法 设计BIT软/硬件 测试性分析 测试性验证 设计改进和优化
9 可测性设计-1
在系统设计过程中，应采用 怎样的设计思路和方法，才能最大 限度地为故障检测和诊断提供方便 ，以提高系统的测试性水平？
本课程“可测性设计部分”所讨论的中心问题
10
可测性设计-1
Stories about surviving from accidents...
前苏联：上升 2号 ——人类首个太空英雄的戏剧经 历 美：阿波罗12号——雷神之吻 美：阿波罗13号——失败的成功 中：神舟七号——虚惊一场的假火灾 …………
认 真 、主 动 耕耘必有收获！
16 可测性设计-1
1. 概述（计划学时：2）
1.1 故障、诊断及测试性的基本概念
1.1.1 故障及其后果 1.1.2 故障诊断 1.1.3 测试性和机内测试 1.1.4 测试性验证
1.2 测试性及诊断技术的发展
1.2.1 由外部测试到机内测试 1.2.2 综合诊断、人工智能及CAD的应用
…………
15 可测性设计-1
4. 要求和希望
作为系统工程相关专业的硕士研究生，在学习电路与系统的仿真 及设计的同时，理应了解测试性概念、并掌握系统级测试性设计 的基本方法 理论与工程实际相结合，通过对如机载电子系统、通信系统等复 杂电子系统的FMECA应用实例，给出完整的系统可测性设计的基 本方法和实现过程 启发培养分析解决工程问题的能力；为今后复杂电子系统研究和 设计打下良好的基础
一种适用的系统级BIT架构方案
测试性分配
——设计思路
5. 测试性验证技术 测试性验证概述
故障样本优化选取方法
故障注入方法与注入策略优化 测试性综合评估方法
14
——方法及其优化
可测性设计-1
主要参考书籍及论文资料
田仲, 石君友. 系统测试性设计分析与验证[M]. 北京航空航天大学出版 社, 2009年10月. 张威, 王仲. 电子系统测试原理[M]. 机械工业出版社, 2007年1月. 曾天翔. 电子设备测试性及诊断技术[M]. 航空工业出版社, 1996年. GJB-1391-2006. 故障模式、影响及危害性分析指南[S]. 中华人民共和国 国家军用标准. GJB-2547-95．装备测试性大纲[S]. 中华人民共和国国家军用标准. 朱敏. 电子系统内建自测试技术研究[D]. 哈尔滨工业大学, 2010年. 罗志勇. 雷达系统智能故障诊断技术研究[D]. 西北工业大学, 2006年. 李天梅. 装备测试性验证试验优化设计与综合评估方法研究[D]. 国防科 技大学, 2010年.