集成电路设计基础 课后答案
3篇3章习题解答浙大版集成电路课后答案说课材料
3篇3章习题解答浙大版集成电路课后答案第三章 反馈放大电路及应用题3.3.1 怎样分析电路中是否存在反馈?如何判断正、负反馈；动态、 静态反馈(交、直流反馈)；电压、电流反馈；串、并联反馈?解：根据电路中输出回路和输入回路之间是否存在信号通路，可判断是否存在反馈。
利用瞬时极性法，可以判断正、负反馈：若反馈信号的引入使放大器的净输入量增大， 则为正反馈；反之为负反馈。
在静态条件下(v i =0)将电路画成直流通路，假设因外界条件(如环境温度)变化引起静态输出量变化，若净输入量也随之而变化，则表示放大器中存在静态反馈。
当v i 加入后，将电路画成交流通路，假定因电路参数等因素的变化而引起输出量变化，若净输入也随之而变化，则表示放大器中存在动态反馈。
利用反证法可判断电压、电流反馈。
假设负载短路后，使输出电压为零，若反馈量也随之为零，则是电压反馈；若反馈量依然存在(不为零)，则是电流反馈。
在大多数电路中(不讨论个别例外)，若输入信号和反馈信号分别加到放大电路的二个输入端上，则为串联反馈；若加到同一输入端上，则为并联反馈。
题3.3.2 电压反馈与电流反馈在什么条件下其效果相同，什么条件下效果不同?解：在负载不变的条件下，电压反馈与电流反馈效果相同；当负载发生变化时，则二者效果不同，如电压负反馈将使输出电压恒定，但此时电流将发生更大的变化。
题3.3.3 在图题3.3.3所示的各种放大电路中，试按动态反馈分析：(1)各电路分别属于哪种反馈类型?(正/负反馈；电压/电流反馈；串联/并联反馈)。
(2)各个反馈电路的效果是稳定电路中的哪个输出量?(说明是电流，还是电压) (4)若要求将图(f)改接为电压并联负反馈，试画出电路图(不增减元件)。
解：(1)，(2) : (a)电压并联负反馈，稳定υo 。
(b)电流串联负反馈，稳定i o 。
(c)电流并联负反馈，稳定i o 。
(d)电压串联负反馈，稳定υo 。
(e)电压并联负反馈，稳定υo 。
3篇3章习题解答浙大版集成电路课后答案
第三章 反馈放大电路及应用题3.3.1 怎样分析电路中是否存在反馈?如何判断正、负反馈；动态、 静态反馈(交、直流反馈)；电压、电流反馈；串、并联反馈?解：根据电路中输出回路和输入回路之间是否存在信号通路，可判断是否存在反馈。
利用瞬时极性法，可以判断正、负反馈：若反馈信号的引入使放大器的净输入量增大， 则为正反馈；反之为负反馈。
在静态条件下(v i =0)将电路画成直流通路，假设因外界条件(如环境温度)变化引起静态输出量变化，若净输入量也随之而变化，则表示放大器中存在静态反馈。
当v i 加入后，将电路画成交流通路，假定因电路参数等因素的变化而引起输出量变化，若净输入也随之而变化，则表示放大器中存在动态反馈。
利用反证法可判断电压、电流反馈。
假设负载短路后，使输出电压为零，若反馈量也随之为零，则是电压反馈；若反馈量依然存在(不为零)，则是电流反馈。
在大多数电路中(不讨论个别例外)，若输入信号和反馈信号分别加到放大电路的二个输入端上，则为串联反馈；若加到同一输入端上，则为并联反馈。
题3.3.2 电压反馈与电流反馈在什么条件下其效果相同，什么条件下效果不同?解：在负载不变的条件下，电压反馈与电流反馈效果相同；当负载发生变化时，则二者效果不同，如电压负反馈将使输出电压恒定，但此时电流将发生更大的变化。
题3.3.3 在图题3.3.3所示的各种放大电路中，试按动态反馈分析：(1)各电路分别属于哪种反馈类型?(正/负反馈；电压/电流反馈；串联/并联反馈)。
(2)各个反馈电路的效果是稳定电路中的哪个输出量?(说明是电流，还是电压) (4)若要求将图(f)改接为电压并联负反馈，试画出电路图(不增减元件)。
解：(1)，(2) : (a)电压并联负反馈，稳定υo 。
(b)电流串联负反馈，稳定i o 。
(c)电流并联负反馈，稳定i o 。
(d)电压串联负反馈，稳定υo 。
(e)电压并联负反馈，稳定υo 。
(f)电压串联负反馈，稳定υo 。
1篇3章习题解答浙大版集成电路课后答案
第三章场效应晶体管及其电路分析题1.3.1绝缘栅场效应管漏极特性曲线如图题1.3.1（a）~（d）所示。
（1）说明图（a）~（d）曲线对应何种类型的场效应管。
（2）根据图中曲线粗略地估计：开启电压V T、夹断电压V P和饱和漏极电流I DSS或I DO 的数值。
图题1.3.1解：图(a)：增强型N沟道MOS管，V GS(th)≈3V,I DO≈3mA；图(b)：增强型P沟道MOS管，V GS(th)≈-2V,I DO≈2mA；图(c)：耗尽型型P沟道MOS管，V GS(off)≈2V,I DSS≈2mA；图(d)：耗尽型型N沟道MOS管，V GS(off)≈-3V,I DSS≈3mA。
题1.3.2 场效应管漏极特性曲线同图题1.3.1（a）~（d）所示。
分别画出各种管子对应的转移特性曲线i D=f（v GS）。
解：在漏极特性上某一V DS下作一直线，该直线与每条输出特性的交点决定了V GS和I D的大小，逐点作出，连接成曲线，就是管子的转移特性了，分别如图1.3.2所示。
图1.3.2题1.3.3 图题1.3.3所示为场效应管的转移特性曲线。
试问：图题1.3.3（1）I DSS 、V P 值为多大？ （2）根据给定曲线，估算当i D =1.5mA 和i D =3.9mA 时，g m 约为多少？ （3） 根据g m 的定义：GS Dm dv di g ，计算v GS = -1V 和v GS = -3V 时相对应的g m 值。
解： (1) I DSS =5.5mA ，V GS(off)=-5V ；(2) I D =1.5mA 时，g m ≈0.88ms ，I D =3.9mA 时，g m ≈1.76ms ；(3) v GS =-1V 时，g m ≈0.88ms ，v GS =-3V 时，g m ≈1.76ms 。
题1.3.4 由晶体管特性图示仪测得场效应管T 1和T 2各具有图题1.3.4的（a ）和（b ）所示的输出 特性曲线，试判断它们的类型，并粗略地估计V P 或V T 值，以及v DS =5V 时的I DSS 或 I DO 值。
集成电路设计基础 课后答案
班级：通信二班姓名：赵庆超学号：200712012977，版图设计中整体布局有哪些注意事项？答：1版图设计最基本满足版图设计准则，以提高电路的匹配性能，抗干扰性能和高频工作性能。
2 整体力求层次化设计，即按功能将版图划分为若干子单元，每个子单元又可能包含若干子单元，从最小的子单元进行设计，这些子单元又被调用完成较大单元的设计，这种方法大大减少了设计和修改的工作量，且结构严谨，层次清晰。
3 图形应尽量简洁，避免不必要的多边形，对连接在一起的同一层应尽量合并，这不仅可减小版图的数据存储量，而且版图一模了然。
4 在构思版图结构时，除要考虑版图所占的面积，输入和输出的合理分布，较小不必要的寄生效应外，还应力求版图与电路原理框图保持一致（必要时修改框图画法），并力求版图美观大方。
8，版图设计中元件布局布线方面有哪些注意事项？答：1 各不同布线层的性能各不相同，晶体管等效电阻应大大高于布线电阻。
高速电路，电荷的分配效应会引起很多问题。
2 随器件尺寸的减小，线宽和线间距也在减小，多层布线层之间的介质层也在变薄，这将大大增加布线电阻和分布电阻。
3 电源线和地线应尽可能的避免用扩散区和多晶硅布线，特别是通过较大电流的那部分电源线和地线。
因此集成电路的版图设计电源线和地线多采用梳状布线，避免交叉，或者用多层金属工艺，提高设计布线的灵活性。
4 禁止在一条铝布线的长信号霞平行走过另一条用多晶硅或者扩散区布线的长信号线。
因为长距离平行布线的两条信号线之间存在着较大的分布电容，一条信号线会在另一条信号线上产生较大的噪声，使电路不能正常工作。
、5 压点离开芯片内部图形的距离不应少于20um，以避免芯片键和时，因应力而造成电路损坏。
集成电路设计基础作业解答(8～12)
1、 求N ＋硅NMOS 晶体管的阈值电压和体因子K 。
设t OX =0.1um ， N A ＝3×1018/cm 3。
多晶硅栅掺杂浓度N D ＝1020/cm 3。
氧化层和硅界面处单位面积的正离子电荷为1010cm -3 解答：（1）P 型衬底体因子OXA S C N q K ε2=，其中C q cm F cm N S A 1914318106.1/10854.89.11/103--⨯=⨯⨯=⨯=，，εmT C OXOXOX μεε1.09.30⨯==。
计算可得V K 13.29=（2）V T 有三部分组成：a 、平带电压V FB ；由两部分组成OXOXbulk poly FB C Q V -=-φ。
其中bulk poly -φ为栅多晶硅和体硅的功函数差；)ln(DA bulk poly N N q kT米势＝多晶硅费米势－硅体费=-φ Q ox 为界面电荷；b 、降落在栅氧上的电压OXA OX n A OX C QC Q Q V ≈+=；其中F S A S S A F A qN qN Q φεφεφ42)2(≈=c 、半导体表面势)ln(2iA F F F n N q kT＝是衬底费米势，其中φφφ。
所以得到F OXA OX OX bulk poly F OX FB thC QC Q V V V φφφ22+--=++=- 带入相应数值得到当没有衬底偏置效应时（V SB ＝0）阈值电压为V th ＝28.9V 阈值电压的通式为：)22(),(00F SB F th th SB th V K V V V V φφ-++=评注：这个的数字很不正常，一般电路中MOS 器件的阈值电压只有0.7～0.8V 左右。
体效应系数只有0.3左右。
产生这些偏差的原因是衬底浓度太高（3e1018）。
一般的衬底浓度只有1015～1016量级7.1 已知一自举反相器如图题7.1所示，其负载管的W/L ＝2，设其他参数委V T =0.7，V DD =5V ，k ’=1×10-5A/V 2, 忽略衬底偏置效应。
射频与通信集成电路设计习题参考答案
RL (1 Q2 ) RS
Q RS 1 50 1 0.816
RL
30
X Lp
X L' (1
1 Q2
)
QRL (1
1 Q2
)
61.24
Q L ' L ' QRL
RL
L QRL 15 0.81630 15 0.63nH 2π 2.4109
LP
X Lp
61.24 2π 2.4109
Qn=2 4.58nH
2.91nH
1.53pF
（b）
（b）
Qn=2
2.44nH
2.61pF
3.76pF
Qn=2
1.79pF
1.69nH
2.22nH
6
东南大学《射频集成电路设计基础》课程
（二）计算法 1）L 型匹配网络计算
L
j15
L’
LP
C
0(RL)
C
习题参考答案 Z. Q. LI RL(1+Q2)
（a）
（b）
L=0.64nH C=1.09pF
C=1.67pF L=4.06nH
5
东南大学《射频集成电路设计基础》课程
2）具有最大节点品质因数为 2 的 T 型匹配网络
习题参考答案 Z. Q. LI
Qn=2 947.6fF
890.9fF
2.9nH
（a） 3）具有最大节点品质因数为 2 的型匹配网络 （a）
(d) ZIN 2Zo ,
1 ΓIN = 3
2.7 请将下图中 Smith 圆图上的曲线与它们的性质对应起来，并填入到下表中。
曲线性质
曲线编号
某频率点上的 LC 网络阻抗匹配
习题解答浙大版集成电路课后答案
第一章 放大电路的动态和频响分析题3.1.1 对于放大电路的性能指标，回答下列问题：(1) 已知某放大电路第一级的电压增益为40dB ，第二级的电压增益为20dB ，总的电压增益为多少dB ？(2) 某放大电路在负载开路时输出电压为4V ，接入3 k Ω的负载电阻后输出电压降为3V ，则该放大电路的输出电阻为多少？(3) 为了测量某CE 放大电路的输出电压，是否可以用万用表的电阻档直接去测输出端对地的电阻？解：(1) 60 dB ；(2) 1 k Ω；(3) 不可以。
题3.1.2 一学生用交流电压表测得某放大电路的开路输出电压为4.8V ，接上24 k Ω的负载电阻后测出的电压值为4V 。
已知电压表的内阻为120 k Ω。
求该放大电路的输出电阻R o 和实际的开路输出电压V oo 。
解：由题意列方程组： 420208.4120120=+⋅=+⋅o DD o BB R V R V解得：V 5k 5=Ω=OO o V R ，题3.1.3 在图题3.1.3所示CS 放大电路中，已知静态工作点为V GSQ ＝-0.5V ，I DQ ＝2mA ，V DSQ＝5V ，R s ＝3k Ω。
设电压放大倍数为vA ＝-20，发生截止失真时输出电压的正向幅值为5V ，发生饱和失真时输出电压的负向幅值为3V 。
(1) 当输入信号为v i =0.1sin ωt (V)时，画出g 、d 点的电压波形v G 、v D ，并标出峰、谷电压的大小；(2) 当输入信号为v i =0.3sin ωt (V)时，画出g 、d 点的电压波形v G 、v D ，并标出峰、谷电压的大小。
图题3.1.3解：(1) 当v i =0.1sin ωt (V)时，栅极的静态电压为：V 5.5325.0=⨯+-=+=s DQ GSQ GQ R I V V栅极的瞬态电压为：(V)t 0.1sin 5.5ω+=+=i GQ G v V v漏极的瞬态电压为：(V) sin 211sin 1.0)20(325t t v A R I V v V v V v iv s DQ DSQ o DQ d DQ D ω-=ω⨯-+⨯+=++=+=+=因此，v G 、v D 电压波形如图3.1.3（a ）所示。
射频集成电路设计基础参考答案
=
C--C---e-2-q-
2
R2
;
而
Ceq
=
C----C-1---1+--C---C--s---s ≈ C----C-1---1-+-C---C--2---2
故有
Rp
≈
C-----1--C-+---1--C-----2
2
R2
以上推导均假设串并转换过程中电路 Q 值足够大 转换前后的电阻值之间仅为 Q2 的关系
yl2 = YL2 ⋅ Z2 = 2 + j0.565
经过 0.15λ 的传输线得到 B 点处的归一化导纳 yb2 ≈ 0.75 – j0.66
(3) B 点处的总导纳 YB = yb1 ⁄ Z1 + yb2 ⁄ Z2 = (1.85 – j1.62)×10–2 对 Z3 归一化得到 yb = 3.7 – j3.24 对应的归一化阻抗为 zb ≈ 0.15 + j0.135 实际阻抗和反射系数为
射频集成电路设计作业 1 参考答案
1. 在阻抗圆图上某一点 z 与圆图中心点 1+j0 连线的延长线上可以找到一点 y, 使得 y 与 z 到中心 点的距离相等 证明 y 点的阻抗读数即为 z 点阻抗所对应的导纳
令 z 点的反射系数为Γz y 点的反射系数为Γy 有Γy = –Γz 而 z 点和 y 点的阻抗分别为
而电容值保持不变
(2) 由 Q2 = ωC2R2 = ω-----C--1--s--R----s Q = ωCpRp = ω-----C----1e--q---R----s 及 Ceq = C----C-1---1+--C---C--s---s 可得
Q = ω-----C----1e--q---R----s = ω-----C--1--s--R----s C-----1--C--+--1--C-----s = Q21 + C-C----1s
集成电路设计基础作业题解答～
第五次作业4.14、改正图题4.14所示TTL 电路的错误。
如下图所示：解答：(a)、B A B A Y ••=•=0，A,B与非输出接基极，Q 的发射极接地。
从逻辑上把Q 管看作单管严禁门便可得到B A Y •=。
逻辑没有错误！若按照题干中所示接法，当TTL 与非门输出高电平时，晶体管Q 的发射结要承受高压，必然产生巨大的电流。
为了不出现这种情况，可以在基极加一电阻或者在发射极加一二极管。
但发射极加二极管后会抬高输出的低电平电压。
所以只能在基极加一大电阻，实现分压作用。
此外一种方法是采用题4.15（a ）图中的A 输入单元结构。
(b)、要实现由，我们可以使用线与＋得到和B A B A 。
但题干中的线与功能不合理。
若其中一个为高电平且此外一个为低电平时，高电平输出降会往低电平输出灌电流，从而容易引起逻辑电平混乱。
为了消除这一效应，可以在各自的输出加一个二极管。
(c)、电阻不应当接地，应当接高电平 (d)、电阻不应当接VCC ，而应当接低电平4.15、试分析图题4.15（a ），(b)所示电路的逻辑功能。
解答：图（a ）中，单元1实现了A 的电平输入，B 是A 的对称单元。
功能单元2实现了A 和B 输入的或逻辑功能单元4充当了Q8管的泄放网络，同时抬高了Q3,Q4管的输入逻辑电平，此外该单元还将或的结果传递给了Q8管 功能单元3中的Q8管实现了非逻辑，Q6和Q7复合管加强了输出级的驱动能力。
综上所述，4.15（a ）电路实现功能为B A Y +=，即或非的功能图(b)中，Q1,Q2管仍然实现传递输入的功能，Q3,Q4管实现或非的功能 Q6管和Q5管以及R5,R7共同组成的泄放网络实现了电压的传递Q9管实现了非功能，Q7,Q8管仍然是用来驱动负载的。
Q9管和Q7,Q8轮流导通综上所述，4.15（b ）实现的功能为B A B A Y +=+=第六次作业：5.1已知一ECL 电路如图题5.1所示，其Vcc=0V ，V EE ＝－4.5V ，V BEF ＝0.8V ，V BB ＝－1.2V ，逻辑摆幅V L ＝0.8V 且对称于参考电压，各管的I E,MAX =5mA ，并假设输入和输出的逻辑电平V i ，V o 互相匹配，且忽略基极电流的影响。
集成电路设计基础 课后答案
1、答：确定系统规范；系统框架设计；源代码设计；FPGA综合和硬件验证；ASIC逻辑综合；综合后仿真；版图设计；版图后仿真；提交版图数据、制版流片和芯片测试。
其中所涉及的问题有对系统划分为若干子模块并设计控制器以控制协调各子模块的工作。
将行为级或寄存器级描述转换成相应门级网表等。
√9、答：单进程状态机之寄存器的VHDL程序：library ieee;use ieee.std-logic-1164.all; √entity controller is √port (ready: in std-logic;clk: in std-logic;read-write: in std-logic;we,oe: out std-logic);end controller; √architecture state-machine of controller istype state-type is (idle,decision,read,write);signal present-state,next-state :state-type;beginprocess1;process(clk)beginif(clk'event and clk='1')then present_state<=next_state;end if;end process; √process2:process(present_state,ready,read_write)begincase present_state iswhen idle=>we<='0';oe<='0';if(ready='1')then next_state<=decision;end if; √when decision=>we<='0';oe<='0';if(read_write='1')then next_state<=read;else next_state<=write;end if; √when read=>we<='0';oe<='1';if(ready='1')then next_state<=idle;else next_state<=read;end if; √when write=>we<='1';oe<='0';if(ready='1')then next_state<=idle;else next_state<=write;end if; √end case;end process;end state_machine;√对于这个状态机来说其双进程的VHDL程序如下：library ieee;use ieee.std-logic-1164.all;entity controller isport (ready: in std-logic;clk: in std-logic;read-write: in std-logic;we,oe: out std-logic);end controller;architecture state-machine of controller istype state-type is (idle,decision,read,write);signal present-state,next-state :state-type;begin--process1:process(present_state,ready,read_write)begincase present_state iswhen idle=>we<='0';oe<='0';if(ready='1')then next_state<=decision;end if;when decision=>we<='0';oe<='0';if(read_write='1')then next_state<=read;else next_state<=write;end if;when read=>we<='0';oe<='1';if(ready='1')then next_state<=idle;else next_state<=read;end if;when write=>we<='1';oe<='0';if(ready='1')then next_state<=idle;else next_state<=write;end if;end case;end process;--process2;process(clk)beginif(clk'event and clk='1')then present_state<=next_state;end if;end process;end state_machine; √12、答：逻辑综合有以下几个步骤：RTL描述，此过程要对电路进行描述并进行必要的功能验证；翻译，此过程是对中间资源进行一些简单的分配；逻辑优化，此进程用于去除冗余逻辑，以产生优化的内部结果；工艺映射和优化，此过程使用工艺库中所提供的单元代替前面的中间描述；工艺库，此过程利用工艺库中的单元进行设计；设计约束条件，此过程从时序、序、面积、功耗和工作环境等因素考虑各约束条件；最优化的门级描述，此过程是反复修改RTL代码或设计约束条件，以便得到预想的设计效果。
集成电路设计习题答案1-5章
CH11．按规模划分，集成电路的发展已经经历了哪几代？它的发展遵循了一条业界著名的定律，请说出是什么定律？晶体管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。
MOORE定律2．什么是无生产线集成电路设计？列出无生产线集成电路设计的特点和环境。
拥有设计人才和技术，但不拥有生产线。
特点：电路设计，工艺制造，封装分立运行。
环境：IC产业生产能力剩余，人们需要更多的功能芯片设计3．多项目晶圆（MPW）技术的特点是什么？对发展集成电路设计有什么意义？MPW：把几到几十种工艺上兼容的芯片拼装到一个宏芯片上，然后以步行的方式排列到一到多个晶圆上。
意义：降低成本。
4．集成电路设计需要哪四个方面的知识？系统，电路，工具，工艺方面的知识CH21．为什么硅材料在集成电路技术中起着举足轻重的作用 ?原材料来源丰富，技术成熟，硅基产品价格低廉2．GaAs和InP材料各有哪些特点? P10,11 3．怎样的条件下金属与半导体形成欧姆接触？怎样的条件下金属与半导体形成肖特基接触？接触区半导体重掺杂可实现欧姆接触，金属与掺杂半导体接触形成肖特基接触4．说出多晶硅在CMOS工艺中的作用。
P13 5．列出你知道的异质半导体材料系统。
GaAs/AlGaAs, InP/ InGaAs, Si/SiGe, 6．SOI材料是怎样形成的，有什么特点?SOI绝缘体上硅，可以通过氧隔离或者晶片粘结技术完成。
特点：电极与衬底之间寄生电容大大减少，器件速度更快，功率更低7. 肖特基接触和欧姆型接触各有什么特点？肖特基接触：阻挡层具有类似PN结的伏安特性。
欧姆型接触：载流子可以容易地利用量子遂穿效应相应自由传输。
8. 简述双极型晶体管和MOS晶体管的工作原理。
P19,21CH31．写出晶体外延的意义，列出三种外延生长方法，并比较各自的优缺点。
意义：用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层。
外延方法:液态生长，气相外延生长，金属有机物气相外延生长2．写出掩膜在IC制造过程中的作用，比较整版掩膜和单片掩膜的区别，列举三种掩膜的制造方法。
集成电路设计基础_华中科技大学中国大学mooc课后章节答案期末考试题库2023年
集成电路设计基础_华中科技大学中国大学mooc课后章节答案期末考试题库2023年1.画小信号等效电路时，恒定电流源视为。
答案:开路2.模拟集成电路设计中可使用小信号分析方法的是。
答案:增益3.模拟集成电路设计中可使用大信号分析方法的是（）。
答案:输出摆幅4.题1-1-1 中国高端芯片联盟正式成立时间是：。
答案:2016年7月5.题1-1-2 如下不是集成电路产业特性的是：。
答案:低风险6.题1-1-3 摩尔定律是指集成电路上可容纳的晶体管数目，约每隔：个月便会增加一倍，性能也将提升一倍。
答案:187.MOS管的小信号模型中，体现沟长调制效应的参数是（）。
答案:8.工作在饱和区的MOS管，可以被看作是一个。
答案:电压控制电流源9.下图中的MOS管工作在区（假定Vth=0.7V）。
【图片】答案:饱和区10.一个MOS管的本征增益表述错误的是。
答案:与MOS管电流无关11.工作在区的MOS管，其跨导是恒定值。
答案:饱和12.MOS管中相对最大的寄生电容是。
答案:栅极氧化层电容13.MOS管的小信号输出电阻【图片】是由MOS管的效应产生的。
答案:沟长调制14.题1-1-4 摩尔定律之后，集成电路发展有三条主线，以下不是集成电路发展主线的是：。
答案:SoC15.题1-1-5 单个芯片上集成约50万个器件，按照规模划分，该芯片为：。
答案:VLSI16.题1-1-6 年发明了世界上第一个点接触型晶体管。
答案:194717.题1-1-7 年发明了世界上第一块集成电路。
答案:195818.题1-1-8 FinFET等多种新结构器件的发明人是：。
答案:胡正明19.题1-1-9 集成电路代工产业的缔造者：。
答案:张忠谋20.题1-1-10 世界第一块集成电路发明者：。
答案:基尔比21.MOS管一旦出现现象，此时的MOS管将进入饱和区。
答案:夹断22.MOS管从不导通到导通过程中，最先出现的是。
答案:耗尽23.在CMOS模拟集成电路设计中，我们一般让MOS管工作在区。
(完整版)二篇4章2浙大版集成电路课后答案
题2.4.18 试用负边沿JK 触发器和“与-或-非”门构成一个四位数码并行寄存和一个四位数码串行输入右移移位寄存器。
解：令C 是并行寄存数据和实现右向移位操作的控制端，其用JK 触发器构成的框图如图所示：令C=1并行存数，C=0时为右移串入后，得出各组合电路的逻辑函数，现以1J 3和1K 3函数为例,列出真值表，求出函数式，其它式子也照此类推。
输 入 输 出 C Q 2 D 3 1J 3 1K 30 0 0 0 1 0 0 1 0 1 0 1 0 1 0 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 0 1 1 1 11 0233311Q C CD K J +==122211Q C CD K J +==011111Q C CD K J +==SRD C CD K J +==00011由四个函数式画出的电路图如图所示：题2.4.19 图题2.4.19是一个实现串行加法的电路图，被加数11011及加数10111已分别存入二个五位被加数和加数移位寄存器中。
试分析并画出在六个时钟脉冲作用下全加器输出S i 端、进位触发器Q 端以及和数移位寄存器中左边第一位寄存单元的输出波形(要求时间一一对应)。
1D 2D 3DFF3 FF2 FF1 FF0 SR D 1J C1 1K 组合 逻辑电路 1JC1 1K 组合 逻辑电路1J C1 1K 组合 逻辑电路 1J C1 1K 组合 逻辑电路 CP0D0Q 1Q 2Q 3Q C D 1 D S1J QC11K11J Q C11K11J Q C11K11J Q C11K1CPC Q 3Q 2Q 1Q 0D 3 D 2 D 0≥1 &≥1 &≥1 &≥1 &图题2.4.19解：解该题时，注意全加器是一个合逻辑电路，而移位寄存器和触发器是一个时序电路，要注意时序关系。
其波形如图：题2.4.20 (1)试分析图题2.4.20(a)、(b)所示计数器的模是多少?采用什么编码进行计数?(2)若计数脉冲频率f CP 为700Hz 时，从Q 2端、Q 0端输出时的频率各为多少?图题2.4.20解：分析计数器电路有多种方法，列表法：以CP 为顺序，依次列出触发器的初态、输入，和次态，可以得出结论。
《集成电路设计(第2版)》习题答案10-12章
图10.40 反相器链驱动结构 4．列出CMOS存储器的分类和各自的特点。 分类： 半导体存储器按数据存取方式的不同可分为随机存储器 （RAM） 和只读存储器 （ROM） . 基 于单个数据存储单元的工作原理，RAM 主要分为两大类：动态存储器(DRAM)和静态存储器 (SRAM)。 而在ROM中根据数据存储(写入数据)方式的不同， 可分为掩膜ROM 和可编ROM(PROM)。 可编程ROM 又可进一步分为熔丝型ROM、 可擦除PROM(EPROM)、 电可擦除PROM(EEPROM)和闪存 （Flash），下图概括了存储器的分类。
集成电路设计基础 课后答案3
集成作业(三)
通二赵庆超 20071201297
1.写出晶体外延的意义，列出三种外延生长方法，并比较各自的优缺点。
外延生长的意义在于其可以用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层，外延生长后的衬底适合于制作有各种要求的器件与IC，且可进行进一步处理，此外，人们可以采用不同的外延生长工艺制造出不同的材料系统。
外延生长方法分为：①液态生长优点：简单廉价。
缺点：外延层质量不高。
②气相外延生长优点：外延层纯度高，电学特性好。
缺点：条件苛刻，需要较高温度。
③分子束外延生长优点：可以控制生长过程以及掺杂的浓度和深度。
缺点：产量偏低
2写出光刻的作用，光刻有哪两种曝光方式？
光刻的作用是把掩模上的图形转换为晶圆上的器件结构。
其曝光方式有接触与非接触两种方式。
集成电路设计基础作业题解答（1～4）
集成电路设计基础作业题解答（1～4）第⼀次作业：1、为什么PN 结会有单向导电性？答PN 结是由P 型半导体和N 型半导体结合在⼀起形成的。
P 型半导体多⼦是空⽳，N 型半导体多⼦是电⼦。
当形成PN 结后由于载流⼦的浓度差，电⼦会向P 型侧扩散，空⽳会向N 型侧扩散。
随着扩散的进⾏，会在接触处形成⼀定厚度的空间电荷区，电荷区中的正负离化中⼼形成内建电场。
随着空间耗尽区的扩展和内建电场的增强，电场作⽤下的漂移得到加强，扩散随之减弱，最后漂移电流和扩散电流达到平衡。
若给PN 结两端加上正电压，外加电场将会削弱内建电场从⽽加强扩散削弱漂移，此时扩散电流电流⼤于漂移电流从⽽形成正向导通电流。
当PN 结加上反向偏压后，外加电场和内建电场同向，此时扩散进⼀步收到抑制，漂移得到加强。
但漂移的少数载流⼦⾮常少，所以没能形成⼤的反向导通电流。
这就是PN 结的单向导电性。
2、为什么半导体掺杂后导电能⼒⼤⼤增强答：本征半导体在常温情况下由于热激发产⽣的空⽳电⼦对浓度⼤约在1010量级。
⽽在常温下本征半导体的导电能⼒⾮常弱。
当掺⼊B 或P 等杂质后，在常温下的掺杂杂质基本全部离化，杂质的离化⽽会在价带或导带产⽣⼤量的能做共有化运动的空⽳或电⼦。
在杂质没有补偿的情况下，载流⼦浓度近似等于杂质浓度，半导体掺杂后n,p ⼤⼤增加。
根据电导率σ=nqµ(n)+pqµ(p)可知，掺杂半导体的电导率⼤⼤增加，即导电能⼒明显增强。
3、为什么晶体管有放⼤作⽤？答：我们定义晶体管集电极电流和基极电流的⽐值为晶体管放⼤倍数。
只有当晶体管处于放⼤状态时才具有线性放⼤能⼒。
当BE 结正偏，BC 结反偏时管⼦处于放⼤状态。
因为发射极⾼掺杂，在BE 正向导通时，发射极的⼤量电⼦（以NPN 管为例）扩散到基区。
基区空⽳扩散到发射极，⽽基区浓度远⽐发射极来得低，所以电⼦扩散电流占主要部分。
因为基区很薄且载流⼦寿命很长，到达基区的电⼦只有⼀⼩部分和基区注⼊得空⽳复合，绝⼤部分要在反偏的集电结内建电场作⽤下⽽漂移到集电极。
集成电路版图设计习题答案第一章半导体器件理论基础
集成电路版图设计习题答案第1章半导体器件理论基础【习题答案】1．如何理解本征半导体和掺杂半导体材料的导电机理。
答：本征半导体就是一块没有杂质和缺陷的半导体，其晶格结构是完美的，在其内部除了硅原子外没有其它任何原子，因此是纯净的。
在绝对零度附近，本征半导体的共价键是完整的、饱和的，无本征激发，自然没有电子和空穴；当温度升高时，本征激发过程产生了电子和空穴，这些本征载流子的浓度虽然很低，但仍然可以导电。
在杂质半导体材料中，由于掺入杂质的数量远大于硅的本征载流子浓度，因此这些半导体材料的导电性不是由本征激发产生的载流子决定，而是受控于材料中所掺入的杂质（包括杂质的数量和类型）。
在半导体中可以掺入各种各样的杂质，但为了更好的控制半导体材料的导电性，通常掺入元素周期表中的III、V族元素。
杂质半导体的导电能力通常高于本征半导体。
2．如何理解空穴的导电机理。
答：空穴的导电作用如下图所示。
在下图中，位置（1）有一个空穴，它附近的价键上的电子就可以过来填补这个空位，例如从位置(2)跑一个价键电子到位置(1)去，但在位置（2）却留下了一个空位，相当于空穴从位置(1)移动到位置(2)去了。
同样，如果从位置(3)又跑一个电子到位置(2)去，空穴就又从位置(2)跑到位置(3)，……。
如果用虚线箭头代表空穴移动的方向，实线箭头代表价键电子移动的方向，就可以看出，空穴的移动可以等效于价键电子在相反方向的移动。
图空穴的导电作用3．简述PN结的结构与导电特性。
答：在一块半导体材料中，如果一部分是N型区，另一部分是P型区，那么在N型区和P型区的交界面处就形成了PN结（简称为结）。
当P型区和N型区相接触时，一些空穴就从P型区扩散到N型区中。
同样，一些电子也从N型中扩散到P型区中。
扩散的结果是在N型区和P型区的交界面处的两侧形成了带正、负电荷的区域，称为空间电荷区。
在空间电荷区内由于存在正负离子将形成电场，这个电场称为自建电场，电场的方向从N型区指向P型区。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
班级：通信二班姓名：赵庆超学号：20071201297
7，版图设计中整体布局有哪些注意事项？
答：1版图设计最基本满足版图设计准则，以提高电路的匹配性能，抗干扰性能和高频工作性能。
2 整体力求层次化设计，即按功能将版图划分为若干子单元，每个子单元又可能包含若干子单元，从最小的子单元进行设计，这些子单元又被调用完成较大单元的设计，这种方法大大减少了设计和修改的工作量，且结构严谨，层次清晰。
3 图形应尽量简洁，避免不必要的多边形，对连接在一起的同一层应尽量合并，这不仅可减小版图的数据存储量，而且版图一模了然。
4 在构思版图结构时，除要考虑版图所占的面积，输入和输出的合理分布，较小不必要的寄生效应外，还应力求版图与电路原理框图保持一致（必要时修改框图画法），并力求版图美观大方。
8，版图设计中元件布局布线方面有哪些注意事项？
答：1 各不同布线层的性能各不相同，晶体管等效电阻应大大高于布线电阻。
高速电路，电荷的分配效应会引起很多问题。
2 随器件尺寸的减小，线宽和线间距也在减小，多层布线层之间的介质层也在变薄，这将大大增加布线电阻和分布电阻。
3 电源线和地线应尽可能的避免用扩散区和多晶硅布线，特别是通过
较大电流的那部分电源线和地线。
因此集成电路的版图设计电源线和地线多采用梳状布线，避免交叉，或者用多层金属工艺，提高设计布线的灵活性。
4 禁止在一条铝布线的长信号霞平行走过另一条用多晶硅或者扩散区布线的长信号线。
因为长距离平行布线的两条信号线之间存在着较大的分布电容，一条信号线会在另一条信号线上产生较大的噪声，使电路不能正常工作。
、
5 压点离开芯片内部图形的距离不应少于20um，以避免芯片键和时，因应力而造成电路损坏。