基本RS触发器

SQ n R 0 1 × 1 × 1 0 1 0 0 00 01 11 10
图5.2.2
卡诺图
3、 波形图
如图5.2.3所示， 画图时应根据功能表 5.2.3所示， 所示 来确定各个时间段Q 的状态。 来确定各个时间段Q与Q的状态。
S R
Q Q
状 态 不 定
图5.2.3
波形图
§5.3 同步触发器 一、同步RS触发器 同步 触发器 1. 电路组成 同步RS触发器的电路组成如图5.3.1所示。 同步RS触发器的电路组成如图5.3.1所示。 RS触发器的电路组成如图5.3.1所示 图中, 是直接置0 图中, RD 、 SD、是直接置0、置1端，用来 设置触发器的初状态。 设置触发器的初状态。 功能分析 2. 功能分析 同步RS RS触发器的逻辑电路图和逻辑符号 同步RS触发器的逻辑电路图和逻辑符号 如图5.3.1所示。 5.3.1所示 如图5.3.1所示
Q Q
1
≥1 & A & B S Q3 & G3 G4 G1 G2
≥1 Q & C & D R Q4 & J CP K Q
电 路 组 成
J
CP
K
J
CP (a)
K (b)
图5.4.1 逻辑电路; （a） 逻辑电路;
负边沿JK触发器 负边沿JK触发器 JK触发器 (b） (b） 逻辑符号
2. 功能分析
Q
Q
Q
Q
Q
Q
&
& S R R (b) R R (c) S S
S (a)
R
S
图5.2.1
基本RS 基本RS触发器

（a） 逻辑图; （b） 逻辑符号； a 逻辑图; 逻辑符号； （c） 逻辑符号
二、 功能分析
触发器有两个稳定状态。Qn为触发器的原 状态（现态），即触发信号输入前的状态； Qn+1为触发器的新状态（次态），即触发信 号输入后的状态。 其功能可采用状态表、 特征方程式、逻辑符号图以及状态转换图、 波形图或称时序图来描述。
特性表
T 0 0 1 1 Qn 0 1 0 1 Q n +1 0 1 1 0 功能
逻辑符号
Q Q
Q n +1 = Q n Q n +1 = Q
n
保持
1T C1
翻转
T
CP
T触发器特性方程： 触发器特性方程： 触发器特性方程
Q
n +1
= TQ + T Q = T ⊕ Q
n n
n
触发器的特性方程比较， 与JK触发器的特性方程比较，得： 触发器的特性方程比较
CC D D D
16 74LS112 1
9 1CP
8
1RD 1J
1K1SD
1CP 1K 1J 1SD 1Q 1Q 2Q GND
RD J CP K SD
(a)
(b)
图5.4.274LS112管脚排列图 5.4.274LS112管脚排列图 管脚排列; （a） 管脚排列; （b） 逻辑符号
二、维持阻塞D触发器 维持阻塞D
,S′= 当CP=1， R′= RCP ,S′= CP=1， SCP ， 代入基本RS触发器的特征方程得： Qn+1=S+ R Qn R·S=0 (约束条件)
表5.3.1 功能表
CP 1 1 1 1 R 0 0 1 1 S 0 1 0 1 Qn+1 Qn 1 0 × 功能 保持 置1 置0 不定
CP J K
状态表
Qn+1 功能
1 1 1 1
0 0 1 1
0 1 0 1
Qn 0 1 Qn
保持 置0 置1 翻转（计数）
从表5.3.2中可知: (1) 当J=0，K=1时，Qn+1=JQn+KQn ， 置“0”。 (2) 当J=1， K=0时, Qn+1 =JQn+KQn ，置“1”。
(3) 当J=0，K=0时，Qn+1=Qn，保持不变。 (4) 当J=1，K=1时，Qn+1=Qn ,翻转或称计数。 所谓计数就是触发器状态翻转的次数与CP脉冲输 入的个数相等,以翻转的次数记录CP的个数。波 形图如图5.3.3所示。
2. 功能分析

按图5.3.2(a)的逻辑电路，同步JK触 发器的功能分析如下： 当CP=0时，R=S=1，Qn+1=Qn触发器的状 态保持不变。 当CP=1时，将R=KCPQn=KQn, S=JCPQn= JQn 代入Qn+1=S+RQn, 可得:特性方程 Qn+1=JQn+KQn
表5.3.2
同步RS触发器的CP脉冲、R、S均为高电平 有效，触发器状态才能改变。与基本RS触发器 相比，对触发器增加了时间控制,但其输出的 不定状态直接影响触发器的工作质量。
主 要 特 点
（ 1） 时钟电平控制 。 在 CP＝ 1期间接收输入信 ） 时钟电平控制。 ＝ 期间接收输入信 时状态保持不变， 号，CP＝0时状态保持不变，与基本 触发器相 ＝ 时状态保持不变 与基本RS触发器相 对触发器状态的转变增加了时间控制。 比，对触发器状态的转变增加了时间控制。 之间有约束。 （2）R、S之间有约束。不能允许出现 和S同时 ） 、 之间有约束 不能允许出现R和 同时 的情况， 为 1的情况， 否则会使触发器处于不确定的状态 。 的情况 否则会使触发器处于不确定的状态。
1. 状态表
表5.2
输 R 0 0 1 1 S 0 1 0 1 1 入 Qn 0 1 0 1 0 1 0
状态表
输出 Qn+1 × × 0 0 1 1 0 1 保持不变 置1 置0 不定 逻辑功能
2. 特征方程式 根据表5.2画出卡诺图如图5.2.2所示， 化简得： Q n +1 = S + RQ n (约束条件 约束条件) R+S=1 (约束条件)
触发器的两个特点 它有两个稳定状态， 它有两个稳定状态，“0”和“1”。 和 。 在输入信号作用下，两个稳态可相互转换。 在输入信号作用下，两个稳态可相互转换。 按功能分 按结构分 按触发方式分
RS、 JK、D、T和T′型触发器 、 、 、 和 型触发器
基本、 同步、主从、 基本、 同步、主从、维持阻塞和边沿型触发器
逻辑符号 特性表
Qn 0 1 Q n +1 1 0 功能
Q
Q
Q n +1 = Q n
翻转
C1
CP
T ＇触发器特性方程： 触发器特性方程：
Q
n +1 n
Q n +1 = Q n
n n
变换T＇触发器的特性方程：
= Q = 1⋅ Q + 1 ⋅ Q
触发器的特性方程比较， 与JK触发器的特性方程比较，得： 触发器的特性方程比较
上升沿、下降沿触发器和高电平、 上升沿、下降沿触发器和高电平、 低电平触发器。 低电平触发器。
触发器的逻辑功能的描述 状态表
激励表
特征方程式
状态转换图
波形图
基本RS触发器 §5.2 基本 触发器
一、电路组成
它由两个与非门（或者或非门）的输入和输出 交叉连接而成，如图5.2.1所示，有两个输入端R和 S（又称触发信号端）；R为复位端，当R有效时，Q 变为0，故也称R为置0端；S为置位端，当S有效时， Q变为1，称S为置“1”端；还有两个互补输出端Q和 Q。当Q=1，Q =0； 反之亦然。
触发器和T 三、T触发器和 ‘触发器 触发器和 1、JK触发器 触发器→T触发器 、 触发器 触发器
在数字电路中，凡在CP时钟脉冲控制下 根据输入信号T取 时钟脉冲控制下， 在数字电路中，凡在 时钟脉冲控制下，根据输入信号 取 值的不同，具有保持和翻转功能的电路，即当T＝ 时能保持状 值的不同，具有保持和翻转功能的电路，即当 ＝0时能保持状 态不变， ＝ 时一定翻转的电路 都称为T触发器 时一定翻转的电路， 触发器。 态不变，T＝1时一定翻转的电路，都称为 触发器。
J = T K = T
电 路 图
T 1J C1 1K CP Q Q
T=1/
状 态 图
0/
0 1/
1
0/
时 序 图
CP T Q Q
JK触发器 触发器→ 触发器 2、JK触发器→T＇触发器
在数字电路中，凡每来一个时钟脉冲就翻转一次的电路， 在数字电路中， 凡每来一个时钟脉冲就翻转一次的电路， 都称为T 触发器。 都称为 ＇触发器
Q Q
工作原理
G1 & G3 Qm G5 & G7 & G2 G4
(4) CP↑到来，CP=1，则与或非门恢 复正常，Qn+1= Qn，保持状态不变。 由上述分析得出此触发器是在CP脉冲下降 沿按Qn+1=JQn+KQn，特征方程式进行状态转 换，故称此触发器，为负边沿触发器。其 状态表、状态图与同步JK触发器相同，只 是逻辑符号和时序图不同。
集成边沿JK触发器74LS112 JK触发器74LS112 3. 集成边沿JK触发器74LS112 74LS112为双下降沿JK触发器，其管 脚排列图及符号图如图5.4.2所示。 V 1R 2R 2CP 2K 2J 2S 2Q Q Q
四、同步触发器 存在的问题 空翻现象。空翻现象就是在CP=1期间，触发器 CP=1期间， CP=1期间 的输出状态翻转两次或两次以上的现象。 如图 5.3.4所示，第一个CP=1期间Q状态变化的情况
CP J K Q “0” “1” “0”
图 5.3.4 Biblioteka Baidu翻波形图
§5.4 边沿触发器 一、TTL边沿 触发器 边沿JK触发器 边沿 触发器
(b) D 触发器的简化电路
将S=D、R=D代入同步RS触发器的特性方程，得 同步D触发器的特性方程：
Q
n +1
= S + R Q = D + DQ = D
n n
CP=1期间有效 期间有效
D=1/
状 态 图 波 形 图
0/
0 0/
1
1/
CP D Q Q
在数字电路中， 时钟脉冲控制下， 在数字电路中，凡在CP时钟脉冲控制下， 情况的不同，具有置0 根据输入信号D情况的不同，具有置0、置 功能的电路， 触发器。 1功能的电路，都称为D触发器。
3、波形图
CP J K Q Q
图 5.3.3.
波形图
同步D触发器（ 锁存器） 三、同步D触发器（D锁存器）
Q Q Q Q Q G1 & G3 & S 1 CP & G2 & G4 R G1 & G3 & S & G2 & G4 R Q
1D
C1
D (a) D 触发器的构成
D
CP (c)
D
CP 逻辑符号
J = T K = T
电 路 图
1 1J C1 1K CP Q Q
状 态 图
0
1
时 序 图
CP Q Q
触发器→ 3、D触发器→T触发器
D =T ⊕Q
T =1 1D C1
n
Q Q
CP
触发器→ 4、D触发器→T＇触发器
D=Q
1D CP C1
n
Q Q
§5.5 主从触发器
主从RS触发器 一、主从 触发器
CP
波 形 图
R S Q Q
不 变
置 1
不 变
置 不 置 0 变 1
不 置 变 0
不 不 变 变
不 变
二、同步 JK 触发器
1、 电路组成
Q Q
&
& SD Q RD CP Q SD
SD
R & &
S
K K CP (a) J (b)
J
图5.3.2 同步JK触发器 （a） 逻辑电路; （b） 逻辑符号
(1) CP=0期间，与非门G3、G4输出结果Q4 =Q3=1，此时触发器的输出Qn+1将保持状态不变。 （2）CP=1期间，与或非门输出Qn+1保持状态不 变 （3）CP↓到来，CP=0，由于tpd1> tpd2, 则与或 非门中的A、D与门结果为0，与或非门变为基本 RS触发器Qn+1= S+RQn =JQn+KQn
第5章 触发器 章
基本RS触发器 基本RS触发器 RS 同步触发器 边沿触发器 边沿触发器 维持阻塞D触发器 维持阻塞D触发器 又称维阻D触发器) (又称维阻D触发器)
§5.1

概述
触发器（Flip Flop，简写为FF）是 具有记忆功能 记忆功能的单元电路，由门电路构 记忆功能 成，专门用来接收存储输出0、1代码。 它有双稳态、 单稳态和无稳态触发器 （多谐振荡器）等几种。
1 CP “0” “1” 2 3
D
Q
“0”
图 5.4.2
维持阻塞D触发器的波形图 维持阻塞 触发器的波形图
D=1/
状 态 图 波 形 图
0/
0 0/
1
1/
CP D Q Q
在数字电路中， 时钟脉冲控制下， 在数字电路中，凡在CP时钟脉冲控制下，根据输 情况的不同， 具有置0 功能的电路， 入信号 D 情况的不同 ， 具有置 0 、 置 1 功能的电路 ， 触发器。 都称为D触发器。
Q
Q
& RD R′ &
& SD S′ & R CP S Q RD Q SD
R
CP (a)
S (b)
同步RS触发器 RS触发器 图5.3.1 同步RS触发器 逻辑电路; （a） 逻辑电路; （b） 逻辑符号
CP=0， R′=S′=1时 保持不变. 当CP=0， R′=S′=1时，Q与 Q 保持不变.