数字逻辑数据选择器与分配器
电子科技大学数字逻辑设计及应用作业答案
答案+我名字查看考卷——作业提交1当前得分：15 分(总分：100 分)，折合成百分制共 15 分。
返回作业提交11.逻辑函数，请问其反函数 。
()()()[参考答案：] 分值：5 得分：分 系统自动批改于2019年9月19日 14点35分2. 有关异或逻辑的描述不正确的是 。
() 异或逻辑的反函数是同或逻辑 () 异或逻辑的对偶逻辑是同或逻辑() 一个逻辑变量和0异或得到的是其反函数 [参考答案：] 分值：5 得分：分 系统自动批改于2019年9月19日 14点35分3. 已知一个逻辑的最小项之和为F(, , )=∑m(0,4,7) ，以下哪个等式成立。
()()()[参考答案：] 分值：5得分：5分系统自动批改于2019年9月19日14点35分4. 下面所描述的逻辑函数表达式中，哪一种可以直接从真值表中得到，而无需其他中间步骤。
() 标准形式() 最简与或式() 与非-与非形式[参考答案：] 分值：5得分：5分系统自动批改于2019年9月19日14点35分5.下面有关最小项的描述正确的是。
()()()[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分6. 下面有关逻辑函数的描述中，正确的是。
() 逻辑函数的最小项之和是唯一的() 逻辑函数的最简与或表达式是唯一的() 逻辑函数的与非-与非逻辑表达式是唯一的[参考答案：] 分值：5得分：5分系统自动批改于2019年9月19日14点35分7. 请问或非逻辑的对偶关系是。
() 或非逻辑() 与非逻辑() 与或非逻辑[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分8.逻辑函数，请问其最小项之和为。
()()()[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分9. 逻辑函数Y(, , , )=∑m(0,2,4,6,9,13) + (1,3,5,7,11,15)的最简与或式为（）() +’’() ’+() +[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分10.逻辑函数Y的真值表如下：。
数据选择器与数据分配器的设计与仿真
数据选择器与数据分配器的设计与仿真数据选择器与数据分配器的设计与仿真摘要：基于量⼦元胞⾃动机的双稳态特性和数字电路，本⽂探讨了4位数据选择器和4位数据分配器的设计⽅法，并利⽤QCADesigner仿真验证了其电路设计的正确性，对以后8位、16位或更⾼位的数据选择器与数据分配器具有⼀定的借鉴意义。
关键词：量⼦元胞⾃动机、数据选择器和数据分配器、QCADesigner仿真1、引⾔有研究认为，当电⼦器件的尺⼨达到70 nm 时, 由于功率耗散和相互连接等问题使得基于传统CMOS 技术的器件尺⼨的进⼀步减⼩变得不太可能[1]，这就需要发展⼀种不同于传统CMOS 的器件技术来使电⼦器件能继续朝纳⽶级⽅向发展。
近年来，有些学者提出量⼦元胞⾃动机(Quantum Cellular Automaton，QCA)的结构，它通过电⼦在量⼦元胞⾃动机上占据的位置来携带⼆进制信息⽽不是通过传统的电流开关来表⽰⼆进制信息。
量⼦细胞⾃动机的结构, 在⽤分⼦实现时, 其特征尺⼨仅为⼏纳⽶，具有低功耗、⾼集成度和⽆引线集成等优点, 将是新⼀代的电⼦元件之⼀。
然⽽，基于QCA实现数字逻辑系统，均需要展开⼤量的研究⼯作。
作为基于QCA数字逻辑系统的基础，需要有完整的逻辑单元库。
迄今，虽然有⼈提出了各种加法器[2-4]、乘法器[5]和其他电路[6]的设计，但是，数据选择器和数据分配器的设计还缺乏研究。
本⽂结合QCA和数字电路相关知识和化简思想的设计了数据分配器和数据选择器，并利⽤QCADesigner仿真验证了其电路设计的正确性。
此外，此电路设计中采⽤基本QCA器件组合和相同逻辑功能电路合并的思想，具有较强的普适性，对以后的电路设计也有⼀定的借鉴意义。
2、量⼦元胞⾃动机的基本元素QCA是由基本的逻辑器件组成的，这些基本量⼦器件主要有含有两个静电⼦的标准元胞和旋转元胞，每个元胞通过内部电⼦所处的位置定义它的极性，元胞之间极性的传递或改变是依靠两元胞间电⼦的库仑作⽤和元胞内电⼦的隧穿作⽤，每个元胞中的电⼦被⾼度极化，电⼦云密度沿元胞两个垂直的对⾓分布中的⼀个⽅向分布，⼀个元胞的极化能引起临近元胞的极化，从⽽实现数据的传递。
吉大20秋《数字逻辑电路》在线作业一【标准答案】
吉大18春学期《数字逻辑电路》在线作业一 -0004
试卷总分:100 得分:100
一、单选题 (共 10 道试题,共 40 分)
1.把一个五进制计数器与一个四进制计数器串联可得到（）进制计数器
A.4
B.5
C.9
D.20
答案:D
2.以下电路中，加以适当辅助门电路，（）适于实现单输出组合逻辑电路
A.奇偶校验器
B.数据选择器
C.数值比较器
D.七段显示译码器
答案:B
3.一个8选一数据选择器的数据输入端有（）个
A.1
B.2
C.3
D.8
答案:D
4.在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有（）结构，否则会产生数据冲突。
A.集电极开路
B.三态门
C.灌电流
D.拉电流
答案:B
5.8位移位寄存器，串行输入时经（）个脉冲后，8位数码全部移入寄存器中
A.1
B.2
C.4
D.8
答案:D
6.欲使D触发器按Qn+1=/Qn工作，应使输入D=（）
A.0
B.1
C.Q
D./Q。
数字逻辑实验二
数字逻辑实验⼆实验⼆数据选择器、译码器、全加器实验⼀、实验⽬的1．熟悉数据选择器的逻辑功能。
2．熟悉译码器的⼯作原理和使⽤⽅法。
3．设计应⽤译码器的电路，进⼀步加深对它的理解。
4．掌握全加器的实现⽅法。
5．学习⽤中规模集成电路的设计⽅法。
⼆、实验所⽤器件和仪表1．双4选1数据选择器74LS153 1⽚2．双2-4线译码器74LS139 2⽚3．⼆输⼊四与⾮门74LS00 1⽚4．⼆输⼊四异或门74LS86 1⽚5．万⽤表6．⽰波器7．实验箱三、实验内容1．测试74LS153中⼀个4选1数据选择器的逻辑功能。
2．测试74LS139中⼀个2-4译码器的逻辑功能。
3．⽤2-4线译码器74LS139和与⾮门74LS00实现逻辑函数。
4．⽤两⽚2-4线译码器74LS139设计⼀个8通道的数据分配器。
5．⽤数据选择器74LS153设计⼀个全加器。
四、实验接线图1．74LS153实验接线图和74LS153真值表（每个芯⽚的电源和地端要连接）4个数据输⼊引脚C0─C3分别接实验台上的10MHz、1MHz、500KHz、100KHz脉冲源。
变化地址选择引脚A、B和使能引脚G的电平，产⽣不同的组合。
观测并记录每种组合下数据选择器的输出波形。
Output输出送到⽰波器上的红⾊线端，⽰波器上的⿊⾊线端接地。
观察⽰波器上输出波形和右下⽅频率的数值。
K1、K2和K3是实验箱上3个不同的开关。
图4.1 74LS153实验接线图表4.1 74LS153真值表2．74LS139实验接线图和74LS139真值表图4.2 74LS139实验接线图表4.2 74LS139真值表4个译码输出引脚Y0─Y3接电平指⽰灯。
改变引脚G、B、A的电平，产⽣8种组合。
观测并记录指⽰灯的显⽰状态。
=+。
输⼊来源于开关，输出送到LED 3．⽤74LS139和74LS00实现逻辑函数F AB AB灯上，观察在不同的输⼊时，灯的亮灭情况）4．⽤两⽚74LS139设计⼀个8通道的数据分配器（输⼊来源于开关，输出送到LED灯A图4.4 74LS139实现数据分配器的接线图5．⽤数据选择器74LS153设计⼀个全加器（输⼊来源于开关，输出送到LED灯上，观察在不同的输⼊时LED 灯的亮灭情况）。
习题册答案-《数字逻辑电路(第四版)》-A05-3096
第一章逻辑门电路§1-1 基本门电路一、填空题1.与逻辑；Y=A·B2.或逻辑；Y=A+B3.非逻辑；Y=4.与；或；非二、选择题1. A2. C3. D三、综合题1.2.真值表逻辑函数式Y=ABC§1-2 复合门电路一、填空题1.输入逻辑变量的各种可能取值；相应的函数值排列在一起2.两输入信号在它们；异或门电路3.并；外接电阻R；线与；线与；电平4.高电平；低电平；高阻态二、选择题1. C2. B3. C4. D5. B三、综合题1.2.真值表逻辑表达式Y1=ABY2=Y3==A+B 逻辑符号3.第二章组合逻辑电路§2-1 组合逻辑电路的分析和设计一、填空题1.代数；卡诺图2.n；n；原变量；反变量；一；一3.与或式；1；04.组合逻辑电路；组合电路；时序逻辑电路；时序电路5.该时刻的输入信号；先前的状态二、选择题1. D2. C3. C4. A5. A三、判断题1. ×2. √3. √4. √5. ×6. √四、综合题1.略2.（1）Y=A+B（2）Y=A B+A B(3) Y=ABC+A+B+C+D=A+B+C+D3. (1) Y=A B C+A B C+ A B C + ABC=A C+AC(2) Y=A CD+A B D+AB D+AC D(3) Y=C+A B+ A B4. （a）逻辑函数式Y= Y=AB+A B真值表逻辑功能：相同出1，不同出0 （b）逻辑函数式Y=AB+BC+AC真值表逻辑功能：三人表决器5.状态表逻辑功能：相同出1，不同出0逻辑图1. 6.Y=A ABC+B ABC+C ABC判不一致电路，输入不同，输出为1,；输入相同，输出为0。
§2-2 加法器一、填空题1.加数与被加数；低位产生的进位2.加数与被加数；低位产生的进位3.加法运算二、选择题1. A2. C三、综合题1.略2.略3.§2-3 编码器与比较器一、填空题1. 编码2. 101011；010000113. 十；二；八；十六4. 0；1；逢二进一；10；逢十进一5. 二进制编码器；二—十进制编码器6. 两个数大小或相等7. 高位二、选择题1. A2. B3. C4. B三、综合题1.略2.（1）10111；00100011（2）00011001；19（3）583. （1）三位二进制（2）1,1,0（3）1,1,14.§2-4 译码器与显示器一、填空题1. 编码器；特定含意的二进制代码按其原意；输出信号；电位；解码器2. 二进制译码器；二—十进制译码器；显示译码器3. LED数字显示器；液晶显示器；荧光数码管显示器4. 1.5～3；10mA/段左右5. 共阴极显示译码器；共阳极显示译码器；液晶显示译码器二、选择题1. A；D2. A三、判断题1.√2.×3.×4.√5.√四、综合题七段显示译码器真值表f=D C B A +D C B A +D C B A+D CB A +D C B A +D C B A =D+B A +C A +C B =DB AC AC B§2-5 数据选择器与分配器一、填空题1.多路调制器；一只单刀多掷选择开关；地址输入；数字信息；输出端2.从四路数据中，选择一路进行传输的数据选择器3.地址选择；输出端二、选择题1. D2. A；C三、判断题1. √2. ×四、综合题1.略2. Y=A B D0+A BD1+A B D2+ABD3第三章触发器§3-1 基本RS触发器与同步RS触发器一、填空题1.两个；已转换的稳定状态2.R S+RSQ n;R+S=13. R S Q n+ R S;RS=04.置0；置15.相同；低电平；高电平6.时钟信号CP7.D触发器8.空翻二、选择题1.D2.B3.A4.B5.B6.D三、判断题1. ×2. ×3. √4. ×5. ×6. ×四、综合题1.略2.3.4.5.略§3-2主从触发器与边沿触发器一、填空题1.空翻2.置0、置1、保持、翻转3.Ｄ、J Q n+K Q n4.保持、置1、清0、翻转5.电平、主从6.一次变化7.边沿触发器8.不同、做成9.置0、置1、时钟脉冲二、选择题1.A2.A3.D4.B5.A6.C7.D8.B9.A10.D三、判断题1. √2. ×3. ×4. ×5. √6. ×7. √8. √四、综合题1.2.3.4.略5.略6.§3-3触发器的分类与转换一、填空题1.T、T'2. T Q n+ T Q n、Q n3.1、04. Q n、Q n5. 16. T'7. T8. T'二、选择题1.D2.D3.D4.B5.B三、判断题1. ×2. ×3. ×4. ×四、分析解答题1.2.3.略4.略5.略第四章时序逻辑电路§4-1 寄存器一、填空题1.输入信号；锁存信号2.接收；暂存；传递；数码；移位二、选择题1. C2. B；A三、判断题1. √2. ×3. √四、综合题1.JK触发器构成D触发器，即Q n+1= D。
数字逻辑学习通课后章节答案期末考试题库2023年
数字逻辑学习通课后章节答案期末考试题库2023年1.组合逻辑电路在任意时刻的稳定输出信号取决于____。
参考答案:此时的输入2.一块数据选择器有三个地址输入端,则它的数据输入端应有( )。
参考答案:83.最基本的逻辑关系有与非、或非、与或非三种。
参考答案:错4.用数据选择器可实现时序逻辑电路。
参考答案:错5.数据选择器和数据分配器的功能正好相反,互为逆过程。
参考答案:对6.八路数据选择器应有( )个选择控制器参考答案:37.以下哪一条不是消除竟争冒险的措施( )参考答案:利用触发器8.一片四位二进制译码器,它的输出函数有( )参考答案:16个9.逻辑变量的取值,1比0大。
参考答案:错10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
参考答案:错11.逻辑函数的常用表示方法有逻辑表达式、真值表、状态转换图。
参考答案:错12.摩根定律又称为反演定律。
参考答案:对13.组合逻辑电路是一种有记忆功能的电路。
参考答案:错14.编码与译码是互逆的过程。
参考答案:对15.CMOS或非门与TTL或非门的逻辑功能完全相同。
参考答案:对16.组合逻辑电路的设计步骤是: 1、根据设计要求，列出真值表。
2、写出逻辑函数表达式3、化简4、根据最简逻辑函数式画出逻辑图。
参考答案:对17.在组合逻辑电路中任一时刻的输出只与当时的输入有关。
参考答案:对18.计数器和数据选择器都是组合逻辑器件。
参考答案:错19.组合逻辑电路的基本单元是逻辑门。
参考答案:对20.若两个函数具有不同的真值表,则两个逻辑函数必然不相等。
参考答案:对21.优先编码器的编码信号是相互排斥的,不允许多个编码信号同时有效。
参考答案:错22.逻辑代数又称为布尔代数。
参考答案:对23.在逻辑电路中,由于电路的延迟,使输出端产生瞬间逻辑错误的尖峰脉冲称为竞争、冒险现象。
参考答案:对24.欲对全班53个同学以二进制代码编码表示,最少需要二进制的位数是( )参考答案:625.组合逻辑电路的设计方法和分析方法是一样的。
数字逻辑期末复习题
一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F +=C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断5． 连续异或1985个1的结果是____B_____。
A ．0 B ．1 C ．不确定 D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____。
A ． D CB A F +++=B ．D C B A F +++= C ． D C B A F = D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。
_____D_____。
_____A_____。
C ． 加法器 5”，则译码器输出a ～g 应为____C______。
A ． 0100100B ．1100011C ． 1011011D ．0011011分） 对应的电压范围是。
N 2____个输出端。
对于每、_T_等四种类型。
D=__0_____。
17.请写出描述触发器逻辑功能的几种方式___特性表、特性方程、状态图、波形图_________。
18.多个集电极开路门（OC 门）的输出端可以 _____线与_______。
触发器的特性方程是___n n Q T Q ⊕=+1_____,当T=1时,特性方程为___n n Q Q =+1_____,这时触发器可以用来作___2分频器_____。
数字逻辑知识点总结
1、三极管的截止条件是V BE ＜0.5V ，截止的特点是I b =I c ≈0；饱和条件是 I b ≥（E C -Vces ）/（β·R C ），饱和的特点是V BE ≈0.7V ，V CE =V CES ≤0.3V 。
2、逻辑常量运算公式3、逻辑变量、常量运算公式4、 逻辑代数的基本定律根据逻辑变量和逻辑运算的基本定义，可得出逻辑代数的基本定律。
①互非定律: A+A = l ，A • A = 0 ；1=+A A ，0=•A A ； ②重叠定律（同一定律）：A • A=A ， A+A=A ；③反演定律(摩根定律）：A • B=A+B 9 A+B=A • B B A B A •=+，B A B A +=•； ④还原定律: A A =ch2.1、三种基本逻辑是与、或、非。
2、三态输出门的输出端可以出现高电平、底电平和高阻三种状态。
1、组合电路的特点：电路任意时刻输出状态只取决于该时刻的输入状态，而与该时刻前的电路状态无关。
2、编码器：实现编码的数字电路3、译码器：实现译码的逻辑电路4、数据分配器：在数据传输过程中，将某一路数据分配到不同的数据通道上。
5、数据选择器：逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。
6、半加器：只考虑两个一位二进制数相加，而不考虑低位进位的运算电路。
7、全加器：实现两个一位二进制数相加的同时，再加上来自低位的进位信号。
8、在数字设备中，数据的传输是大量的，且传输的数据都是由若干位二进制代码0和1组合而成的。
9、奇偶校验电路：能自动检验数据信息传送过程中是否出现误传的逻辑电路。
10、竞争：逻辑门的两个输入信号从不同电平同时向相反电平跳变的现象。
11、公式简化时常用的的基本公式和常用公式有（要记住）： 1）()()C A B A BC A ++=+2）B A AB += B A B A +=+ (德.摩根定律） 3）B A B A A +=+4）B A AB BC B A AB +=++5）AB B A B A B A +=+ B A B A AB B A +=+12、逻辑代数的四种表示方法是真值表、函数表达式、卡诺图和逻辑图。
数字逻辑期末复习题
一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____。
A ． D C B A F +++= B ． D C B A F +++=C ．D C B A F = D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。
B A F& ∇FB A &∇8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。
A ． 500KHzB ．200KHzC ． 100KHzD ．50KHz9．下列器件中，属于时序部件的是_____A_____。
A ． 计数器B ． 译码器C ． 加法器D ．多路选择器 10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
A ． 0100100B ．1100011C ． 1011011D ．0011011二、填空题（每小题2分，共20分）11.TTL 电路的电源是__5__V ，高电平1对应的电压范围是__2.4-5____V 。
东师《数字电路与数字逻辑16秋在线作业2
东师《数字电路与数字逻辑16秋在线作业2东北师范⼤学东师数字电路与数字逻辑16秋在线作业2⼀、单选题（共10 道试题，共30 分。
）1. 同步时序电路和异步时序电路⽐较,其差异在于后者()A. 没有触发器B. .没有统⼀的时钟脉冲控制C. 没有稳定状态D. 输出只与内部状态有关正确答案：2. 在布尔逻辑中，每个逻辑变量的取值只有（）种可能。
A. 1B. 2C. 3D. 4正确答案：3. GAL的中⽂全称是（）A. 通⽤阵列逻辑B. 现场可编程门阵列C. 可编程逻辑阵列D. 可编程阵列逻辑正确答案：4. ⼀位8421BCD码计数器⾄少需要()个触发器A. 3B. 4C. 5D. 10正确答案：5. 2421码110010111110转换为⼗进制数是：()A. 26.48B. 23.84C. 65.286. 寄存器是⽤来暂存数据的()部件。
A. 物理B. 物理和逻辑C. 逻辑正确答案：7. 随机存储器具有（）功能A. 读/写B. ⽆读/写C. 只读D. 只写正确答案：8. 随机存储器具有（）功能A. 读/写B. ⽆读/写C. 只读D. 只写正确答案：9. 在使⽤多⽚DAC0832 进⾏D/A 转换，并分别输⼊数据的应⽤中，它的两极数据锁存结构可以（）A. 保证各模拟电压能同时输出B. 提⾼D/A转换速度C. 提⾼D/A 转换速度D. 增加可靠性正确答案：10. 触发器可以记忆（）位⼆值信号。
A. 1B. 2C. 4D. 8正确答案：数字电路与数字逻辑16秋在线作业2⼆、多选题（共10 道试题，共30 分。
）B. 画出表⽰该逻辑式的卡诺图C. 找出可以合并的最⼩项D. 选取化简后的乘积项。
正确答案：2. ROM的⼀般结构由哪⼏部分组成（）A. 地址译码器B. 指令译码器C. 存储矩阵D. 读出电路正确答案：3. 进程语句的组成部分有（）A. 敏感表B. 进程C. 结束D. 实体正确答案：4. PLS2000与3000系列中基本逻辑单元与PLS1000系列不同之处是（）A. 全局时钟结构B. I/O单元C. 输出使能结构D. 输出布线池结构正确答案：5. 为了消除电平异步时序电路中反馈回路间的临界竞争，状态编码时通常采⽤( )的⽅法。
数字逻辑复习知识点
数字逻辑课程知识点第一章数字逻辑概论1．计算机中常见的几种数制及其转换方法（十进制、二进制、十六进制）2．有符号数的补码表示方法（要求会求符号数的补码或从补码求实际的有符号数）3．掌握ASCII码概念。
知道常用字符（空格、数字0-9和字母A – Z，a- z等）的ASCII 码。
4．掌握8421BCD码的概念，会用BCD码表示十进制数5．掌握基本逻辑运算（“与”、“或”、“非”、“与非”、“或非”、“异或”以及“同或”等运算）及其逻辑符号。
6．掌握逻辑函数的5种表示方法（真值表表示法、逻辑表达式表示法、逻辑图表示法、波形图表示法、卡诺图表示法）第二章逻辑代数1．逻辑代数的基本定律和恒等式（摩根定理）2．逻辑代数的基本规则（代入规则、反演规则、对偶规则）3．把“与---或”表达式变换为“与非---与非”和“或非---或非”表达式的方法4．逻辑函数的代数化简方法：并项法（A+/A=1）吸收法（A+AB=A）消去法（A+/AB=A+B）配项法（A=A*（B+/B））5．卡诺图的特点：每个小方格都惟一对应于一个不同的变量组合（一个最小项），而且，上、下、左、右在几何上相邻的方格内只有一个因子有差别。
任何一个函数都等于其卡诺图中为1的方格所对应的最小项之和。
6．掌握用卡诺图化简逻辑函数的方法7．理解无关项的概念：即实际应用中，在真值表内对应于变量的某些取值，函数的值是可以任意的，或者这些变量的取值根本不会出现，这些变量取值对应的最小项即称为无关项或任意项，每个无关项的值既可以取0，也可以取1，具体的取值以得到最简的函数表达式为准。
第三章MOS逻辑门电路1．数字集成电路的分类：从集成度方面分：小规模（SSI）、中规模（MSI）、大规模（LSI）、超大规模（VLSI）和甚大规模（ULSI）。
从制造工艺方面分：CMOS、TTL、ECL以及BiCMOS等2．CMOS的特点：（功耗低、抗干扰能力强、电源范围宽）3．理解集成电路各种参数的意义:（1）V IL（max）、V IH(min)、V OH(min)、V OL(max)、I IH（max）、I IL（max）、I OH（max）、I OL（max）（2）高电平噪声容限期VNH = V OH(min) —V IH(min)（3）低电平噪声容限期VNL = V IL（max）—V OL(max)（4）传输延迟时间t PLH、t pHL以及tpd = (t PLH + t pHL)/2（5）功耗（动态功耗和静态功耗）。
吉大20秋《数字逻辑电路》在线作业一答案
(单选题)1: 把一个五进制计数器与一个四进制计数器串联可得到（）进制计数器
A: 4
B: 5
C: 9
D: 20
正确答案: D
(单选题)2: 以下电路中，加以适当辅助门电路，（）适于实现单输出组合逻辑电路
A: 奇偶校验器
B: 数据选择器
C: 数值比较器
D: 七段显示译码器
正确答案: B
(单选题)3: 一个8选一数据选择器的数据输入端有（）个
A: 1
B: 2
C: 3
D: 8
正确答案: D
(单选题)4: 在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有（）结构，否则会产生数据冲突。
A: 集电极开路
B: 三态门
C: 灌电流
D: 拉电流
正确答案: B
(单选题)5: 8位移位寄存器，串行输入时经（）个脉冲后，8位数码全部移入寄存器中A: 1
B: 2
C: 4
D: 8
正确答案: D
(单选题)6: 欲使D触发器按Qn+1=/Qn工作，应使输入D=（）
A: 0
B: 1
C: Q
D: /Q
正确答案: D
(单选题)7: 对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=（）。
数字逻辑电路题库
数字逻辑电路-题库1、当决定一件事情的所有条件全部具备时，这件事情才发生，这样的逻辑关系称为非。
答案：错误2、逻辑变量取值的0和1表示事物相互独立而又联系的两个方面。
答案：正确3、在变量A、B取值相异时，其逻辑函数值为1，相同时为0，称为异或运算。
答案：正确解析：异或：不同为1，相同为04、最基本的三种逻辑运算是________、________、________。
答案：与；或；非；5、答案： B6、有三个输入端的或非门电路，要求输出高电平，其输入端应是。
A、全为高电平B、至少一个端为低电平C、全为低电平D、至少一个端为高电平答案： C7、十进制数（42）10对应的十六进制数为。
答案：2A；8、在下列逻辑运算中，错误的是：。
A、若A+B=B+C，则A=CB、若1+A=B,则1+A+AB=BC、若A=B,则AB=AD、若A=C,则AB=BC答案： A9、若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等。
答案：错误10、逻辑函数两次求反后可以还原，而逻辑函数的对偶式再作对偶变换也可以还原为它本身。
答案：正确11、若逻辑函数AB=AC，则B=C答案：错误解析：若A等于0，AB=AC，B可以不等于C12、若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等答案：错误解析：不同的逻辑函数式可以相等。
13、逻辑表达式A+BC= （）A、 ABB、 A+CC、 (A+B)(A+C)D、 B+C答案： C14、。
A、B、C、D、答案： A15、逻辑函数F=AB+CD的对偶式=__ ____，反函数=____ ____。
答案：（A+B）(C+D)，16、n个变量的逻辑函数，其全部最小项共有n个。
答案：错误解析：共有2的N次方个17、在逻辑函数表达式中，如果一个乘积项包含的输入变量最少，那么该乘积项叫做最小项。
答案：错误解析：所谓最小项，必须包含所有逻辑函数，函数必须以原变量或者反变量的形式出现，且只出现一次。
《数字逻辑与电路》复习题及答案
《数字逻辑与电路》复习题第一章数字逻辑基础（数制与编码）一、选择题1．以下代码中为无权码的为CD。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为AB 。
A.8421BCD码B. 5421BCD码C. 余三码D. 格雷码3．一位十六进制数可以用 C 位二进制数来表示。
A. １B. ２C. ４D. 164．十进制数25用8421BCD码表示为 B 。
A.10 101B.0010 0101C.100101D.101015．在一个8位的存储单元中，能够存储的最大无符号整数是CD 。
A.（256）10B.（127）10C.（FF）16D.（255）106．与十进制数（53.5）10等值的数或代码为ABCD 。
A. (0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．与八进制数(47.3)8等值的数为：A B。
A.(100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)28.常用的BC D码有C D 。
A.奇偶校验码B.格雷码C.8421码D.余三码二、判断题（正确打√，错误的打×）1. 方波的占空比为0.5。
（√）2. 8421码1001比0001大。
（×）3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
（√）4．格雷码具有任何相邻码只有一位码元不同的特性。
（√）5．八进制数（17）8比十进制数（17）10小。
（√）6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。
（√）7．十进制数（9）10比十六进制数（9）16小。
（×）8．当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。
（√）三、填空题1.数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用1和0来表示。
电子科技大学数字逻辑设计及应用作业
作业提交 21. 现有个 50 个逻辑变量进行异或运算，已知当前输入 50 个逻辑输入中有 27 个为逻辑 1， 其他的为逻辑 0，请问当前输出为 。
(A) 1(B) 0 (C 无法判 )定 [参考答案：A] 分值：5得分： 分系统自动批改于 2019 年 11 月 17 日 20 点 46 分2.已知 74148 为 8 线-3 线二进制编码器，请问，当输入，且时，输出(A 11) (B 10 )0 (C 11 )1 [参考答案：C] 分值：5得分： 分。
系统自动批改于 2019 年 11 月 17 日 20 点 46 分3. 已知 74153 是一个双四选一数据选择器，请写出逻辑 Y 的函数表达式：Y=(A)(B) (C ) [参考答案：A] 分值：5 得分： 分。
系统自动批改于 2019 年 11 月 17 日 20 点 46 分4. 下面有关低电平有效输出的二进制译码器在使能输入有效的前提下，对输出端描述不正 确的是： 。
(A) 每个输出端等价为输入组合所对应的最小项 (B) 每个输出端等价为输入组合所对应的最大项每个输出端等价为输入组合所对应的最小项的 (C) 非 [参考答案：A] 分值：5得分： 分系统自动批改于 2019 年 11 月 17 日 20 点 46 分5.已知 74148 为 8 线-3 线二进制编码器，请问，当输入，且时，输出(A 1) (B 1 )0 (C 1 )1 [参考答案：B] 分值：5得分： 分。
系统自动批改于 2019 年 11 月 17 日 20 点 46 分6. 已知 74153 是一个双四选一数据选择器，请写出下图中逻辑输出的表达式 F= 。
(A)(B)(C ) [参考答案：B] 分值：5 得分： 分系统自动批改于 2019 年 11 月 17 日 20 点 46 分7. 已知 7485 为四位的数值比较器，由它所购建的逻辑电路如下所示，请问，在当前的输入下，输出。
西电14秋《数字逻辑电路》在线作业答案
B.正确
?
正确答案：B
2.同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。
A.错误
B.正确
?
正确答案：A
3.环形计数器如果不作自启动修改，则总有孤立状态存在。
A.错误
B.正确
?
正确答案：B
4.环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。
A.工作速度高
B.触发器利用率高
C.电路简单
D.不受时钟CP控制
?
正确答案：A
4. N个触发器可以构成最大计数长度（进制数）为_________的计数器。
A. N
B. 2N
C. N2
D. 2N
?
正确答案：D
5.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用_________级触发器。
?
正确答案：B
8.一个8选一数据选择器的数据输入端有_____个。
A. 1
B. 2
C. 4
D. 8
?
正确答案：D
9.已知Q3Q2Q1Q0是同步十进制计数器的触发器输出,若以Q3作进位,则其周期和正脉冲宽度是_________.
A. 10个CP脉冲,正脉冲宽度为1个CP周期
B. 10个CP脉冲,正脉冲宽度为2个CP周期
C. 10个CP脉冲,正脉冲宽度为4个CP周期
D. 10个CP脉冲,正脉冲宽度为8个CP周期
?
正确答案：B
10.用反馈复位法来改变由8位二进制加法计数器的模值,可以实现______模值范围的计数器.
A. 1～15
B. 1～16
数据选择器及数据分配器
可编程分配器
可编程分配器是指可以通过编程来改变其数 据分配方式
05
数据选择器和数据分配 器的实际应用
数字信号处理
数字信号处理是利用数字信号处理器（DSP）对模拟信号进行采样、量化和编码，转换成数字信号后进行数字运算、分析和处理 的技术。数据选择器和数据分配器在数字信号处理中有着广泛的应用，例如在滤波器、频谱分析、数字滤波等算法中实现多路信 号的选择和分配。
VS
多路分配器
多路分配器与多路选择器类似，但方向相 反。在多路分配器中，多个数据输入被分 配到不同的数据输出。多路分配器在实现 复杂的逻辑功能时非常有用，例如在实现 复杂的组合逻辑电路时。
异步选择器和异步分配器
异步选择器
异步选择器是指选择信号与数据输入信号不同步的选择器。在异步选择器中，选择信号可以在任何时 间点变化，而不必等待数据输入信号的稳定。这种类型的选择器在处理高速数据流时非常有用。
结构比较
数据选择器
由多个输入、选择信号和多个输出组 成，选择信号决定哪个输入信号传输 到输出端。
数据分配器
由多个输入、选择信号和单个输出组 成，选择信号决定哪个输入信号传输 到输出端。
功能比较
数据选择器
从多个数据中选择一个数据输出，相当于多路选择的功能。
数据分配器
将一个数据分配到指定的输出路径，相当于多路复用的功能。
数据分配器的应用场景
数据分配器在通信、计算机、数字信号处理等 领域有广泛应用。
例如，在通信中，数据分配器可用于将一个高 速串行数据流拆分成多个低速并行数据流，以 便于后续处理或传输。
在计算机中，数据分配器可用于实现多路复用 器或解复用器，以实现多个设备共享一个数据 总线或地址总线。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（2）提供了地址变量的全部最小项。
i0
（3）一般情况下，Di可以当作一个变量处理。
因为任何组合逻辑函数总可以用最小项之和
的标准形式构成。所以，利用数据选择器的输入
Di来选择地址变量组成的最小项mi，可以实现任
何所需的组合逻辑函数。
数字逻辑
College of Computer Science, SWPU
3
求Di
数字逻辑
3
（1）公式法
函数的标准与或表达式：
L ABC ABC AB m0C m1C m2 0 m3 1
4选1数据选择器输出信号的表达式：
Y m0D0 m1D1 m2D2 m3D3
比较L和Y，得： D0 C、D1 C 、D2 0、D3 1
College of Computer Science, SWPU
74x138
数据输E入N_SLRC 数据输E入N_SLRC
地址 选择
DSTSEL0 DSTSEL1 DSTSEL2
G1 Y0
G2A Y1
G2B
Y2 Y3
Y4
A
Y5
B
Y6
C
Y7
DST0_L DST7_L
利用74x139实现2位4输出多路分配器
数字逻辑
College of Computer Science, SWPU
0 2C0 0 2C1 0 2C2 0 2C3
College of Computer Science, SWPU
扩展数据选择器
扩展位 如何实现8输入，16位多路复用器？
由8输入1位8输入16位
需要16片74x151， 每片处理输入输出中的1位 选择端连接到每片的C,B,A 注意：选择端的扇出能力
（驱动16个负载）
EN A B CY D0 Y
D7
数字逻辑
College of Computer Science, SWPU
用双4选1数据选择器构成8选1数据选择器
A0 A1 A2
D0 D1 D2 D3
D4 D5 D6 D7
数字逻辑
Y
College of Computer Science, SWPU
数据选择器（multiplexer）
数据选择器的应用 数据选择器的应用很广，典型应用有以下几个 方面：
实现组合逻辑函数。 在数据传输时实现并—串转换。 产生序列信号。
数字逻辑
College of Computer Science, SWPU
数据选择器实现逻辑函数
基本原理
数据选择器的主要特点：
2n 1
（1）具有标准与或表达式的形式。即：Y Dimi
双4选1 A B 1G
2G
数字逻辑
4输入2位多路复用器74x153真值表
1G_L 2G_L B A
1 1 XX 0 0 00 0 0 01 0 0 10 0 0 11 0 1 00 0 1 01 0 1 10 0 1 11 1 0 00 1 0 01 1 0 10 1 0 11
1Y 2Y
00 1C0 2C0 1C1 2C1 1C2 2C2 1C3 2C3 1C0 0 1C1 0 1C2 0 1C3 0
真值表
数字逻辑
数据分配器
A B D W0 W1 W2 W3 0000000 0011000 0100000 0110100 1000000 1010010 1100000 1110001
College of Computer Science, SWPU
利用带使能端的二进制译码器作为多路分配器
—— 利用使能端作为数据输入端
数据选择器（multiplexer）
又称多路开关、多路复用器（缩写：mux） 在选择控制信号的作用下， 从多个输入数据中 选择其中一个作为输出。
Enable 使使能能 Select 选选择择
n个1b位据源
n1
EN
Y EN mi Di
SEL
i0
D0
Y 数数据据输输出出（（b1位）
Dn-1
数字逻辑
EN A B CY D0 Y
D7
数字逻辑
College of Computer Science, SWPU
扩展数据选择器
扩展数据输入端的数目 如何实现32输入，1位多路复用器？
数据输入由832，需4片
如何控制选择输入端？ —— 分为：高位＋低位 高位＋译码器进行片选 低位接到每片的C,B,A 4片输出用或门得最终输出
College of Computer Science, SWPU
A B C
数字逻辑
8输入1位多路复用器 74x151真值表
EN_L C B A Y Y_L
1 XXX 0 000 0 001 0 010 0 011 0 100 0 101 0 110 0 111
01 D0 D0’ D1 D1’ D2 D2’ D3 D3’ D4 D4’ D5 D5’ D6 D6’ D7 D7’
College of Computer Science, SWPU
1A 2A 3A 4A
数字逻辑
2输入4位多路复用器 74x157真值表
输入
输出
G_L S 1Y 2Y 3Y 4Y
1 X 0001 0 0 1A 2A 3A 4A 0 1 1B 2B 3B 4B
College of Computer Science, SWPU
College of computer science, SWPU
数字逻辑
Digital logic
主 讲 颜俊华 第七讲
数据分配器与数据选择器
Computer Science
数据分配器（demultiplexer）
数据分配器（demultiplexer）：简称DEMUX， 实现将一路数据分配到多路通到中去。 实现的是单输入多输出形式。
4
画连线图
数字逻辑
4
L Y
1
2 74LS153 D0 D1 D2 D3 A1 A0 ST
数字逻辑
College of Computer Science, SWPU
数据分配器
试设计原码输出的4路数据分配器。 逻辑函数表达式：
W 0 DAB W1 DAB W 2 DAB W 3 DAB
4路数据分配器原理示意图
数字逻辑
College of Computer Science, SWPU
基本步骤
逻辑函数
n个地址变量的数
据选择器，不需要
1
增加门电路，最多
可实现n＋1个变量
的函数。
确定数据选择器
2
确定地址变量
数字逻辑
L ABC ABC AB
1
3个变量，选用4 选1数据选择器。
选用74LS153
2
74LS153有两个
地址变量。
A1=A、A0=B
College of Computer Science, SWPU