平板显示技术C3 TFTLCD Design

Cpd' Cpg' Cs Clc
Cgdm
Gate
Coupling and DC offset (3)
3阶驱动
基本材料参数
基本工艺参数
设计规则(I)
设计规则(II)
2.3 Signal Delay
扫描线信号延迟(Scan Delay)
a. 金属电极电阻R = (电阻系数r / 厚度tM) (宽度W / 长 度L)，其中(电阻系数r / 厚度tM)为宽长比为1时的电阻 值，故又称为片阻值R□，此R□值系由制程设定 b. 绝缘层电容C = (电容系数e / 厚度tINS) (电容面积A)， 其中电容系数e为e0乘以该绝缘层的介电常数 c. 由象素布局，可计算出每个象素扫描线上的等效电 阻Rpxl与等效电容Cpxl， 其中Cpxl为连接至扫描线上的各个电容的总和(并联)， 包括TFT的信道电容，TFT寄生电容Cgd，扫描线与数 据线的跨线电容，扫描线与上板共电极之液晶容等等
Minimizing parasitic capacitance in TFTs
The parasitic capacitances resulting from the overlap of electrodes can not be avoided in staggered TFT structures, but the parasitic effects must be minimized to maximize the LCD's performance. To reduce the overlap between the electrodes, a selfalign process is often implemented .
电容耦合(Coupling) (4)—实例2
当要将TFT由打开的状态加以关闭时，扫描控制线会由15V降至-2V，因而 产生变动量：
∆Vpixel = (-17V) [ (Cpg +Cdgm) /(Cpd+Clc+Cs +Cpd’ +Cpg’ +Cpg +Cdgm)] (13)
即使所设计之画素电极与扫描控制线没有面积重叠，使Cpg为0，但如图所 示，在TFT本身即有一寄生电容Cgdm，而造成电压变动∆Vpixel。
1 需求分析
1 需求分析
根据产品需求确定主要设计参数
实例分析
Number of colors
响应时间
2 象素设计Pixel Design

2.1 2.2 2.3 2.4
TFT Performance TFT design flow TFT Design Signal Delay
＝＝》当水平扫描线数增加(即显示分辨率增加)，或要充 电的电容增加(例如画素面积增加)时，对TFT的开电流 之需求也增加。当此电流不足时，即无法在TFT打开的 时间内，将液晶充电至所要的电压。
充电Charging (3)
由简单的半导体组件物理可知，TFT的开电流如下式： Ion = (W/L) µeff Cins (Vgs-Vth) Vds (2)
等效电路及电光特性
Aperture Ratio = 单一象素有效穿透面积 /单一象素面积
Cs Common Gate Line G TFT S D S
当分辨率越高或是面板尺寸越小， 即画素越来越小时。高开口率的设 计是非常重要(亮度需求)。
Data Line
Data Line
ITO electrode
2.1 TFT Performance
TFT Performance influence Image quality 1) On current Speed, uniformity, brightness 2) Off current (Photo-leakage current) Image storage, flicker
所需充电电流I可利用公式Q(t) = I t = C V设计
ຫໍສະໝຸດ Baidu
充电Charging (2)
根据M. Shur等人所提供的经验式(参考资料1)为： Ion ≧ 6 Cpixel Von Nrow / Tframe (1)
其中Ion为TFT的开电流， Cpixel为象素中所要充电的电容， Von为所要对液晶充电的电压， Nrow为水平扫描线数， Tframe为画面更新的时间
电容耦合(Coupling) (2)
电容耦合(Coupling) (3)—实例
列电极信号的变动，造成象素电极之电压的改变。 当所设计之象素电极与列电极存在面积重叠时，即产生电容Cpd。 列电极信号由于配合所显示的画面，会在0V至10V之间变动，此时象素电 极之电压，会产生变动量： ∆ Vpixel = (0~10V) [ Cpd / ( Cpd + Clc + Cs + Cpd’ + Cpg’ + Cpg + Cdgm)] 由上式可看出，此变动量随列电极电压不同而时大时小。
＝＝＝》随着水平扫描线的数目和所显示的灰阶数目增加，对
TFT开关电流比例之特性的要求也随之增加。
TFT的漏电流（3） －－实例说明
如图所示TFT电流特性，假设扫描控制信号开电压设定为15V，而 关电压设定为-2V，而其源极和漏极在0V至10V之间变动， 则对不同情况下的TFT而言，开电压Vgs可能会在5V至15V之间变化， 亦即，在最差的情况下，其Vgs仅为5V。相似地，关电压Vgs可能 会在-12V至-2V之间变化。由图中可知，最大的漏电情况，可能 发生在Vgs为-12V时，大于1pA。
平板显示技术
Flat Panel Display Technology
TFT
Source
Gate line (Scan line)
Gate Drain
Source line (Data line)
R
G
B
第3章 TFT-LCD液晶显示
TFT-LCD INTRODUCTION TFTLCD主要组成及关键技术
TFT LCD驱动技术
TFT LCD设计
象素设计＝＝阵列DESIGN==制程设计 BACKLIGHT DESIGN TFT LCD模块设计
液晶显示最新发展(器件结构、驱动方式等）
补充资料：TFT-LCD模块构装
TFT-LCD Design
5 TFT LCD Module 工作原理 TFT LCD设计 制程设计 /Process 3 TFT Array 设计 2 象素设计 Pixel Design 4 Panel Design
Data Gate Cdgm Cpg Cpd Cd0 Com Gate'
n+ Drain SiNx SiNx SiNx a-Si:H Source
Data'
液晶电容Clc也是一样，以TN型液晶为例，当液晶上所施 加电压为0V时，所有液晶分子晶轴与电极平行，其介电 常约为4； 而施加电压为+5V或-5V时，所有液晶分子晶轴 与电极垂直，其介电常约为12。其电容值差别可高达三倍。 所以，即使扫描控制信号的变化是固定的，仍会因为在不 同电压下有不同的电容，而造成变动量∆Vpixel本身也有一 个变化的范围。 故最后只有增加Cs一途。 增加储存电容Cs的面积，意谓着减少象素中可透光的开口 部份，而使液晶显示器的发光效率降低。所以，TFT画素 数组设计者的重点，即在决定最适当之储存电容Cs的面积。
a-Si:H
D
a-Si:H
S
G
S
G D
a-Si:H
S
a-Si:H
D
G
S
(a-Si:H) (SiNx) (n+ a-Si:H)
Drain
像素充、放电过程(*)
充电Charging (1)
每条水平扫描线平均分配时间tLINE = ( Frame time) / 水 平扫描线数) 实际充电时间t = tLINE – 信号延迟时间，因设计初始不 知信号延迟时间，实际充电时间t可以用tLINE 的0.6~0.8倍 估计 象素总电容C = 液晶电容CLC + 储存电容CS 充电电压V = 正极性最正电压 – 负极性最负电压
TFT的漏电流（1）
当打开TFT将电压写至液晶之后，即刻将TFT关闭，以将电荷保 持在液晶电容上，所储存的电荷若有漏失，即会造成电压的改 变，亦即 ∆Vpixel = ∆Qpixel / Cpixel (3) 直到新的电压再次写入之前，此电压的改变不可使影像的亮度 变化超过一个灰阶。 造成电荷漏失的原因，包括液晶本身和TFT的漏电流，若各以ILC 和Ioff 表示，则在直到新的电压再次写入之前所漏失的总电荷量 可表示为： ∆Qpixel = (ILC + Ioff) Tframe 因此，对漏电流也有一个经验式(参考资料1)： (ILC + Ioff) ≦ Cpixel Von / (Tframe Ngray M) (5) (4)
1e-5 1e-6 1e-7 1e-8
Id (A)
1e-9 1e-10 1e-11 1e-12 1e-13 -15 -10 -5 0 5 10 15 20
Vg (V)
电容耦合(Coupling) (1)
施加在液晶上的电压即为共电极和画素电极之间的电压差，当 TFT 关闭时，象 素 电 极 并 未 连 接 至 任 何 电 压 源， 而 处 在 浮 动 (Floating)的状态，此时该画素电极的周围若有任何电压变动， 此电压变动会透过寄生的电容，而偶合至画素电极，造成其电 压的改变，因而影响施加在液晶上的电压。
Data Gate Cdgm Cpg Cpd Cd0 Com Gate'
n+ Drain SiNx SiNx SiNx a-Si:H
Data'
Cpd' Cpg' Cs Clc
Source
Cgdm
Gate
为了降低此变动量的效应，唯有使其即使在最大的变 动量下，亦不足以对所显示的亮度造成太大的影 响，为达成此目的，一是使方程式(12)的分子部 份变小，即减少Cpd，二是增加其分母部份，使 总电容变大。但是在分母的各个电容Cpd’，Cpg’， Cpg，Cdgm中，所连接的不是列电极资料线，即 是扫描控制线，在储存电荷的期间会有所改变， 故不可增加该等电容；只有Clc和Cs所连接的电 压源，在储存电荷的期间不会改变，才能利用增 加电容的方式，加大分母而减变动量。
其中：W和L各为TFT的信道宽度和长度， µeff为等效电子移动率， Cins为TFT的栅极电容， Vth为TFT的截止电压，
除了Vd是液晶所要充电的电压以外，可利用其它参数的改变， 来增加TFT的开电流， 一般而言，以增加TFT的沟道宽度W最为方便直接。 以上公式只是用以粗略估计所需电流，可以应用SPICE 软件加以仔细仿真。
在象素电容C上储存的电荷Q守恒时，当栅极电压变化时， 会经由TFT寄生电容Cgd影响象素电压，产生电容耦合值 DV = (Vg,ON - Vg,OFF) x (Cgd/SC)
其中SC = 液晶电容CLC + 储存电容CS + TFT寄生电容Cgd, 液晶电容CLC 可为CLC,MAX 和CLC,MIN，故电容耦合值DV可为DVMIN 和 DVMAX，二者相差D(DV) = DVMAX - DVMIN，此值为共电极补偿后液晶 可能承受的直流成份
有效穿透面積
Cs Common
Cs on Common
2.2 Pixel Design flow
象素设计流程
各種 a-Si:H TFT 之構造
一般非晶矽TFT之構造以閘極在上或在下來區分, 其中每種構 造又依每層結構而有交錯型(staggered)構造和同平面型(coplanar)構 造。
G D
其中Ngray为灰阶的数目，M为一经验值。
TFT的漏电流（2）
为了使施加在液晶上的电压变化量更小，可以使Cpixel变大， 所以一般在液晶显示画素中，会加上一个储存电容，以减 少漏电对电压变化的影响。当然，增加此储存电容，对 TFT的开电流之要求亦随之增加。 在液晶制造技术不断地改善之后，液晶之漏电ILC已可被减少至 可以忽略，所以由方程式(1)和(5)相除，可得到对TFT开关 电流比例之特性的要求如下式： Ion / Ioff ≧ 6 M Nrow Ngray (6)
3) Gate-drain (Source-drain) Capacitance
Flicker, residual image 4) Vth Uniformity 5) Stability
The operational characteristics of a TFT are determined by the sizes of its electrodes, the W/L ratio, and the overlap between the gate electrode and the source-drain .